JP2014241364A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014241364A JP2014241364A JP2013123704A JP2013123704A JP2014241364A JP 2014241364 A JP2014241364 A JP 2014241364A JP 2013123704 A JP2013123704 A JP 2013123704A JP 2013123704 A JP2013123704 A JP 2013123704A JP 2014241364 A JP2014241364 A JP 2014241364A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- hydrogen
- manufacturing
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】バリア膜を介して形成される金属膜の配向性を、下地の絶縁膜組成に関わらず制御して、エレクトロマイグレーション耐性などを向上する。
【解決手段】層間絶縁膜1上にバリア膜と、バリア膜上にアルミニウム、銅、及び高融点金属から選択される1種の金属を含む金属膜とを形成する際、層間絶縁膜1側から、第1のチタン膜2を成膜後に、水素雰囲気中、200〜450℃の温度で熱処理する水素熱処理工程を実施して、水素含有チタン層3を形成し、その上に<111>方向に配向制御された窒化チタン膜4、更に窒化チタン膜4の配向性を引き継いで<111>方向に配向制御されたAl膜5などの金属膜を形成する。
【選択図】図1
【解決手段】層間絶縁膜1上にバリア膜と、バリア膜上にアルミニウム、銅、及び高融点金属から選択される1種の金属を含む金属膜とを形成する際、層間絶縁膜1側から、第1のチタン膜2を成膜後に、水素雰囲気中、200〜450℃の温度で熱処理する水素熱処理工程を実施して、水素含有チタン層3を形成し、その上に<111>方向に配向制御された窒化チタン膜4、更に窒化チタン膜4の配向性を引き継いで<111>方向に配向制御されたAl膜5などの金属膜を形成する。
【選択図】図1
Description
本発明は半導体装置の製造方法に関し、特にバリア膜上にアルミニウム等の金属膜を形成する工程を含む半導体装置の製造方法に関する。
アルミニウム(Al)配線などを形成する場合に、Alのマイグレーションを改善するため、バリア膜を形成する方法が一般的である。バリア膜としては、Ti/TiN構造がよく用いられている。
例えば、特許文献1では、半導体基板(Si基板)やポリシリコンに接するコンタクトや配線を形成する場合に、バリア膜としてのTiN膜とTiN膜とSiとの接着性を改善するTi膜を用いたバリア膜が開示されている。ここで、Ti膜は高い水素固溶度を有することから、Si基板やポリシリコン中に自然に含まれている水素をゲッタリングしたり、水素/窒素ガスを用いた熱処理により本来Si基板やポリシリコンに導入されるべき水素の拡散がTi膜で阻止され、Si基板やポリシリコンの結晶性の回復が不十分となることが開示されている。そこで、Si基板やポリシリコンに接して形成されるTi膜に対して水素3%/窒素97%雰囲気中、500℃で30秒間熱処理し、その後、TiN膜を成膜することで、Ti膜中の固溶水素濃度を予め高くすることが提案されている。
また、特許文献2には、アルミニウム配線のエレクトロマイグレーション耐性(EM耐性)を改善するために、Alの(111)結晶方位の配向を向上させる方法が検討されていると紹介され、一つの検討例として、Al膜の(111)配向は下地層となるTiの(002)配向を反映し、Tiの結晶配向性は下地層となるBPSG(borophosphosilicate glass)膜の表面近傍の水素原子濃度を高めることで向上することが報告されていると紹介されている。特許文献2では、BPSG膜の表面近傍の水素原子濃度を高める方法として、BPSG膜上にSOG(spin on glass)膜を形成することにより、BPSG膜表面への水素原子供給量の増加を図ることを提案している。
特許文献1ではバリア膜やその上に形成される金属膜の配向を制御することは考慮されておらず、Siの再結晶化に必要な水素を確保するために、Ti膜中の固溶水素濃度を高めることを提案している。
一方、特許文献2では、下地の絶縁膜表面の水素原子濃度を高めることがTiの結晶配向性を高めることを示唆している。しかしながら、下地水素原子濃度がさほど高くないプラズマCVD法による酸化シリコン膜(以下、プラズマ酸化膜という)を用いて、EM耐性を向上できないという問題がある。
本発明の一実施形態によれば、
層間絶縁膜上にバリア膜と、前記バリア膜上にアルミニウム、銅、及び高融点金属から選択される1種の金属を含む金属膜とを形成する工程と、
を備える半導体装置の製造方法であって、
前記バリア膜は、前記層間絶縁膜側から、第1のチタン膜及び窒化チタン膜の積層または、第1のチタン膜、窒化チタン膜及び第2のチタン膜の積層であり、
前記第1のチタン膜を成膜後に、水素雰囲気中、200〜450℃の温度で熱処理する水素熱処理工程を含む半導体装置の製造方法、が提供される。
層間絶縁膜上にバリア膜と、前記バリア膜上にアルミニウム、銅、及び高融点金属から選択される1種の金属を含む金属膜とを形成する工程と、
を備える半導体装置の製造方法であって、
前記バリア膜は、前記層間絶縁膜側から、第1のチタン膜及び窒化チタン膜の積層または、第1のチタン膜、窒化チタン膜及び第2のチタン膜の積層であり、
前記第1のチタン膜を成膜後に、水素雰囲気中、200〜450℃の温度で熱処理する水素熱処理工程を含む半導体装置の製造方法、が提供される。
本発明の一実施形態によれば、下地の層間絶縁膜に依存することなく、バリア膜としての第1のチタン膜の配向を比較的低温の水素雰囲気中での熱処理により改善でき、この第1のチタン膜上に形成される窒化チタン膜や金属膜の配向性が改善される。
以下、本発明の一例として、実施形態例を参照して具体的に説明するが、本発明はこれらの実施形態例のみに限定されるものではない。なお、本明細書中、「%」はガスに対しては流量基準(slm又はsccm)での比(容量%)を意味する。
実施形態例1
図1は、本実施形態例に係る半導体装置の主要部の製造方法を説明する工程断面図である。
図1は、本実施形態例に係る半導体装置の主要部の製造方法を説明する工程断面図である。
まず、図1(a)に示すように、層間絶縁膜1としてプラズマ酸化膜を形成し、その上にチタン(Ti)膜2を成膜する。Ti膜2の膜厚は本実施形態例では7.5nmとしているが、5〜15nmの範囲とすることができる。実際の製造工程では、層間絶縁膜1を成膜後に、脱ガス処理を行った後、層間絶縁膜1を形成した基板を真空中でスパッタチャンバーに搬送してTi膜(第1のTi膜とも言う)2の成膜を行う。
次に、図1(b)に示すように、Ti膜2に対して水素熱処理を行う。Ti膜2を成膜した基板を水素熱処理チャンバーに真空中で搬送し、100%H2雰囲気で、圧力約1kPa(7.5torr)、温度300℃、60秒の水素熱処理を実施した。水素熱処理は、圧力:0.13〜66.7kPa(1〜500torr)の範囲、温度:200〜450℃、時間:20〜300秒の範囲内で行うことができる。以上の水素熱処理によりTi膜2の表面に水素が固溶したTi−H2層3が形成される。なお、Ti−H2層3の範囲は表層のみに限定されず、Ti膜2全域に及んでいても良い。
次に、図1(c)に示すように、真空中でスパッタチャンバーに搬送し、窒化チタン(TiN)膜4を膜厚25nmに成膜した。TiN膜4は5〜60nmの範囲とすることができる。TiN膜4を成膜後、室温に冷却し、スパッタチャンバーから取り出す。
TiN膜4成膜後にX線回折分析(XRD)を行った結果を図2に示す。比較として、Ti膜成膜後の水素熱処理を実施していない場合(TiN/Ti)、Ti膜成膜後、Ar100%雰囲気で同温度、同圧力、同時間で熱処理した場合(TiN/Ar/Ti)を併せて示す。本実施形態例による水素熱処理を実施した場合(TiN/H2/Ti)では、TiNの<111>方向のピーク強度は、他の場合よりも大きくなっており、配向性良くTiN膜が形成されていることが分かる。
次に、図1(d)に示すように、TiN膜4を成膜後、真空中でAlスパッタチャンバーに搬送し、Al膜5を200℃〜380℃の基板温度で成膜する。成膜したAl膜5は、下地のTiN膜4の配向性を引き継いで結晶化する。成膜後のAl膜の<111>配向強度を、図2に示す比較例と共に図3に示す。本実施形態例では配向性良くTiN膜4が形成できる結果、その上に形成するAl膜の配向性も優れたものとなる。配向性が揃うことで、EM耐性に優れた配線とすることができる。なお、Al膜の成膜後にリフロー(380℃〜450℃)してもよいし、Al膜の成膜中にリフロー(380℃〜450℃)してもよい。
最後に、図1(e)に示すように、Al膜5の上面に上部バリア膜6(TiN/Ti)を形成し、所望の配線形状にパターニングする。Ti膜2の成膜後の一連の工程は、真空下に基板を各チャンバーに搬送可能な連続した装置中で実施される。
図4は、本実施形態例を適用し得る半導体装置100の一例を示す模式的断面図である。半導体基板上にトランジスタなどの能動素子、キャパシタなどの受動素子が形成されたフロントエンド構造101上に、配線層を形成したバックエンド構造102を有する。フロントエンド構造101は、メモリセル領域と周辺回路領域を含んで形成される。バックエンド構造102は第1層間絶縁膜103中に形成された第1銅配線104、第2層間絶縁膜105中にデュアルダマシン法でビアプラグ106と一体に形成された第2銅配線107、第3層間絶縁膜108中にバリア膜109を介して形成されたタングステンプラグ110、第3層間絶縁膜108上に、本発明を適用して形成される下層バリア膜111とその上に形成されたAl層112と上層バリア膜113で構成されるAl配線と、Al配線を覆う保護膜114を有する。Al配線の一部はタングステンプラグ110を介して下層の第2銅配線107と電気的に接続されている。
このように、フロントエンド構造101が形成された後、バックエンド構造102としてバリア膜を必要する配線等の形成においては、特許文献1に示すような500℃での熱処理は熱負荷が架かり不適切となる。一般にバックエンド構造102の形成時(Back end of line:BEOL)に最も高温の熱負荷は、タングステンプラグ110のCVD法での形成温度や水素アロイ化の温度の400〜450℃程度が挙げられるが、本発明におけるTi膜の水素熱処理は、それと同等かそれよりも低い温度であり、熱負荷の増加を抑制することができる。
本発明が適用される配線構造としては、Al配線に限定されず、銅配線や、タングステンなどの高融点金属を用いた配線にも適用することができる。また、バリア膜として、TiN/Tiに限定されず、Ti/TiN/Tiを用いても良い。図1に示すTiN膜4の上にTi膜(第2のTi膜という)を形成した場合、Al膜5の濡れ性がより良好となる。第2のTi膜を形成した場合にAl膜5のリフローを行うとAl−Ti合金が生成するが、その場合にもAl膜5の配向性を制御することができる。なお、下層の第1のTi膜に水素熱処理を施さず、第2のTi膜のみに水素熱処理を施してもあまり効果はなく、下層の第1のTi膜に水素熱処理を施して、TiN膜の配向性を制御することが肝要である。TiN膜4を形成せずに水素熱処理したTi膜2上に直接Al膜5を形成した場合にも、配向性を制御することはできなくなる。
Al膜の配向性の改善はバリア膜(TiN/Ti)を高指向性スパッタチャンバー(long throwスパッタ。スパッタターゲットから基板までの距離が長い構造)で成膜した場合に優れている。指向性が低いスパッタチャンバーではAl膜の配向性の改善効果はあまり見られないことが確認された。
実施形態例2
実施形態例1では、Ti膜2の水素熱処理は、Ti膜2の成膜後、酸素の存在する雰囲気(大気)に曝すことなく水素熱処理チャンバーに真空中で搬送し、水素熱処理を行っていたが、Ti膜2の成膜後、一旦大気中に取り出した後、別系統の装置中で水素熱処理を行ってもよい。一旦大気中に取り出した場合、Ti膜2の表面に自然酸化膜が形成されるが、次の水素熱処理工程で還元されるため、問題はない。
実施形態例1では、Ti膜2の水素熱処理は、Ti膜2の成膜後、酸素の存在する雰囲気(大気)に曝すことなく水素熱処理チャンバーに真空中で搬送し、水素熱処理を行っていたが、Ti膜2の成膜後、一旦大気中に取り出した後、別系統の装置中で水素熱処理を行ってもよい。一旦大気中に取り出した場合、Ti膜2の表面に自然酸化膜が形成されるが、次の水素熱処理工程で還元されるため、問題はない。
このときの水素熱処理は、常圧炉による処理でも構わない。代表的な処理条件は70%水素ガス雰囲気(残部は窒素ガス)、圧力は常圧〔101.3kPa(1気圧)〕、加熱時間は1時間で行った。処理雰囲気の水素ガス濃度は4〜100%でもよく、圧力は13.3〜202.6kPa(100torr〜2気圧)、加熱時間は20秒から2時間の範囲内で行うことができる。なお、処理時間は水素ガス濃度が低いほど、また、圧力が低いほど長い処理時間となる。
以上の通り、本発明では、下層の第1のTi膜2を水素熱処理してTi−H2層3を形成することで、その上に形成されるTiN膜4の配向性を制御でき、更にTiN膜4の上に形成されるAl膜5などの金属膜の配向性が制御できる。この結果、EM耐性に優れた配線等を形成することが可能となる。
1.層間絶縁膜
2.チタン膜
3.Ti−H2層
4.窒化チタン膜
5.第1の金属層(Al膜)
6.上部バリア膜
100.半導体装置
101.フロントエンド構造
102.バックエンド構造
103.第1層間絶縁膜
104.第1銅配線
105.第2層間絶縁膜
106.ビアプラグ
107.第2銅配線
108.第3層間絶縁膜
109.バリア膜
110.タングステンプラグ
111.下層バリア膜
112.アルミニウム配線
113.上層バリア膜
114.保護膜
2.チタン膜
3.Ti−H2層
4.窒化チタン膜
5.第1の金属層(Al膜)
6.上部バリア膜
100.半導体装置
101.フロントエンド構造
102.バックエンド構造
103.第1層間絶縁膜
104.第1銅配線
105.第2層間絶縁膜
106.ビアプラグ
107.第2銅配線
108.第3層間絶縁膜
109.バリア膜
110.タングステンプラグ
111.下層バリア膜
112.アルミニウム配線
113.上層バリア膜
114.保護膜
Claims (13)
- 層間絶縁膜上にバリア膜と、前記バリア膜上にアルミニウム、銅、及び高融点金属から選択される1種の金属を含む金属膜とを形成する工程と、
を備える半導体装置の製造方法であって、
前記バリア膜は、前記層間絶縁膜側から、第1のチタン膜及び窒化チタン膜の積層または、第1のチタン膜、窒化チタン膜及び第2のチタン膜の積層であり、
前記第1のチタン膜を成膜後に、水素雰囲気中、200〜450℃の温度で熱処理する水素熱処理工程を含む半導体装置の製造方法。 - 前記層間絶縁膜が、プラズマCVD法で形成される酸化シリコン膜である請求項1に記載の半導体装置の製造方法。
- 前記第1のチタン膜の膜厚が5〜15nmの範囲である請求項1または2に記載の半導体装置の製造方法。
- 前記第1のチタン膜を成膜後に、酸素の存在する雰囲気に曝すことなく、前記水素熱処理工程を行う請求項3に記載の半導体装置の製造方法。
- 前記水素熱処理工程が、100容量%の水素ガスを含み、圧力が0.13〜66.7kPaの水素雰囲気下に、20〜300秒の範囲内で実施される請求項4に記載の半導体装置の製造方法。
- 前記第1のチタン膜を成膜後に、酸素の存在する雰囲気に曝した後に、前記水素熱処理工程を行う請求項3に記載の半導体装置の製造方法。
- 前記水素熱処理工程が、4〜100容量%の水素ガスを含み、圧力が13.3〜202.6kPaの水素雰囲気下に、20秒〜2時間の範囲内で実施される請求項6に記載の半導体装置の製造方法。
- 前記窒化チタン膜の膜厚が5〜60nmの範囲である請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
- 前記第1及び第2のチタン膜、及び窒化チタン膜が高指向性のスパッタ法にて成膜されることを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置の製造方法。
- 前記金属膜がアルミニウム膜である請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。
- 前記アルミニウム膜はスパッタ法にて成膜され、その際の基板温度が200〜380℃の範囲内である請求項10に記載の半導体装置の製造方法。
- 前記アルミニウム膜は、成膜後に380〜450℃の範囲でリフローされることを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記アルミニウム膜はスパッタ法にて成膜され、同時に380〜450℃の範囲でリフローされることを特徴とする請求項10に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013123704A JP2014241364A (ja) | 2013-06-12 | 2013-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013123704A JP2014241364A (ja) | 2013-06-12 | 2013-06-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014241364A true JP2014241364A (ja) | 2014-12-25 |
Family
ID=52140479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013123704A Pending JP2014241364A (ja) | 2013-06-12 | 2013-06-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014241364A (ja) |
-
2013
- 2013-06-12 JP JP2013123704A patent/JP2014241364A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6554914B1 (en) | Passivation of copper in dual damascene metalization | |
US11404311B2 (en) | Metallic interconnect structures with wrap around capping layers | |
TWI374482B (ja) | ||
JP2000195954A (ja) | 半導体装置およびその製造方法 | |
JPH04259242A (ja) | 半導体装置の製造方法 | |
JP2010165989A (ja) | 半導体装置の製造方法 | |
US20020132469A1 (en) | Method for forming metal wiring layer | |
US7939421B2 (en) | Method for fabricating integrated circuit structures | |
US8008774B2 (en) | Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same | |
JP2012212899A (ja) | Cu膜の形成方法 | |
JPH08279558A (ja) | 半導体装置の製造方法 | |
JP2009130288A (ja) | 薄膜形成方法 | |
US5998297A (en) | Method of etching copper or copper-doped aluminum | |
JP2014241364A (ja) | 半導体装置の製造方法 | |
JPWO2013125449A1 (ja) | 半導体装置の製造方法、記憶媒体及び半導体装置 | |
JP2013128062A (ja) | 半導体装置の製造方法 | |
JP3328358B2 (ja) | 半導体装置の製造方法 | |
US7144812B2 (en) | Method of forming copper wire | |
JPH03142883A (ja) | 半導体装置及びその製造方法 | |
JP6470876B2 (ja) | Cu膜の形成方法 | |
KR100248800B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
JPH11233517A (ja) | 半導体装置の銅配線 | |
KR100454629B1 (ko) | 반도체소자의도전배선형성방법 | |
JP3650561B2 (ja) | 半導体装置の製造方法 | |
KR20000043053A (ko) | 반도체 소자의 금속 배선 형성 방법 |