JPH06104249A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06104249A JPH06104249A JP25281492A JP25281492A JPH06104249A JP H06104249 A JPH06104249 A JP H06104249A JP 25281492 A JP25281492 A JP 25281492A JP 25281492 A JP25281492 A JP 25281492A JP H06104249 A JPH06104249 A JP H06104249A
- Authority
- JP
- Japan
- Prior art keywords
- film
- teos
- nsg
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 配線間の埋め込み性に優れた常圧O3-TEOS-NS
G 膜を層間絶縁膜とする半導体装置において、この酸化
膜中の水分の拡散を防止して素子特性の劣化を防ぐ。 【構成】 常圧O3-TEOS-NSG 膜16の下側に、その下地依
存性をなくすためのP-TEOS-NSG膜15を形成し、さらにそ
の下側にP-SiH4-NSG膜13を形成する。O3-TEOS-NSG 膜か
らの水分はP-SiH4-NSG膜のダングリングボンドにトラッ
プされ、下側のシリコン基板11には到達しないので素子
特性の劣化が防止される。
G 膜を層間絶縁膜とする半導体装置において、この酸化
膜中の水分の拡散を防止して素子特性の劣化を防ぐ。 【構成】 常圧O3-TEOS-NSG 膜16の下側に、その下地依
存性をなくすためのP-TEOS-NSG膜15を形成し、さらにそ
の下側にP-SiH4-NSG膜13を形成する。O3-TEOS-NSG 膜か
らの水分はP-SiH4-NSG膜のダングリングボンドにトラッ
プされ、下側のシリコン基板11には到達しないので素子
特性の劣化が防止される。
Description
【０００１】
【産業上の利用分野】本発明は多層配線のための層間絶
縁膜として、有機シラン化合物とオゾンとを原料ガスと
する化学気相反応により形成される酸化膜を有する半導
体装置に関するものである。
縁膜として、有機シラン化合物とオゾンとを原料ガスと
する化学気相反応により形成される酸化膜を有する半導
体装置に関するものである。
【０００２】
【従来の技術】デバイスのデザインルールが縮小されに
伴って配線間を埋め込む絶縁膜の形成が困難となる。そ
こで、有機シランの一つであるTEOSおよびオゾンを原料
ガスとする常圧CVD 法によって形成される埋め込み性お
よび平坦性に優れた常圧O3-TEOS-NSG (Non-doped Silic
on Glass) 膜の採用が有望になってきている。しかし、
このO3-TEOS-NSG 膜は下地により成膜速度および膜質が
変化するいう問題があり、このような下地依存性によっ
て膜にクラックが発生するという問題があった。このよ
うな常圧O3-TEOS-NSG 膜の下地依存性に付いては、例え
ば「T.IEE Japan,Vol.111-A, No.7, '91 」に記載され
ている。
伴って配線間を埋め込む絶縁膜の形成が困難となる。そ
こで、有機シランの一つであるTEOSおよびオゾンを原料
ガスとする常圧CVD 法によって形成される埋め込み性お
よび平坦性に優れた常圧O3-TEOS-NSG (Non-doped Silic
on Glass) 膜の採用が有望になってきている。しかし、
このO3-TEOS-NSG 膜は下地により成膜速度および膜質が
変化するいう問題があり、このような下地依存性によっ
て膜にクラックが発生するという問題があった。このよ
うな常圧O3-TEOS-NSG 膜の下地依存性に付いては、例え
ば「T.IEE Japan,Vol.111-A, No.7, '91 」に記載され
ている。
【０００３】このような欠点を解消するために、TEOSを
原料としてプラズマCVD 法によって酸化膜を薄く、通常
3000Å以下の厚さに形成し、次いで常圧O3-TEOS-CVD 法
によって平坦性に優れた常圧O3-TEOS-NSG 膜を厚く形成
する方法が提案されている。
原料としてプラズマCVD 法によって酸化膜を薄く、通常
3000Å以下の厚さに形成し、次いで常圧O3-TEOS-CVD 法
によって平坦性に優れた常圧O3-TEOS-NSG 膜を厚く形成
する方法が提案されている。
【０００４】
【発明が解決しようとする課題】上述した方法によれ
ば、常圧O3-TEOS-NSG 膜の下側にP-TEOS-NSG膜が存在す
るため、O3-TEOS-NSG 膜の下地依存性を解消し、したが
ってクラックの発生を防止することができるが、層間絶
縁膜としてTEOSに代表される有機シラン化合物を原料と
したCVD 酸化膜を用いると、TEOS膜中の水分がその下側
の絶縁膜、例えはBPSG膜を通過し、さらに下方にある半
導体基板表面にまで拡散し、界面準位を変化させ、トラ
ンジスタ特性、例えばホットキャリア耐性やｇm を劣化
させるという問題がある。このようなTEOS膜中の水分に
よる素子特性の劣化については、例えば「'92 春季応用
物理学会 予稿集 第２分冊 30P-ZM-2 〜4 」に報告さ
れている。
ば、常圧O3-TEOS-NSG 膜の下側にP-TEOS-NSG膜が存在す
るため、O3-TEOS-NSG 膜の下地依存性を解消し、したが
ってクラックの発生を防止することができるが、層間絶
縁膜としてTEOSに代表される有機シラン化合物を原料と
したCVD 酸化膜を用いると、TEOS膜中の水分がその下側
の絶縁膜、例えはBPSG膜を通過し、さらに下方にある半
導体基板表面にまで拡散し、界面準位を変化させ、トラ
ンジスタ特性、例えばホットキャリア耐性やｇm を劣化
させるという問題がある。このようなTEOS膜中の水分に
よる素子特性の劣化については、例えば「'92 春季応用
物理学会 予稿集 第２分冊 30P-ZM-2 〜4 」に報告さ
れている。
【０００５】本発明の目的は上述した問題を解決し、有
機シランおよびオゾンを原料ガスとする埋め込み性およ
び平坦性に優れたO3-TEOS-NSG 酸化膜の下地依存性を解
消し、したがってクラックの発生を防止することがで
き、しかも絶縁膜中に含まれる水分の拡散による素子特
性の劣化をも防止するようにした半導体装置を提供しよ
うとするものである。
機シランおよびオゾンを原料ガスとする埋め込み性およ
び平坦性に優れたO3-TEOS-NSG 酸化膜の下地依存性を解
消し、したがってクラックの発生を防止することがで
き、しかも絶縁膜中に含まれる水分の拡散による素子特
性の劣化をも防止するようにした半導体装置を提供しよ
うとするものである。
【０００６】
【課題を解決するための手段】本発明は、層間絶縁膜と
して、有機シラン化合物とオゾンとを原料ガスとする化
学気相反応により形成される酸化膜を有する半導体装置
において、前記酸化膜の下部に第１層として無機シラン
化合物を原料ガスとするプラズマ化学気相反応により形
成された酸化膜と、第２層として有機シラン化合物を主
原料ガスとするプラズマ化学気相反応により形成された
酸化膜とを有することを特徴とするものである。
して、有機シラン化合物とオゾンとを原料ガスとする化
学気相反応により形成される酸化膜を有する半導体装置
において、前記酸化膜の下部に第１層として無機シラン
化合物を原料ガスとするプラズマ化学気相反応により形
成された酸化膜と、第２層として有機シラン化合物を主
原料ガスとするプラズマ化学気相反応により形成された
酸化膜とを有することを特徴とするものである。
【０００７】
【作用】このような本発明による半導体装置において
は、層間絶縁膜を例えば、P-SiH4-NGS/P-TEOS-NSG/常圧
O3-TEOS-NSG の多層構造としているため、上層のTEOS系
の絶縁膜に含まれた水分が、下層のP-SiH4-NGS膜のダン
グリングボンドにトラップされ、絶縁膜の下側にある半
導体基板には到達しないので、素子特性が劣化するよう
なことはない。勿論、常圧O3-TEOS-NSG 膜の下側にP-TE
OS-NSG膜が存在しているためO3-TEOS-NSG 膜を形成する
際の下地依存性はなくなり、したがってクラックの発生
もない。
は、層間絶縁膜を例えば、P-SiH4-NGS/P-TEOS-NSG/常圧
O3-TEOS-NSG の多層構造としているため、上層のTEOS系
の絶縁膜に含まれた水分が、下層のP-SiH4-NGS膜のダン
グリングボンドにトラップされ、絶縁膜の下側にある半
導体基板には到達しないので、素子特性が劣化するよう
なことはない。勿論、常圧O3-TEOS-NSG 膜の下側にP-TE
OS-NSG膜が存在しているためO3-TEOS-NSG 膜を形成する
際の下地依存性はなくなり、したがってクラックの発生
もない。
【０００８】
【実施例】図１は本発明による半導体装置の一実施例の
構成を示す断面図である。所定の領域を形成したシリコ
ン基板11の表面にBPSG膜12を6000Åの膜厚に形成する。
このBPSG膜12の形成条件は以下の通りである。
構成を示す断面図である。所定の領域を形成したシリコ
ン基板11の表面にBPSG膜12を6000Åの膜厚に形成する。
このBPSG膜12の形成条件は以下の通りである。
【表１】 SiH4: 2500 SCCM O2: 3500 SCCM PH3: 1450 SCCM B2H6: 800 SCCM 成膜温度: 430 ℃ 成膜速度: 500 Å/min 成膜時間: 12 min 12枚バッチ方式
【０００９】次に、BPSG膜12の上に無機シランを原料ガ
スとするプラズマCVD 法によってプラズマCVD-SiH4ベー
ス酸化膜(P-SiH4-NSG 膜)13 を2000Åの膜厚に形成す
る。このP-SiH4-NSG膜13の形成条件は以下の通りであ
る。
スとするプラズマCVD 法によってプラズマCVD-SiH4ベー
ス酸化膜(P-SiH4-NSG 膜)13 を2000Åの膜厚に形成す
る。このP-SiH4-NSG膜13の形成条件は以下の通りであ
る。
【表２】 SiH4: 400 SCCM N2O: 1850 SCCM 成膜温度: 350 ℃ 成膜速度: 450 Å/min 成膜時間: 4 min 圧力: 0.35 Torr RFパワー: 0.43 KW RF周波数: 50 KHz 平行平板型８枚バッチ方式
【００１０】このP-SiH4-NSG膜13の上に高さ１μm のア
ルミ配線14をライン巾0.5 μm 、スペース巾0.5 μm で
形成する。次に、このアルミ配線14の上にTEOSとO2を原
料ガスとするプラズマCVD 法によって酸化膜(P-TEOS-NS
G 膜)15 を3000Åの膜厚に形成する。このP-TEOS-NSG膜
15の形成条件は以下の通りである。
ルミ配線14をライン巾0.5 μm 、スペース巾0.5 μm で
形成する。次に、このアルミ配線14の上にTEOSとO2を原
料ガスとするプラズマCVD 法によって酸化膜(P-TEOS-NS
G 膜)15 を3000Åの膜厚に形成する。このP-TEOS-NSG膜
15の形成条件は以下の通りである。
【表３】 TEOS: 1.8 ml/min O2: 4.0 l/min 成膜温度: 350 ℃ 成膜速度: 450 Å/min 成膜時間: 20 sec 圧力: 2.2 Torr RFパワー: デュアル周波数(500W+500W) 合計1 KW (ウエファ設置下部電極: 400KHz:500W) (対向上部電極: 13.56MHz:500W) ７つの電極板に順次搬送されるステップ方式
【００１１】次に、P-TEOS-NSG膜15の上に、常圧O3-TEO
S-CVD 法によって常圧O3-TEOS-NSG膜16を8000Åの膜厚
に形成する。この常圧O3-TEOS-NSG 膜16の形成条件は以
下の通りである。
S-CVD 法によって常圧O3-TEOS-NSG膜16を8000Åの膜厚
に形成する。この常圧O3-TEOS-NSG 膜16の形成条件は以
下の通りである。
【表４】 TEOSバブリングN2流量: 1.5 l/min バブリング温度: 65 ℃ O3発生用O2流量: 7.5 l/min O3濃度: 110 g/m3 成膜温度: 400 ℃ 成膜速度: 400 Å/min 成膜時間: 480 sec 以上の方法によって図１に示すようにアルミ配線14間に
も絶縁膜がきれいに埋め込まれるとともに平坦性にも優
れた層間絶縁膜が得られた。この層間絶縁膜にはクラッ
クも発生していない。
も絶縁膜がきれいに埋め込まれるとともに平坦性にも優
れた層間絶縁膜が得られた。この層間絶縁膜にはクラッ
クも発生していない。
【００１２】図２は本発明による半導体装置の他の実施
例の構成を示す断面図である。本例において、図１に示
す第１の実施例と同様の部分には同じ符号を付けて示し
た。本例では、所定の領域を形成したシリコン基板11の
上に6000Åの膜厚のBPSG膜12を形成した後、アルミ配線
14を形成する。このアルミ配線14の高さ、ライン巾およ
びスペース巾は前例と同様である。このアルミ配線14の
上に、プラズマCVD-SiH4ベース酸化膜(P-SiH4-NSG 膜)1
3を1000Åの膜厚に形成し、さらにその上にTEOSとO2を
原料とするプラズマCVD 法によってP-TEOS-NSG膜15を20
00Åの膜厚に形成し、さらにその上に常圧O3-TEOS-NSG
膜16を8000Åの膜厚に形成する。これらのP-SiH4-NSG膜
13、P-TEOS-NSG膜15および常圧O3-TEOS-NSG 膜16の形成
条件は前例と同様である。本例においてもアルミ配線14
間への埋め込み性に優れしかもクラックの発生のない層
間絶縁膜が得られる。
例の構成を示す断面図である。本例において、図１に示
す第１の実施例と同様の部分には同じ符号を付けて示し
た。本例では、所定の領域を形成したシリコン基板11の
上に6000Åの膜厚のBPSG膜12を形成した後、アルミ配線
14を形成する。このアルミ配線14の高さ、ライン巾およ
びスペース巾は前例と同様である。このアルミ配線14の
上に、プラズマCVD-SiH4ベース酸化膜(P-SiH4-NSG 膜)1
3を1000Åの膜厚に形成し、さらにその上にTEOSとO2を
原料とするプラズマCVD 法によってP-TEOS-NSG膜15を20
00Åの膜厚に形成し、さらにその上に常圧O3-TEOS-NSG
膜16を8000Åの膜厚に形成する。これらのP-SiH4-NSG膜
13、P-TEOS-NSG膜15および常圧O3-TEOS-NSG 膜16の形成
条件は前例と同様である。本例においてもアルミ配線14
間への埋め込み性に優れしかもクラックの発生のない層
間絶縁膜が得られる。
【００１３】図３は図２に示した層間絶縁膜を有する N
チャネルMOS FET を形成した半導体装置を示す断面図で
あり、層間絶縁膜全体は一体のものとして示してある。
P 型のシリコン基板21の表面にN 型のソースおよびドレ
イン領域22および23を形成し、これらの領域の間の表面
にはゲート酸化膜24を介して多結晶シリコンより成るゲ
ート電極25を形成する。シリコン基板21およびゲート電
極25の上にBPSG膜26を形成した後、コンタクトホールを
形成し、ソース領域22に接続したアルミ配線27およびド
レイン領域23に接続したアルミ配線28を形成し、さらに
その上に上述したようにして層間絶縁膜29を形成したも
のである。N 型チャネルの寸法W/L は20μm /1μm とし
た。
チャネルMOS FET を形成した半導体装置を示す断面図で
あり、層間絶縁膜全体は一体のものとして示してある。
P 型のシリコン基板21の表面にN 型のソースおよびドレ
イン領域22および23を形成し、これらの領域の間の表面
にはゲート酸化膜24を介して多結晶シリコンより成るゲ
ート電極25を形成する。シリコン基板21およびゲート電
極25の上にBPSG膜26を形成した後、コンタクトホールを
形成し、ソース領域22に接続したアルミ配線27およびド
レイン領域23に接続したアルミ配線28を形成し、さらに
その上に上述したようにして層間絶縁膜29を形成したも
のである。N 型チャネルの寸法W/L は20μm /1μm とし
た。
【００１４】ゲート電極25はゲート電源V G の正端子に
接続し、ソースアルミ配線27は接地し、ドレインアルミ
配線28はドレイン電源V D の正端子に接続する。また、
シリコン基板21は接地する。このような構成において相
互コンダクタンスｇm の評価試験を行った。ｇm の評価
試験はトランジスタ特性の信頼性の判断基準の一つとし
て行われるものである。一般に、ｇm の劣化はゲート酸
化膜中のＨが原因で、ソース・ドレイン間への電圧印加
時のホットキャリアの増加に起因して起こるものであ
る。最近では、「Proceeding of the 9th VMIC Confere
nce, (1992) 187 」に示されているようにO3-TEOS NSG
膜中のH2O が原因でｇm の劣化が起こることが報告され
ている。そこで、本発明においてもｇm の評価試験を行
った。以下に実験条件を示す。ドレイン電圧V D =7.5V
とし、ストレス時間=14hr とし、ドレイン電流I D ／ゲ
ート電圧V G の比を２としたときにシリコン基板21を経
て大地に流れる電流I SUBが最大となるようにゲート電
圧の値を設定した。この評価試験の結果、ｇm の劣化を
表すΔｇm ／ｇm0は0.08であり、トランジスタ特性は良
好であることが確認された。
接続し、ソースアルミ配線27は接地し、ドレインアルミ
配線28はドレイン電源V D の正端子に接続する。また、
シリコン基板21は接地する。このような構成において相
互コンダクタンスｇm の評価試験を行った。ｇm の評価
試験はトランジスタ特性の信頼性の判断基準の一つとし
て行われるものである。一般に、ｇm の劣化はゲート酸
化膜中のＨが原因で、ソース・ドレイン間への電圧印加
時のホットキャリアの増加に起因して起こるものであ
る。最近では、「Proceeding of the 9th VMIC Confere
nce, (1992) 187 」に示されているようにO3-TEOS NSG
膜中のH2O が原因でｇm の劣化が起こることが報告され
ている。そこで、本発明においてもｇm の評価試験を行
った。以下に実験条件を示す。ドレイン電圧V D =7.5V
とし、ストレス時間=14hr とし、ドレイン電流I D ／ゲ
ート電圧V G の比を２としたときにシリコン基板21を経
て大地に流れる電流I SUBが最大となるようにゲート電
圧の値を設定した。この評価試験の結果、ｇm の劣化を
表すΔｇm ／ｇm0は0.08であり、トランジスタ特性は良
好であることが確認された。
【００１５】また、図１に示した構成の層間絶縁膜を有
するN チャネルMOS FET を図３に示すところと同様に形
成して前述した試験と同様の試験を行ったところ同様に
良好な試験結果が得られた。
するN チャネルMOS FET を図３に示すところと同様に形
成して前述した試験と同様の試験を行ったところ同様に
良好な試験結果が得られた。
【００１６】図４は比較例の構成を示す断面図である。
シリコン基板31の上にBPSG膜32を6000Åの膜厚に形成
し、さらにその上にアルミ配線33を形成する。アルミ配
線33の寸法および形状は図１および図２に示したものと
同様である。アルミ配線33の上にTEOSとO2とを主原料ガ
スとするプラズマCVD 法によって3000Åの膜厚の酸化膜
(P-TEOS-NSG 膜)34 を形成し、さらにその上に常圧O3-T
EOS-CVD 法によって常圧O3-TEOS-NSG 膜35を8000Åの膜
厚に形成した。このような構成の層間絶縁膜も配線間の
埋め込み性に優れており、クラックの発生もないが、ｇ
m 劣化の評価試験を行ったところ、Δｇm ／ｇm0は0.20
と本発明の実施例の２〜３倍であり、トランジスタ特性
の劣化が大きいことが認められた。
シリコン基板31の上にBPSG膜32を6000Åの膜厚に形成
し、さらにその上にアルミ配線33を形成する。アルミ配
線33の寸法および形状は図１および図２に示したものと
同様である。アルミ配線33の上にTEOSとO2とを主原料ガ
スとするプラズマCVD 法によって3000Åの膜厚の酸化膜
(P-TEOS-NSG 膜)34 を形成し、さらにその上に常圧O3-T
EOS-CVD 法によって常圧O3-TEOS-NSG 膜35を8000Åの膜
厚に形成した。このような構成の層間絶縁膜も配線間の
埋め込み性に優れており、クラックの発生もないが、ｇ
m 劣化の評価試験を行ったところ、Δｇm ／ｇm0は0.20
と本発明の実施例の２〜３倍であり、トランジスタ特性
の劣化が大きいことが認められた。
【００１７】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例においては、有機シラン化合物およ
びオゾンを原料ガスとする常圧CVD 酸化膜として常圧O3
-TEOS-NSG 膜を用い、さらに有機シランを原料ガスとす
るプラズマCVD 酸化膜としてP-TEOS-NSG膜を用いたが、
TEOSの代わりにOMCTS(octamethylcyclotetrasiloxane)
やHMDS(hexamethyldisiloxine)などの有機シラン化合物
を原料ガスとする酸化膜を用いることもできる。さら
に、無機シラン化合物を原料ガスとするプラズマ化学気
相反応により形成される酸化膜としても、上述した実施
例のようなP-SiH4-NSG膜以外の酸化膜を用いることもで
きる。
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例においては、有機シラン化合物およ
びオゾンを原料ガスとする常圧CVD 酸化膜として常圧O3
-TEOS-NSG 膜を用い、さらに有機シランを原料ガスとす
るプラズマCVD 酸化膜としてP-TEOS-NSG膜を用いたが、
TEOSの代わりにOMCTS(octamethylcyclotetrasiloxane)
やHMDS(hexamethyldisiloxine)などの有機シラン化合物
を原料ガスとする酸化膜を用いることもできる。さら
に、無機シラン化合物を原料ガスとするプラズマ化学気
相反応により形成される酸化膜としても、上述した実施
例のようなP-SiH4-NSG膜以外の酸化膜を用いることもで
きる。
【００１８】
【発明の効果】上述したように本発明による半導体装置
においては、層間絶縁膜を常圧O3-TEOS-NSG/P-TEOS-NSG
/P-SiH4-NGS の多層構造とすることによって配線間の埋
め込み性および平坦性に優れており、クラックの発生も
ないとともにTEOS系の絶縁膜、すなわちO3-TEOS-NSG 膜
からの水分は、その下側に形成されている無機シランベ
ースのプラズマCVD 酸化膜であるP-SiH4-NGS膜のダング
リングボンドにトラップされ、絶縁膜の下側の半導体基
板までは到達しないので、素子特性が劣化するようなこ
ともなくなる。
においては、層間絶縁膜を常圧O3-TEOS-NSG/P-TEOS-NSG
/P-SiH4-NGS の多層構造とすることによって配線間の埋
め込み性および平坦性に優れており、クラックの発生も
ないとともにTEOS系の絶縁膜、すなわちO3-TEOS-NSG 膜
からの水分は、その下側に形成されている無機シランベ
ースのプラズマCVD 酸化膜であるP-SiH4-NGS膜のダング
リングボンドにトラップされ、絶縁膜の下側の半導体基
板までは到達しないので、素子特性が劣化するようなこ
ともなくなる。
【図１】図１は、本発明による半導体装置の一実施例の
構成を示す断面図である。
構成を示す断面図である。
【図２】図２は、本発明による半導体装置の他の実施例
の構成を示す断面図である。
の構成を示す断面図である。
【図３】図３は、N チャネルMOS FET を有する本発明に
よる半導体装置の構成を示す断面図である。
よる半導体装置の構成を示す断面図である。
【図４】図４は、比較例の構成を示す断面図である。
11 シリコン基板 12 BPSG膜 13 P-SiH4-NSG膜 14 アルミ配線 15 P-TEOS-NSG膜 16 常圧O3-TEOS-NSG 膜
Claims (2)
- 【請求項１】 層間絶縁膜として、有機シラン化合物と
オゾンとを原料ガスとする化学気相反応により形成され
る酸化膜を有する半導体装置において、前記酸化膜の下
側に第１層として無機シラン化合物を原料ガスとするプ
ラズマ化学気相反応により形成された酸化膜と、第２層
として有機シラン化合物を主原料ガスとするプラズマ化
学気相反応により形成された酸化膜とを有することを特
徴とする半導体装置。 - 【請求項２】 前記無機シラン化合物を原料ガスとする
プラズマ化学気相反応により形成された第１層の酸化膜
上に、前記有機シラン化合物を主原料ガスとするプラズ
マ化学気相反応により形成された第２層の酸化膜が存在
することを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25281492A JPH06104249A (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25281492A JPH06104249A (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104249A true JPH06104249A (ja) | 1994-04-15 |
Family
ID=17242582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25281492A Pending JPH06104249A (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104249A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153840A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
| JP2001077104A (ja) * | 1999-09-07 | 2001-03-23 | Miyazaki Oki Electric Co Ltd | 半導体装置の層間絶縁膜の形成方法 |
| KR100315445B1 (ko) * | 1999-03-25 | 2001-11-28 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
-
1992
- 1992-09-22 JP JP25281492A patent/JPH06104249A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153840A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
| KR100315445B1 (ko) * | 1999-03-25 | 2001-11-28 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| JP2001077104A (ja) * | 1999-09-07 | 2001-03-23 | Miyazaki Oki Electric Co Ltd | 半導体装置の層間絶縁膜の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721156A (en) | Method of manufacturing a semiconductor device with a planarized integrated circuit | |
| US6333278B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100407012B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5744378A (en) | Method for fabricating a semiconductor device having multilevel interconnections | |
| CN100517640C (zh) | 半导体器件的制造方法和半导体器件 | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| JP3532830B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10199881A (ja) | 半導体装置の製造方法 | |
| KR100248572B1 (ko) | 반도체장치 및 그제조방법 | |
| JPH06104249A (ja) | 半導体装置 | |
| US6858548B2 (en) | Application of carbon doped silicon oxide film to flat panel industry | |
| JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
| JP2757767B2 (ja) | 半導体装置の製造方法 | |
| JPH08148569A (ja) | 半導体装置 | |
| JP2002289609A (ja) | 半導体装置及びその製造方法 | |
| JPH05335299A (ja) | 半導体装置の製造方法 | |
| JPH06216122A (ja) | 半導体装置の製造方法 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100296960B1 (ko) | 반도체소자의폴리실리콘막형성방법 | |
| KR100399929B1 (ko) | 반도체소자의층간절연막형성방법 | |
| US6979656B2 (en) | Carbon and halogen doped silicate glass dielectric layer and method for fabricating the same | |
| JPH05243213A (ja) | 半導体装置の製造方法 | |
| KR950007960B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH06295959A (ja) | 半導体装置の製造方法 | |
| JPH05218210A (ja) | 半導体装置およびその製造方法 |