JPH05243213A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05243213A JPH05243213A JP4476792A JP4476792A JPH05243213A JP H05243213 A JPH05243213 A JP H05243213A JP 4476792 A JP4476792 A JP 4476792A JP 4476792 A JP4476792 A JP 4476792A JP H05243213 A JPH05243213 A JP H05243213A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- semiconductor device
- teos
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置における絶縁膜の形成
方法の改良に関し、ＴＥＯＳ系の酸化膜の優れたステッ
プカバレージを生かしながら、同時にＳｉＨ4 系膜と同
等の耐水性・気密性を確保した絶縁膜を形成することが
できる半導体装置の製造方法を提供することを目的とす
る。 【構成】 半導体基板上に、プラズマＣＶＤ法によりテ
トラエチルオルソシリケート（ＴＥＯＳ）とＯ2 とを用
いて酸化膜を形成する際に、更にＮＨ3 を用いることに
より、窒素を含有する酸化膜を形成するように構成す
る。
方法の改良に関し、ＴＥＯＳ系の酸化膜の優れたステッ
プカバレージを生かしながら、同時にＳｉＨ4 系膜と同
等の耐水性・気密性を確保した絶縁膜を形成することが
できる半導体装置の製造方法を提供することを目的とす
る。 【構成】 半導体基板上に、プラズマＣＶＤ法によりテ
トラエチルオルソシリケート（ＴＥＯＳ）とＯ2 とを用
いて酸化膜を形成する際に、更にＮＨ3 を用いることに
より、窒素を含有する酸化膜を形成するように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁膜の形成方法を改
良した半導体装置の製造方法に関する。
良した半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年の半導体装置においては、素子の高
集積化や高速化に対する要求が益々強くなっており、高
信頼性を確保しながらこれらの要請に応えることが極め
て重要になっている。従来の半導体装置においては、絶
縁膜としてＳｉＨ4 （シラン）を用いて形成するＳｉＯ
2 膜、ＳｉＮ膜、プラズマＳｉＯ膜、ＳｉＯＮ膜、Ｓｉ
Ｎ膜、あるいはＴＥＯＳ（テトラエチルオルソシリケー
ト）を用いて形成するＳｉＯ2 膜等が用いられていた。
集積化や高速化に対する要求が益々強くなっており、高
信頼性を確保しながらこれらの要請に応えることが極め
て重要になっている。従来の半導体装置においては、絶
縁膜としてＳｉＨ4 （シラン）を用いて形成するＳｉＯ
2 膜、ＳｉＮ膜、プラズマＳｉＯ膜、ＳｉＯＮ膜、Ｓｉ
Ｎ膜、あるいはＴＥＯＳ（テトラエチルオルソシリケー
ト）を用いて形成するＳｉＯ2 膜等が用いられていた。
【０００３】ところがＳｉＨ4 系の膜、特に５００℃以
下で形成できる低温膜あるいはプラズマ膜はステップカ
バレージが悪く、高集積化のため微細化された素子パタ
ーンの場合にキーホール等の不具合を生ずる。キーホー
ルは微細な段差内が完全に充填されないために残される
空隙であり、その中に閉じ込められた気体その他の不純
物が使用中の素子特性に悪影響を及ぼす恐れがある。
下で形成できる低温膜あるいはプラズマ膜はステップカ
バレージが悪く、高集積化のため微細化された素子パタ
ーンの場合にキーホール等の不具合を生ずる。キーホー
ルは微細な段差内が完全に充填されないために残される
空隙であり、その中に閉じ込められた気体その他の不純
物が使用中の素子特性に悪影響を及ぼす恐れがある。
【０００４】一方、ＴＥＯＳ系の酸化膜は、ステップカ
バレージは優れているが、膜質として耐水性・気密性が
低いという欠点があった。そのため、長期間の使用中に
トランジスタの劣化やＡｌ配線のボイド発生等を防止し
て信頼性を確保するためには、酸化膜単独ではなく窒化
膜等と共に用いる必要があった。
バレージは優れているが、膜質として耐水性・気密性が
低いという欠点があった。そのため、長期間の使用中に
トランジスタの劣化やＡｌ配線のボイド発生等を防止し
て信頼性を確保するためには、酸化膜単独ではなく窒化
膜等と共に用いる必要があった。
【０００５】
【発明が解決しようとする課題】本発明は、ＴＥＯＳ系
の酸化膜の優れたステップカバレージを生かしながら、
同時にＳｉＨ4 系膜と同等の耐水性・気密性を確保した
絶縁膜を形成することができる半導体装置の製造方法を
提供することを目的とする。
の酸化膜の優れたステップカバレージを生かしながら、
同時にＳｉＨ4 系膜と同等の耐水性・気密性を確保した
絶縁膜を形成することができる半導体装置の製造方法を
提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的は、本発明に
よれば、半導体基板上に、プラズマＣＶＤ法によりテト
ラエチルオルソシリケート（ＴＥＯＳ）とＯ2 とを用い
て酸化膜を形成する際に、更にＮＨ3 を用いることによ
り、窒素を含有する酸化膜を形成する工程を含むことを
特徴とする半導体装置の製造方法によって達成される。
よれば、半導体基板上に、プラズマＣＶＤ法によりテト
ラエチルオルソシリケート（ＴＥＯＳ）とＯ2 とを用い
て酸化膜を形成する際に、更にＮＨ3 を用いることによ
り、窒素を含有する酸化膜を形成する工程を含むことを
特徴とする半導体装置の製造方法によって達成される。
【０００７】
【作用】本発明においては、従来はＴＥＯＳとＯ2 とを
用いて行っていたプラズマＣＶＤ法による酸化膜形成に
おいて、更にＮＨ3 をも用いることにより、形成される
酸化膜中に低温で安定して窒素を含有せしめ、耐水性・
気密性の優れたＴＥＯＳ系の酸化膜を形成する。酸化膜
への窒素供給源としてＮＨ3 を用いたのは、低温（５０
０℃程度以下）の製膜処理において、適量の導入により
充分に実用的な効果をもたらし得るに足る窒素供給が可
能だからである。酸化膜中の窒素含有量を、窒素原子濃
度で５×１０20個／ｃｃ以上とすることにより、耐水性
・気密性向上効果が特に顕著になる。本発明の酸化膜
は、層間絶縁膜としても、また最終パッシベーション膜
としても単独で充分な耐水性を発揮する。
用いて行っていたプラズマＣＶＤ法による酸化膜形成に
おいて、更にＮＨ3 をも用いることにより、形成される
酸化膜中に低温で安定して窒素を含有せしめ、耐水性・
気密性の優れたＴＥＯＳ系の酸化膜を形成する。酸化膜
への窒素供給源としてＮＨ3 を用いたのは、低温（５０
０℃程度以下）の製膜処理において、適量の導入により
充分に実用的な効果をもたらし得るに足る窒素供給が可
能だからである。酸化膜中の窒素含有量を、窒素原子濃
度で５×１０20個／ｃｃ以上とすることにより、耐水性
・気密性向上効果が特に顕著になる。本発明の酸化膜
は、層間絶縁膜としても、また最終パッシベーション膜
としても単独で充分な耐水性を発揮する。
【０００８】以下に、添付図面を参照し、実施例によっ
て本発明を更に詳細に説明する。
て本発明を更に詳細に説明する。
【０００９】
【実施例】シリコン基板上にＢＰＳＧ(borophosphosili
cate glass) 膜（厚さ０．８μｍ）を形成し、その上に
評価膜として本発明の酸化膜（厚さ２０００Å）を形成
して耐水性評価のためのテストピースとした。酸化膜形
成は下記条件で行った。酸化膜形成条件 ガス流量（SCCM):ＴＥＯＳ／２００、Ｏ2 ／５００、Ｎ
Ｈ3 ／５０ 圧力（Torr):９ ＲＦ周波数(MHz):１３．５６ ＲＦパワー密度(W/cm2):４ 基板温度（℃）：４００ 液体であるＴＥＯＳの供給量は、バブリングガスの流量
で表示してある。本実施例ではバブリングガスとしては
Ｈｅを用いたが、他にＮ2 、Ａｒ等の不活性なガスを用
いてもよい。
cate glass) 膜（厚さ０．８μｍ）を形成し、その上に
評価膜として本発明の酸化膜（厚さ２０００Å）を形成
して耐水性評価のためのテストピースとした。酸化膜形
成は下記条件で行った。酸化膜形成条件 ガス流量（SCCM):ＴＥＯＳ／２００、Ｏ2 ／５００、Ｎ
Ｈ3 ／５０ 圧力（Torr):９ ＲＦ周波数(MHz):１３．５６ ＲＦパワー密度(W/cm2):４ 基板温度（℃）：４００ 液体であるＴＥＯＳの供給量は、バブリングガスの流量
で表示してある。本実施例ではバブリングガスとしては
Ｈｅを用いたが、他にＮ2 、Ａｒ等の不活性なガスを用
いてもよい。
【００１０】比較のために、ＮＨ3 は供給せず、他の条
件は上記と同様にして従来の酸化膜を形成した。また、
上記本発明および従来の各条件で、ＢＰＳＧ膜を形成せ
ずにシリコン基板上に直接、酸化膜（厚さ０．３μｍ）
を形成し、ＳＩＭＳ分析用テストピースとした。
件は上記と同様にして従来の酸化膜を形成した。また、
上記本発明および従来の各条件で、ＢＰＳＧ膜を形成せ
ずにシリコン基板上に直接、酸化膜（厚さ０．３μｍ）
を形成し、ＳＩＭＳ分析用テストピースとした。
【００１１】図１にＳＩＭＳ分析結果、図２に耐水性試
験結果を示す。図１において、本発明に従ってＮＨ3 を
用いて形成したＳｉＯ2 膜は窒素濃度が約１×１０21個
／ｃｃ、従来法によりＮＨ3 を用いずに形成したＳｉＯ
2 膜は窒素濃度が５×１０19〜１×１０20個／ｃｃ程度
である。酸素濃度はいずれも同等であり、図には本発明
の酸化膜の結果を代表として示してある。
験結果を示す。図１において、本発明に従ってＮＨ3 を
用いて形成したＳｉＯ2 膜は窒素濃度が約１×１０21個
／ｃｃ、従来法によりＮＨ3 を用いずに形成したＳｉＯ
2 膜は窒素濃度が５×１０19〜１×１０20個／ｃｃ程度
である。酸素濃度はいずれも同等であり、図には本発明
の酸化膜の結果を代表として示してある。
【００１２】図２は、耐水性評価用テストピースを１２
１℃、２気圧飽和水蒸気中でプレッシャクッカーテスト
したときの、酸化膜を透過する外来水分の有無を示すも
のであり、酸化膜を透過した外来水分によりＢＰＳＧ膜
構造内で生じた化学結合状態の変化を、ＦＴ−ＩＲ分析
におけるＰ＝Ｏピークの変化で示す。酸化膜に窒素を含
有させていない従来法の場合、Ｐ＝Ｏピークは明瞭に低
下しており、外部の水分が酸化膜を透過してＢＰＳＧ膜
に達していることが分かる。これに対して、本発明に従
って窒素を含有させた酸化膜の場合は、プレッシャクッ
カーテストを行った４０時間内でＰ＝Ｏピークの変化は
認められず、外部の水分が酸化膜で非常に良く遮蔽され
ていることが分かる。
１℃、２気圧飽和水蒸気中でプレッシャクッカーテスト
したときの、酸化膜を透過する外来水分の有無を示すも
のであり、酸化膜を透過した外来水分によりＢＰＳＧ膜
構造内で生じた化学結合状態の変化を、ＦＴ−ＩＲ分析
におけるＰ＝Ｏピークの変化で示す。酸化膜に窒素を含
有させていない従来法の場合、Ｐ＝Ｏピークは明瞭に低
下しており、外部の水分が酸化膜を透過してＢＰＳＧ膜
に達していることが分かる。これに対して、本発明に従
って窒素を含有させた酸化膜の場合は、プレッシャクッ
カーテストを行った４０時間内でＰ＝Ｏピークの変化は
認められず、外部の水分が酸化膜で非常に良く遮蔽され
ていることが分かる。
【００１３】酸化膜の窒素濃度は基本的にはＳＩＭＳ分
析により測定するが、屈折率が窒素濃度と良く対応する
ことが知られており、これを利用して屈折率によって簡
便に測定することができる。上記で形成した酸化膜の屈
折率を測定したところ、本発明の酸化膜（窒素濃度≒１
×１０21個／ｃｃ）は屈折率ｎf ＝１．５０であり、従
来の酸化膜（窒素濃度≒５×１０19〜１×１０20個／ｃ
ｃ程度）は屈折率ｎf ＝１．４６であった。これと図２
の耐水性試験結果とを対応させると、酸化膜が明瞭な耐
水性を発揮するか否かの境界は、屈折率ｎf ＝１．４８
程度となる。これと対応する窒素濃度は５×１０20個／
ｃｃ程度となるので、酸化膜がこの窒素濃度以上になる
ようにＮＨ3 供給を調節して製膜を行うことが望まし
い。
析により測定するが、屈折率が窒素濃度と良く対応する
ことが知られており、これを利用して屈折率によって簡
便に測定することができる。上記で形成した酸化膜の屈
折率を測定したところ、本発明の酸化膜（窒素濃度≒１
×１０21個／ｃｃ）は屈折率ｎf ＝１．５０であり、従
来の酸化膜（窒素濃度≒５×１０19〜１×１０20個／ｃ
ｃ程度）は屈折率ｎf ＝１．４６であった。これと図２
の耐水性試験結果とを対応させると、酸化膜が明瞭な耐
水性を発揮するか否かの境界は、屈折率ｎf ＝１．４８
程度となる。これと対応する窒素濃度は５×１０20個／
ｃｃ程度となるので、酸化膜がこの窒素濃度以上になる
ようにＮＨ3 供給を調節して製膜を行うことが望まし
い。
【００１４】図３に、本発明を適用してＳＯＧ膜上の層
間絶縁膜を形成した構造例を示す。シリコン基板１上に
トランジスタ２が形成されており、その上に下層のＡｌ
配線層３が設けられ、ＳｉＯ2 膜４が各Ａｌ配線層３と
その間のトランジスタ領域表面とを覆っており、各Ａｌ
配線３間をＳＯＧ膜５で埋めて平坦化している。その上
に、本発明によるＳｉＯ2 層間絶縁膜６、上層Ａｌ配線
層７、パッシベーション膜８を順に形成してある。従
来、時間経過に伴ってＳＯＧ膜５からのアウトガスによ
り上層Ａｌ配線層７にボイドが発生することがあった。
本発明を適用した層間絶縁膜６は極めて緻密でありＳＯ
Ｇ膜５からのアウトガスを良く遮蔽するので、上層Ａｌ
配線層７はアウトガスに起因するボイドが発生すること
がない。
間絶縁膜を形成した構造例を示す。シリコン基板１上に
トランジスタ２が形成されており、その上に下層のＡｌ
配線層３が設けられ、ＳｉＯ2 膜４が各Ａｌ配線層３と
その間のトランジスタ領域表面とを覆っており、各Ａｌ
配線３間をＳＯＧ膜５で埋めて平坦化している。その上
に、本発明によるＳｉＯ2 層間絶縁膜６、上層Ａｌ配線
層７、パッシベーション膜８を順に形成してある。従
来、時間経過に伴ってＳＯＧ膜５からのアウトガスによ
り上層Ａｌ配線層７にボイドが発生することがあった。
本発明を適用した層間絶縁膜６は極めて緻密でありＳＯ
Ｇ膜５からのアウトガスを良く遮蔽するので、上層Ａｌ
配線層７はアウトガスに起因するボイドが発生すること
がない。
【００１５】図４（１）に、本発明を最終パッシベーシ
ョン膜に適用した例を示す。最終パッシベーション膜９
を耐水性・気密性の良いＳｉＨ4 系の膜で形成すると、
段差部分のカバレージが悪いため図４（２）に示すよう
にキーホール１０が発生し易かった。そのため、キーホ
ール１０内に残留するガスあるいは不純物により、素子
特性が劣化し得る危険性があった。本発明のＴＥＯＳ系
の窒素含有酸化膜は、ＳｉＨ4 系の膜と同等の耐水性・
気密性と、ＴＥＯＳ系膜固有の優れたステップカバレー
ジとを兼ね備えているので、キーホール１０の発生を防
止しながら良好なパッシベーション膜９を形成すること
ができる。
ョン膜に適用した例を示す。最終パッシベーション膜９
を耐水性・気密性の良いＳｉＨ4 系の膜で形成すると、
段差部分のカバレージが悪いため図４（２）に示すよう
にキーホール１０が発生し易かった。そのため、キーホ
ール１０内に残留するガスあるいは不純物により、素子
特性が劣化し得る危険性があった。本発明のＴＥＯＳ系
の窒素含有酸化膜は、ＳｉＨ4 系の膜と同等の耐水性・
気密性と、ＴＥＯＳ系膜固有の優れたステップカバレー
ジとを兼ね備えているので、キーホール１０の発生を防
止しながら良好なパッシベーション膜９を形成すること
ができる。
【００１６】
【発明の効果】本発明は、ＴＥＯＳ系の酸化膜の優れた
ステップカバレージを生かしながら、同時にＳｉＨ4 系
膜と同等の耐水性・気密性を確保した絶縁膜を形成する
ことができる半導体装置の製造方法を提供することを目
的とする。
ステップカバレージを生かしながら、同時にＳｉＨ4 系
膜と同等の耐水性・気密性を確保した絶縁膜を形成する
ことができる半導体装置の製造方法を提供することを目
的とする。
【図１】図１は、酸化膜中の窒素濃度のＳＩＭＳ分析結
果を示すグラフである。
果を示すグラフである。
【図２】図２は、プレッシャクッカーテストによる酸化
膜の耐水性試験結果を示すグラフである。
膜の耐水性試験結果を示すグラフである。
【図３】図３は、本発明の酸化膜を層間絶縁膜に適用し
た例を示す断面図である。
た例を示す断面図である。
【図４】図４は、本発明の酸化膜を最終パッシベーショ
ン膜に適用した例を示す断面図である。
ン膜に適用した例を示す断面図である。
１…シリコン基板 ２…トランジスタ領域 ３…Ａｌ配線層 ４…ＳｉＯ2 絶縁膜 ５…ＳＯＧ膜 ６…本発明によるＳｉＯ2 層間絶縁膜 ７…Ａｌ配線層 ８…パッシベーション膜 ９…最終パッシベーション膜 １０…キーホール
Claims (3)
- 【請求項１】 半導体基板上に、プラズマＣＶＤ法によ
りテトラエチルオルソシリケート（ＴＥＯＳ）とＯ2 と
を用いて酸化膜を形成する際に、更にＮＨ3を用いるこ
とにより、窒素を含有する酸化膜を形成する工程を含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 窒素原子を５×１０20個／ｃｃ以上の濃
度で含有する酸化膜を形成することを特徴とする請求項
１記載の半導体装置の方法。 - 【請求項３】 層間絶縁膜および／または最終パッシベ
ーション膜の少なくとも一部として前記窒素含有絶縁膜
を形成することを特徴とする請求項１または２記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4476792A JPH05243213A (ja) | 1992-03-02 | 1992-03-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4476792A JPH05243213A (ja) | 1992-03-02 | 1992-03-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243213A true JPH05243213A (ja) | 1993-09-21 |
Family
ID=12700573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4476792A Withdrawn JPH05243213A (ja) | 1992-03-02 | 1992-03-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06168930A (ja) * | 1992-11-30 | 1994-06-14 | Nec Corp | 化学気相成長法と化学気相成長装置および多層配線の製造方法 |
| US20190088545A1 (en) * | 2017-09-21 | 2019-03-21 | Toshiba Memory Corporation | Manufacturing method of semiconductor device |
-
1992
- 1992-03-02 JP JP4476792A patent/JPH05243213A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06168930A (ja) * | 1992-11-30 | 1994-06-14 | Nec Corp | 化学気相成長法と化学気相成長装置および多層配線の製造方法 |
| US20190088545A1 (en) * | 2017-09-21 | 2019-03-21 | Toshiba Memory Corporation | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3323055B2 (ja) | 半導体装置およびその製造方法 | |
| US6479409B2 (en) | Fabrication of a semiconductor device with an interlayer insulating film formed from a plasma devoid of an oxidizing agent | |
| US6911405B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7193325B2 (en) | Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects | |
| US5840631A (en) | Method of manufacturing semiconductor device | |
| US5716890A (en) | Structure and method for fabricating an interlayer insulating film | |
| US7888741B2 (en) | Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same | |
| US8778814B2 (en) | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device | |
| US8349722B2 (en) | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device | |
| US5744378A (en) | Method for fabricating a semiconductor device having multilevel interconnections | |
| KR100430114B1 (ko) | 층간 절연막 형성 방법 및 반도체 장치 | |
| US6673725B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100746679B1 (ko) | 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6835669B2 (en) | Film forming method, semiconductor device and semiconductor device manufacturing method | |
| US20010041458A1 (en) | Film forming method, semiconductor device manufacturing method, and semiconductor device | |
| US20020013060A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20050083787A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH05243213A (ja) | 半導体装置の製造方法 | |
| JP2757767B2 (ja) | 半導体装置の製造方法 | |
| JPH11111845A (ja) | 半導体装置及びその製造方法 | |
| KR100401504B1 (ko) | 반도체장치의 패시베이션층 형성방법 | |
| KR20060029762A (ko) | 반도체 장치의 박막 형성 방법 | |
| EP1128421A2 (en) | Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices | |
| JPH06104249A (ja) | 半導体装置 | |
| JP3371333B2 (ja) | 絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |