JP3371333B2 - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JP3371333B2
JP3371333B2 JP2000237663A JP2000237663A JP3371333B2 JP 3371333 B2 JP3371333 B2 JP 3371333B2 JP 2000237663 A JP2000237663 A JP 2000237663A JP 2000237663 A JP2000237663 A JP 2000237663A JP 3371333 B2 JP3371333 B2 JP 3371333B2
Authority
JP
Japan
Prior art keywords
insulating film
coating type
forming
type insulating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000237663A
Other languages
English (en)
Other versions
JP2001077101A (ja
Inventor
直人 佐々木
隆史 宮永
克也 亀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18729483&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3371333(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000237663A priority Critical patent/JP3371333B2/ja
Publication of JP2001077101A publication Critical patent/JP2001077101A/ja
Application granted granted Critical
Publication of JP3371333B2 publication Critical patent/JP3371333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁膜の形成方法
に関し、特に、半導体デバイス等に使用される絶縁膜の
平坦化を図りながら誘電率を低下させることを可能とし
た新規な絶縁膜の形成方法に関する。
【0002】
【従来の技術】半導体デバイスは、高集積化に伴ってデ
ザインルールの微細化がますます進んでおり、現在、ハ
ーフミクロンの世代からサブハーフミクロンの世代に入
ってきている。しかし、デザインルールを微細化する
と、配線間の容量増加により、デバイスの動作速度が低
下してしまう。そのため、デザインルールの微細化が進
むに従って、配線間の容量を低減することが重要な課題
となってきている。
【0003】そして、配線間の容量を低減するには、配
線間に配される絶縁膜の誘電率を低くすることが有効で
ある。そこで、近年、デザインルールの微細化が進んだ
半導体デバイスでは、配線間に配される絶縁膜として、
シリコン酸化膜にフッ素原子を添加したSiOF膜が使
用されるようになってきている。従来、広く使用されて
いる絶縁膜であるSiOx 膜の比誘電率εが3.9程度
であるのに対して、このSiOF膜の比誘電率εは3.
5程度である。したがって、配線間に配される絶縁膜と
して、SiOF膜を使用することにより、配線間の容量
を低減して、半導体デバイスの動作速度を向上すること
が可能となっている。
【0004】
【発明が解決しようとする課題】上述したように、Si
OF膜は、従来から使用されているSiOx からなる絶
縁膜に比べて誘電率が比較的に低くなっている。しか
し、SiOF膜であっても比誘電率εは3.5程度であ
り、よりデザインルールの微細化が進んだ世代の半導体
デバイス等においては、十分に低誘電率の絶縁膜とはな
りえない。更に、SiOF膜は、膜ストレス、リーク電
流、吸湿性等において、SiOx 膜よりも劣り、例えば
単独で層間絶縁膜として用いるには、長期信頼性が不十
分である。したがって、よりデザインルールの微細化が
進んだ世代の半導体デバイス等に用いる絶縁膜として、
より低誘電率で信頼性の高い絶縁膜が望まれている。
【0005】また、このような絶縁膜には、単に誘電率
が低いだけではなく、表面を精度良く平坦化することが
可能であることも望まれている。
【0006】本発明は、このような課題を解決するため
に提案されたものであり、デザインルールを微細化して
高集積化を進めてもデバイスの動作速度が低下しないよ
うに、より低誘電率の絶縁膜を平坦に形成することが可
能な絶縁膜の形成方法を提供することを目的としてい
る。
【0007】
【課題を解決するための手段】上述の目的を達成するた
めに完成された本発明に係る絶縁膜の形成方法は、Si
−H結合を含む無機系の塗布型絶縁膜を形成した後に、
酸素濃度を100ppm以下に低下させた減圧雰囲気中
で上記塗布型絶縁膜を焼成し、形成される塗布型絶縁膜
の比誘電率εをSiOF膜の比誘電率よりも低比誘電率
とすることを特徴とするものである。ここで、塗布型絶
縁膜を焼成する際の酸素濃度は、より好ましくは3pp
m以下とする。
【0008】なお、上記絶縁膜の形成方法において、塗
布型絶縁膜を焼成する際に酸素濃度を低下させ形成され
る塗布型絶縁膜の比誘電率εをSiOF膜の比誘電率よ
りも低比誘電率とするには、例えば、焼成炉内の雰囲気
を減圧したり、或いは、焼成炉内の雰囲気を不活性ガス
で置換すればよい。
【0009】上記絶縁膜の形成方法では、酸素濃度を低
下させた雰囲気中で塗布型絶縁膜を焼成するので、形成
された絶縁膜に含まれる酸素の量は低く抑えられる。そ
して、Si−H結合を含む無機系の塗布型絶縁膜は、酸
素含有量が少ない方が誘電率の値は小さくなる。したが
って、上記絶縁膜の形成方法によれば、誘電率の小さな
絶縁膜を形成することができる。
【0010】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態として、半導体デバイスの1層目のAl配線
を覆う層間絶縁膜の形成に本発明を適用した例につい
て、図面を参照しながら詳細に説明する。なお、本発明
は以下の例に限定されるものではなく、本発明の要旨を
逸脱しない範囲で条件等を任意に変更することが可能で
あることは言うまでもない。特に、以下の説明では半導
体デバイスの一例を挙げるが、本発明は絶縁膜の形成方
法に関するものであり、半導体デバイスの構造等は任意
に変更可能である。
【0011】本発明を適用して半導体デバイスを作製す
る際は、例えば、先ず、図1に示すように、予めトラン
ジスタ等の素子(図示せず)が形成されたシリコン基板
1上に層間絶縁膜2を形成し、更に、この層間絶縁膜2
上に、線幅t1が0.5μm、配線間スペースt2が
0.5μmのAlからなる第1層目の配線3を形成す
る。
【0012】次に、図2に示すように、配線3をコンフ
ォーマルに覆うように、SiOx からなる絶縁膜4を形
成する。ここで、絶縁膜4は、ステップカバレージが良
好となるように、プラズマを用いた化学的気相成長法、
すなわちプラズマCVD法により、TEOS、すなわち
テトラエトキシシラン(Si(OC254 )を原料
ガスとして、膜厚が300nmとなるように形成する。
【0013】次に、図3に示すように、SiOx からな
る絶縁膜4上に、本発明を適用した絶縁膜の形成方法に
より、更に塗布型絶縁膜5を形成する。ここで、塗布型
絶縁膜5は、表面を精度良く平坦化することが可能な、
スピンコート法によって形成されるSOG(Spin On Gl
ass )膜である。
【0014】この塗布型絶縁膜5を形成する際は、先
ず、シリコン基板1上に絶縁膜材料をスピンコートす
る。本実施の形態では、初めにプリスピンとして、シリ
コン基板1を500rpmで1.5秒間回転させ、その
後、メインスピンとして、シリコン基板1を2000r
pmで15秒間回転させて、絶縁膜材料をスピンコート
した。ここで、絶縁膜材料には、Si−H結合を含む無
機系の材料である東レダウコーニング社製の「FOx」
のうち、SiO2 換算濃度が15%のFOx15を使用
した。このFOxは、主成分であるSi化合物の化学名
をハイドロゲンシルセスキオキサンと称するものであ
る。なお、この絶縁膜材料は、Si−H結合を含む無機
系の材料であればよく、例えば、東京応化社製の「T−
10」等も使用可能である。
【0015】次に、絶縁膜材料がスピンコートされたシ
リコン基板1をホットプレート上に配して、プリベーキ
ングを行う。本実施の形態では、このプリベーキングと
して、先ず、150℃にて1分間ベーキングし、次に、
200℃にて1分間ベーキングし、更に、300℃にて
1分間ベーキングした。
【0016】次に、絶縁膜材料に架橋反応を起こさせる
ために、プリベーキングが完了したシリコン基板1を焼
成炉内に導入し、焼成炉内の雰囲気中の酸素濃度を低下
させた上で、この絶縁膜材料を焼成する。本実施の形態
では、焼成炉内の雰囲気を5×10-3Torrに減圧す
ることによって雰囲気中の酸素濃度を3ppm以下にし
た上で、400℃にて60分間の焼成を行った。なお、
ここでは、減圧することによって焼成炉内の酸素濃度を
低下させたが、焼成炉中にN2 ガスやHeガス等の不活
性ガスを大量に流し、不活性ガスで焼成炉内の雰囲気を
置換することにより、焼成炉内の酸素濃度を下げるよう
にしてもよい。
【0017】以上の工程により、Si−H結合を含む無
機系の塗布型絶縁膜5が形成される。そして、本実施の
形態では、この塗布型絶縁膜5の比誘電率εは約2.7
となった。この値は、0.25μmルールの世代や、更
にその次の世代である0.18μmルールの世代の半導
体デバイスにおいても、配線間の容量を十分に低減する
ことができる程の非常に低い値である。すなわち、本発
明を適用して塗布型絶縁膜を形成することにより、配線
間の容量を低減することが可能であり、その結果、半導
体デバイスの動作速度を大幅に向上することができる。
【0018】また、Si−H結合を含む無機系の塗布型
絶縁膜5は、膜ストレス、リーク電流、吸湿性等が優れ
ているので、この塗布型絶縁膜5を用いることにより、
十分な長期信頼性が得られる。しかも、このようにスピ
ンコート法によって形成される塗布型絶縁膜5は、上述
したように、その表面が精度良く平坦化される。
【0019】そして、以上のように塗布型絶縁膜5が形
成された後、図4に示すように、塗布型絶縁膜5上に、
SiOx からなる絶縁膜6を形成する。ここで、この絶
縁膜6は、プラズマCVD法により、TEOSを原料ガ
スとして、膜厚が400nmとなるように形成する。
【0020】以上の工程により、絶縁膜4、塗布型絶縁
膜5及び絶縁膜6の形成が完了し、これにより、配線を
覆うと共に、その表面が平坦化された層間絶縁膜7が形
成されたこととなる。そして、これらの工程の後、配線
3と、層間絶縁膜7上に後工程で形成される配線との接
続を行うための開口部を層間絶縁膜7に形成する工程
や、層間絶縁膜7上に更に配線を形成する工程等を経
て、半導体デバイスが完成することとなる。
【0021】なお、この半導体デバイスの例では、塗布
型絶縁膜5の上下にSiOx からなる絶縁膜4,6を形
成したが、これらの絶縁膜4,6を形成する際に原料ガ
スにフッ素を添加して、これらの絶縁膜4,6をSiO
F膜としてもよい。このように、塗布型絶縁膜7の上下
に形成される絶縁膜4,6をSiOF膜としたときに
は、これらの絶縁膜4,6の誘電率がSiOx 膜よりも
低く抑えられるので、配線間の容量が更に低下し、半導
体デバイスの動作速度を更に向上することができる。
【0022】また、この半導体デバイスの例では、塗布
型絶縁膜5の上下に絶縁膜4,6を形成して層間絶縁膜
7を3層構造としたが、この層間絶縁膜7は、上層の絶
縁膜6の形成を略して、絶縁膜4上に塗布型絶縁膜5を
形成した2層構造の層間絶縁膜としてもよいし、或い
は、下層の絶縁膜4の形成を略して、塗布型絶縁膜5上
に絶縁膜6を形成した2層構造の層間絶縁膜としてもよ
い。
【0023】つぎに、焼成時の酸素濃度を変えて複数の
塗布型絶縁膜を形成し、それらの膜質を調べた結果につ
いて説明する。なお、以下に挙げる塗布型絶縁膜の成膜
条件は、焼成時の酸素濃度を変化させた以外は、上述の
塗布型絶縁膜の成膜条件と同じとした。そして、形成さ
れた塗布型絶縁膜の膜質は、フーリエ変換赤外分光(F
T−IR)スペクトルを測定することによって調べた。
結果を図5に示す。
【0024】この図5において、スペクトルAは、比較
例として、プリベークだけを行い、焼成を行わずに形成
した塗布型絶縁膜のFT−IRスペクトルを示してい
る。また、スペクトルBは、第1の塗布型絶縁膜とし
て、焼成炉内の雰囲気を5×10 -3Torrに減圧した
上で焼成した塗布型絶縁膜のFT−IRスペクトルを示
している。また、スペクトルCは、第2の塗布型絶縁膜
として、焼成炉内にN2 ガスを2000sccmの流量
で導入して、焼成炉内の雰囲気をN2 ガスによって置換
した上で焼成した塗布型絶縁膜のFT−IRスペクトル
を示している。また、スペクトルDは、第3の塗布型絶
縁膜として、焼成炉内にN2 ガスを400sccmの流
量で導入して、焼成炉内の雰囲気をN2 ガスによって置
換した上で焼成した塗布型絶縁膜のFT−IRスペクト
ルを示している。また、スペクトルEは、第4の塗布型
絶縁膜として、焼成炉内の雰囲気が大気のままの状態で
焼成した塗布型絶縁膜のFT−IRスペクトルを示して
いる。
【0025】ここで、第1の塗布型絶縁膜を焼成する際
には、焼成炉内の雰囲気が十分に減圧されているので、
焼成炉内の酸素濃度は3ppm以下となっている。ま
た、第2の塗布型絶縁膜を焼成する際も、焼成炉内の雰
囲気がN2 ガスによって置換されているので、焼成炉内
の酸素濃度は低くなっている。ただし、この程度のN2
ガスの流量では、焼成炉内の雰囲気がN2 ガスによって
完全に置換される訳ではなく、焼成炉内の酸素濃度は、
第1の塗布型絶縁膜の焼成時に比べるとやや高くなって
いる。また、第3の塗布型絶縁膜を焼成する際も、焼成
炉内にN2 ガスを導入しているが、このときは、N2
スの流量が少ないために、焼成炉内の酸素濃度はあまり
低くなっていない。
【0026】そして、この図5に示すように、FT−I
RスペクトルにおけるSi−Hのピークは、焼成時の酸
素濃度に依存して変化しており、焼成を行っていない塗
布型絶縁膜の波数2250cm-1におけるSi−Hピー
クの高さを100とすると、第1の塗布型絶縁膜でのS
i−Hピークの高さは97、第2の塗布型絶縁膜でのS
i−Hピークの高さは54、第3の塗布型絶縁膜でのS
i−Hピークの高さは27、第4の塗布型絶縁膜でのS
i−Hピークの高さは29となっている。
【0027】この結果から、酸素濃度をより低くして焼
成した塗布型絶縁膜の方が、Si−Hピークが大きく、
Si−H結合を多く持っていることが分かる。そして、
Si−H結合を含む無機系の塗布型絶縁膜では、Si−
H結合を多く持っているほうが、吸湿量が小さく、誘電
率の低い膜となる。したがって、酸素濃度をより低くし
て焼成した方が、塗布型絶縁膜の誘電率を低くすること
ができることとなる。具体的には、酸素濃度が非常に低
い雰囲気下で焼成した第1の塗布型絶縁膜の比誘電率ε
は約2.7であった。すなわち、焼成時の酸素濃度を3
ppm以下とすることにより、形成される塗布型絶縁膜
の誘電率を大幅に下げることが可能となっている。な
お、このような誘電率の低下は、焼成時の酸素濃度が1
00ppmを下回る頃から生じ始め、これよりも酸素濃
度が下がるに従って誘電率がより低くなる傾向にある。
【0028】一方、酸素濃度が高い雰囲気下で焼成した
ときには、塗布型絶縁膜のSi−H結合が減少し、図5
の波数3700cm-1近傍にSi−OHピークが出現す
ることからも分かるように、Si−OH結合が増えるこ
ととなる。
【0029】ここで、図6に、各塗布型絶縁膜について
昇温脱離ガス分析(TDS)を行い、水分の脱ガス波形
面積比を測定した結果を示す。この図6において、測定
結果Aは、プリベークだけを行い、焼成を行わずに形成
した塗布型絶縁膜について、測定結果Bは第1の塗布型
絶縁膜について、測定結果Cは第2の塗布型絶縁膜につ
いて、測定結果Dは第3の塗布型絶縁膜について、測定
結果Eは第4の塗布型絶縁膜についてのTDS特性を示
している。
【0030】この図6からも分かるように、酸素濃度が
高い雰囲気下で焼成したときには、塗布型絶縁膜の吸湿
量が多くなる。そして、このように吸湿量が多くなる
と、塗布型絶縁膜の誘電率が高くなってしまう。具体的
には、酸素濃度があまり低くない雰囲気下で焼成した第
3の塗布型絶縁膜の比誘電率εは4.1であった。これ
は、N2 ガスの流量が400sccm程度では、大気に
含まれていた酸素が十分に置換されないために、焼成炉
内に残存した酸素と、塗布型絶縁膜内のSi−Hとが反
応し、Si−OH結合が増えてしまい、その結果、吸湿
量が増加し、誘電率が増大してしまうからである。
【0031】
【発明の効果】以上の説明から明らかなように、本発明
に係る絶縁膜の形成方法では、Si−H結合を含む無機
系の塗布型絶縁膜を形成した後に、酸素濃度を100p
pm以下に低下させた減圧雰囲気中で塗布型絶縁膜を焼
成することにより、絶縁膜に含まれる酸素の量を低く抑
えて、誘電率を小さくすることが可能となっている。
【0032】したがって、本発明を適用して半導体デバ
イス等の配線間の絶縁膜を形成することにより、デザイ
ンルールが微細化しても、配線間の容量を低減すること
が可能となり、その結果、デバイスの動作速度を向上す
ることができる。
【図面の簡単な説明】
【図1】半導体デバイスの製造工程を順次示すものであ
り、シリコン基板上に層間絶縁膜及び配線が形成された
状態を示す断面図である。
【図2】半導体デバイスの製造工程を順次示すものであ
り、配線を覆うように絶縁膜が形成された状態を示す断
面図である。
【図3】半導体デバイスの製造工程を順次示すものであ
り、絶縁膜上に塗布型絶縁膜が形成された状態を示す断
面図である。
【図4】半導体デバイスの製造工程を順次示すものであ
り、塗布型絶縁膜上に絶縁膜が形成された状態を示す断
面図である。
【図5】塗布型絶縁膜のFT−IRスペクトルを示す図
である。
【図6】塗布型絶縁膜のTDS特性を示す図である。
【符号の説明】
1 シリコン基板 2 層間絶縁膜 3 配線 4 絶縁膜(SiOx ) 5 塗布型絶縁膜(SOG) 6 絶縁膜(SiOx ) 7 層間絶縁膜
フロントページの続き (56)参考文献 特開 平6−177122(JP,A) 特開 平6−283510(JP,A) 特開 平7−106330(JP,A) 特開 平6−177118(JP,A) 特開 平8−148559(JP,A) 特開 平8−191064(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/768

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 Si−H結合を含む無機系の塗布型絶縁
    膜を形成した後に、酸素濃度を100ppm以下に低下
    させた減圧雰囲気中で上記塗布型絶縁膜を焼成し、形成
    される塗布型絶縁膜の比誘電率εをSiOF膜の比誘電
    率よりも低比誘電率とすることを特徴とする絶縁膜の形
    成方法。
  2. 【請求項2】 上記塗布型絶縁膜を焼成する際に、焼成
    炉内の雰囲気を不活性ガスで置換することにより、酸素
    濃度を100ppm以下に低下させることを特徴とする
    請求項1記載の絶縁膜の形成方法。
  3. 【請求項3】 プラズマCVD法により絶縁膜を形成
    し、この上に上記塗布型絶縁膜を形成することを特徴と
    する請求項1記載の絶縁膜の形成方法。
  4. 【請求項4】 上記絶縁膜がSiO膜であることを特
    徴とする請求項3記載の絶縁膜の形成方法。
  5. 【請求項5】 上記塗布型絶縁膜上にプラズマCVD法
    により絶縁膜を形成することを特徴とする請求項1又は
    請求項3記載の絶縁膜の形成方法。
  6. 【請求項6】 上記絶縁膜がSiO膜であることを特
    徴とする請求項5記載の絶縁膜の形成方法。
  7. 【請求項7】 上記塗布型絶縁膜の焼成する際に、酸素
    濃度を100ppm以下に低下させた減圧雰囲気中で
    上記FT−IR(フーリエ変換赤外分光)スペクトルを
    測定したときのSi−H結合のピーク値をより増加させ
    ることを特徴とする請求項2記載の絶縁膜の形成方法。
JP2000237663A 2000-08-04 2000-08-04 絶縁膜の形成方法 Expired - Fee Related JP3371333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000237663A JP3371333B2 (ja) 2000-08-04 2000-08-04 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000237663A JP3371333B2 (ja) 2000-08-04 2000-08-04 絶縁膜の形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP02120696A Division JP3209072B2 (ja) 1996-02-07 1996-02-07 絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JP2001077101A JP2001077101A (ja) 2001-03-23
JP3371333B2 true JP3371333B2 (ja) 2003-01-27

Family

ID=18729483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000237663A Expired - Fee Related JP3371333B2 (ja) 2000-08-04 2000-08-04 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP3371333B2 (ja)

Also Published As

Publication number Publication date
JP2001077101A (ja) 2001-03-23

Similar Documents

Publication Publication Date Title
US7517817B2 (en) Method for forming a silicon oxide layer using spin-on glass
JP3568537B2 (ja) マイクロエレクトロニクス構造体用電子ビーム加工膜
US7179537B2 (en) Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same
US7235866B2 (en) Low dielectric constant film material, film and semiconductor device using such material
JP4545973B2 (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP3211950B2 (ja) 半導体装置およびその製造方法
JPH09307074A (ja) 誘電体容量素子を用いた記憶装置及び製造方法
JPH08148559A (ja) 絶縁膜を有する半導体装置の製造方法
JP4413694B2 (ja) スピンオンガラスによるシリコン酸化膜の形成方法
JPH1116904A (ja) 半導体装置及びその製造方法
TW503514B (en) Film forming method, semiconductor device and semiconductor device manufacturing method
US6436850B1 (en) Method of degassing low k dielectric for metal deposition
JPH06177120A (ja) 層間絶縁膜の形成方法
JP3209072B2 (ja) 絶縁膜の形成方法
JP3371333B2 (ja) 絶縁膜の形成方法
KR100611115B1 (ko) 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법
JPH0590249A (ja) 半導体装置の表面保護膜の形成方法
JPH10284602A (ja) 半導体装置およびその製造方法
JPH10313003A (ja) 酸化シリコン系誘電体膜の形成方法
JP4028032B2 (ja) 半導体装置及びその製造方法
JP2002289609A (ja) 半導体装置及びその製造方法
JP2002134610A (ja) 半導体装置の製造方法
JP4257272B2 (ja) 半導体装置及びその製造方法
JP3612859B2 (ja) 絶縁膜の形成方法
JPH09293717A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees