JP3612859B2 - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法 Download PDF

Info

Publication number
JP3612859B2
JP3612859B2 JP12661896A JP12661896A JP3612859B2 JP 3612859 B2 JP3612859 B2 JP 3612859B2 JP 12661896 A JP12661896 A JP 12661896A JP 12661896 A JP12661896 A JP 12661896A JP 3612859 B2 JP3612859 B2 JP 3612859B2
Authority
JP
Japan
Prior art keywords
insulating film
film
gas
forming
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12661896A
Other languages
English (en)
Other versions
JPH09312333A (ja
Inventor
雅和 室山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12661896A priority Critical patent/JP3612859B2/ja
Publication of JPH09312333A publication Critical patent/JPH09312333A/ja
Application granted granted Critical
Publication of JP3612859B2 publication Critical patent/JP3612859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁膜の形成方法に関し、特には半導体装置の製造工程でウエハ上に低誘電率の絶縁膜を形成する方法に関する。
【0002】
【従来の技術】
近年、半導体装置の高集積化と高機能化に伴い、素子構造の微細化と配線構造の多層化とが進展している。
このような半導体装置においては、配線間容量が素子の動作速度を律速する要因になることが予測されるため、各配線間に形成される絶縁膜を低誘電率化する必要がある。また、微細な配線間を埋め込む絶縁膜には「す」が形成され易くなり、この「す」の部分に侵入した水分によって配線間の接合不良が発生することが問題になっている。これを防止するために、埋め込み特性に優れた絶縁膜を形成することが要求されている。さらに、下層配線が形成された基板上に加工精度の良い上層配線を形成するために、配線間の埋め込み特性が良好でかつ表面形状が平坦な層間絶縁膜を上記下層配線が形成されたウエハ上に形成することが要求されている。
【0003】
そこで、表面に段差形状を有するウエハ上に、当該下層配線間を埋め込む状態で低誘電率の絶縁膜を成膜した後、当該絶縁膜を平坦化研磨することによって、表面平坦な層間絶縁膜をウエハ上に形成する方法が考えられている。
そして、上記低誘電率の絶縁膜を成膜する方法としては、例えば以下に示す3方法がある。
先ず、第1の方法は、第25回SSDM(Solid State Device Materials:固体素子材料カンファレンス)、(1993)、p.161に記載されているように、TEOS(Tetraetoxysilane) ガスとC(六フッ化エタン)と酸化性ガスとを反応ガスに用いたプラズマCVD(Chemical Vapore Deposition: 化学気相成長) 法である。
第2の方法は、第40回応用物理学会関係連合講演予稿集、1a−ZV−9に記載されているように、TEOSガスとNF(三フッ化窒素)と酸化性ガスとを反応ガスに用いたプラズマCVD法である。
第3の方法は、第40回応用物理学会関係連合講演予稿集、31a−ZV−9に記載されているように、Si−F(シリコン−フッ素)結合を有するガスと酸化性ガスとを反応ガスに用いたプラズマCVD法である。
【0004】
上記の各成膜方法によれば、配線間を埋め込む状態で、酸化シリコンよりも低誘電率のフッ化酸化シリコンからなる絶縁膜を基板上に成膜することが可能である。
【0005】
【発明が解決しようとする課題】
しかし、上記の各絶縁膜の形成方法には、以下のような課題があった。
すなわち、上記方法によって形成されるフッ化酸化シリコンからなる絶縁膜は、耐透水性が低いことが確認されている。このような耐透水性が低い絶縁膜を層間絶縁膜に用いた半導体装置においては、水分がこの層間絶縁膜に吸湿されて拡散し、当該層間絶縁膜下のトランジスタを劣化される懸念がある。以上の課題は、第56回応用物理学会学術講演会予稿集、26a−ZB−3に記載されている。
【0006】
そこで、本発明は誘電率が低くかつ耐透水性が高い絶縁膜の形成方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するための本発明は、配線が設けられた基板上に当該配線間を埋め込む絶縁膜を形成する方法であって、高密度のプラズマが生成された雰囲気内における化学的気相成長法によって、上記基板上に6.00atomic%以下の範囲の低濃度でフッ素を含有するフッ化酸化シリコンからなる下地絶縁膜を成膜し、次に、この下地絶縁膜上に上記配線間を埋め込む状態でフッ化酸化シリコンからなる上層絶縁膜を成膜することを特徴としている。
【0008】
上記下地絶縁膜の成膜は、少なくとも水素−シリコン結合を有するガスとジエトキシジフルオロシランを反応ガスとして高密度のプラズマが生成された雰囲気における化学的気相成長法によって行う。また、上記上層絶縁膜の成膜は、少なくともテトラエトキシシランとジエトキシジフルオロシランとを反応ガスとしたプラズマ化学的気相成長法によって行う。
【0009】
上記絶縁膜の形成方法では、高密度プラズマの雰囲気中で成膜された耐透水性の高い酸化シリコンからなる下地絶縁膜上に、フッ化酸化シリコンからなる誘電率の低い上層絶縁膜を成膜してなる2層構造の絶縁膜が基板上に形成される。そして、基板上の配線間は、上層絶縁膜で埋め込まれることから、当該配線間は当該上層絶縁膜によって低誘電化される。これと共に、絶縁膜上方の水分は下地絶縁膜がバリアになって当該絶縁膜下に達することはない。
また、下地絶縁膜の成膜に、分子構造中にシリコン−水素結合を有するガスを用いた場合には、当該下地絶縁膜中の水素は安定な状態に保たれる。そして、上層絶縁膜の成膜に、シリコン−フッ素結合を有するガスを用いた場合には、当該上層絶縁膜中のフッ素は安定化した状態に保たれる。
【0010】
【発明の実施の形態】
以下、本発明の実施形態を図1及び図2に基づいて説明する。
先ず、絶縁膜の成膜には、例えば図2に示すマイクロ波プラズマ電子サイクロトロン共鳴によって高密度のプラズマを発生させることが可能な高密度プラズマCVD型の成膜装置2を用いる。この成膜装置2においては、ウエハ10を載置する下部電極21に高周波電力を印加するRF電源22が接続され、さらにこの下部電極21中にはウエハ10の温度を制御するための温調装置23が設けられている。そして、この下部電極21は成膜用の反応ガスが導入される反応室24内に配置される。また、下部電極21の上方には、反応室24と連通する状態で内部にプラズマ発生用のガスが導入されるプラズマ発生室25が配置されている。このプラズマ発生室25の周囲には、電子サイクロトロン共鳴条件を満足させるための磁石26が配置されると共に、マイクロ波を伝える導波管27が設けられている。
上記成膜装置2では、例えばプラズマ発生室25内に、導波管27から2.45GHzのマイクロ波が導入され、磁石26によって875Gの磁場が形成される。
【0011】
また、上記成膜装置2の他にも、誘導コイル型プラズマCVD装置,ヘリコン波プラズマCVD装置またはトランス結合プラズマCVD装置のような高密度プラズマCVD装置のうちのいづれか一つの成膜装置を用いることができる。
【0012】
そして、図1(a)に示すように、絶縁膜を形成するウエハ10は、例えばシリコンのような半導体からなる基板11上に、層間絶縁膜12を介してアルミニウムかならる配線13が形成されたものである。上記基板11の表面側には、ここでは図示しないトランジスタが形成されている。
以下、第1及び第2実施形態では、上記のような表面状態のウエハ10上に絶縁膜を成膜する場合を説明する。
【0013】
(第1実施形態)
先ず、図1(b)に示すように、上記成膜装置を用いた絶縁膜の成膜において、ウエハ10上に酸化シリコンからなる下地絶縁膜14aを成膜する。この際、反応ガスには、少なくとも分子構造中にシリコン(Si)−水素(H)結合を有するガスと酸化性ガスとを用いる。上記Si−H結合を有するガスとしては、シラン(SiH),ジシラン(Si)またはトリシラン(Si)等を用いる。また、酸化性ガスとしては、酸素(O)やオゾン(O)または、二酸化窒素(NO),一酸化窒素(NO)等の窒素酸化物を用いる。
【0014】
以下に、上記Si−H結合を有するガスとしてモノシラン(SiH)を用い、酸化性ガスとして酸素(O)を用いた場合の成膜条件の一例を示す。
Figure 0003612859
【0015】
上記成膜条件で、膜厚200nmの酸化シリコンからなる下地絶縁膜14aを成膜する。
【0016】
次に、図1(c)に示すように、上記のようにして酸化シリコンからなる下地絶縁膜14aを成膜した後、この下地絶縁膜14a上にフッ化酸化シリコンからなる上層絶縁膜14bを成膜する。この際、上層絶縁膜14bの膜厚は、この上層絶縁膜14bによって配線13間が埋め込まれる程度の膜厚に設定する。この際、反応ガスには、少なくとも、シリコンとフッ素(F)とを含有するガスと酸化性ガスとを用いる。
上記シリコンとフッ素とを含有するガスとしては、好ましくは、分子構造中にSi−フッ素(F)結合を有するガスを用いることとする。このようがガスとして、シラン,アルキルシランまたはアルコキシシランのSiに結合するHをFに置換してなるガスや、FxRySi−O−SiRmFn(x+y=m+n=3,Rはアルキル基,アルコキシ基または水素)を用いる。
尚、上記シランは、モノシラン,鎖状ポリシラン及び環状ポリシランを含むこととする。
【0017】
以下に、上記シリコンとフッ素とを含有するガスにテトラフロロシラン(SiF)を用い、酸化性ガスとして酸素(O)を用いた場合の成膜条件の一例を示す。
Figure 0003612859
【0018】
上記成膜条件で、膜厚800nmのフッ化酸化シリコンからなる上層絶縁膜14bを成膜する。
【0019】
上記のようにして形成した下地絶縁膜14aと上層絶縁膜とからなる絶縁膜14の耐透水性を調べた。ここでは、フォーミングガス中で熱処理を行った後、プレッシャークッカー試験(Puressure Cooker Test:PCT)を行った。試験条件は、以下に示す通りである。
圧力 ;2×10Pa
湿度 ; 100 %RH
熱処理温度 ; 118 ℃
熱処理時間 ; 10 hr
【0020】
上記PCTの結果、上記下地絶縁膜14aと上層絶縁膜14bとの2層構造からなる絶縁膜14では、絶縁膜14下への水の透過は観察されなかった。また、上記絶縁膜14の誘電率も3.5になり、フッ化酸化シリコン膜単層で構成された絶縁膜の誘電率(3.3)とほぼ同程度に低誘電化されることが確認された。このため、上記絶縁膜14が形成されたウエハ10においては、基板11の表面側に形成されたトランジスタが、水分の侵入によって劣化することが防止されると共に、配線13間の低誘電化が図られる。
【0021】
ここで、図3には、上記方法によって成膜した酸化シリコン膜(これを酸化シリコン膜Aとする)の耐透水性評価結果のグラフを示す。このグラフは、リン含有酸化シリコン(Phos Silicate Glass:PSG)膜上に上記酸化シリコン膜Aを200nmの膜厚で成膜した試料のPCTを行い、酸化シリコン膜Aを透過して侵入した水分によって低下するPSG膜中のリン濃度の減少率を経時的に調べた結果である。PCTの試験条件は以下のようである。
圧力 ;2×10Pa
湿度 ; 100 %RH
熱処理温度 ; 118 ℃
【0022】
尚、グラフの横軸はPCTの処理時間であり、グラフの縦軸はPCTを行った試料におけるPSG膜中のリン濃度の減少率である。また、上記PSG膜中におけるリンの初期濃度4atomic%であり、PSG膜中のリン濃度はIR(赤外吸収スペクトル)法によって測定した。
また、比較として、通常のプラズマCVD装置を用いてTEOSガス(Tetra−Ethoxy Silane;すなわち構造分子中にSi−H結合を持たないガス)と酸化性ガスとを反応ガスにして成膜した酸化シリコン膜(これを酸化シリコン膜Bとする)に関しても、上記と同様に耐透水性の評価を行った結果を示す。
【0023】
このグラフに示すように、上記高密度プラズマCVD装置を用いて成膜した酸化シリコン膜Aは、酸化シリコン膜Bよりも耐透水性が高いことが確認された。また、酸化シリコン膜Aの耐透水性は、酸化性ガスの流量比が低い程良好なことが確認された。そこで、酸化シリコン膜Aの絶縁性及び耐透水性の確保を考慮し、上記酸化シリコン膜Aからなる下地絶縁膜14aの成膜においては、上記Si−H結合を有するガスに対する酸化性ガスの流量比を、0.5〜1.8の範囲、好ましくは1.0〜1.4の範囲に設定することとする。
【0024】
尚、上記第1実施形態では、下地絶縁膜14aの膜厚を200nmにした。しかし、下地絶縁膜14aの膜厚は、耐透水性が得られる範囲でさらに薄膜化してもよい。例えば、上記第1実施形態で形成した絶縁膜14において、上記酸化シリコン膜B単層からなる絶縁膜と同程度の耐透水性を確保するには、下地絶縁膜14aの膜厚は10nm程度で良い。そして、好ましくは下地絶縁膜14aの膜厚を100nm程度の値に設定して耐透水性の確保を確実にする。ただし、絶縁膜14の低誘電化の観点からは、下地絶縁膜14aの膜厚は出来るだけ薄膜化した方が有利であり、低誘電化と耐透水性との兼ね合いで下地絶縁膜14aの膜厚を設定することとする。
【0025】
また、第1実施形態における下地絶縁膜14aの成膜条件よりも上記流量比をさらに下げた条件で当該下地絶縁膜14aの成膜を行う場合には、下地絶縁膜14aの膜厚の下限はさらに薄く設定される。
【0026】
(第2実施形態)
先ず、図1(b)に示すように、上記図2を用いて説明した成膜装置を用いた絶縁膜の成膜において、基板11上に低濃度でフッ素を含有する酸化シリコンからなる下地絶縁膜14aを成膜する。ここで、フッ素の含有量は6.00atomic%以下であることとする。そして、反応ガスには、分子構造中にSi−F結合を有するガスと、分子構造中にSi−H結合を有するガスと、酸化性ガスとを用いる。これらの各ガスは、上記第1実施形態で示したガスを用いる。また、Si−H結合を有するガスに対する酸化性ガスの流量比は、上記第1実施形態と同様の範囲で設定する。
【0027】
以下に、上記Si−F結合を有するガスとしてジエトキシジフルオロシラン(F(CO)Si)を用い、上記Si−H結合を有するガスとしてジシラン(Si)を用い、酸化性ガスとして二酸化窒素(NO)を用いた場合の成膜条件の一例を示す。
上記成膜条件の一例を示す。
Figure 0003612859
【0028】
上記成膜条件で、膜厚300nmのフッ化酸化シリコンからなる下地絶縁膜14aを成膜する。
【0029】
次に、図1(c)に示すように、上記のようにして少量のフッ素を含有するフッ化酸化シリコンからなる下地絶縁膜14aを成膜した後、配線13によって形成された段差形状を埋め込む状態で、上記下地絶縁膜14a上にフッ化酸化シリコンからなる上層絶縁膜14bを成膜する。この上層絶縁膜14bの成膜には、上記第1実施形態で説明したと同様の反応ガスを用いることができる。
【0030】
以下に、シリコンとフッ素を含有するガスとしてF(CO)Siを用い、酸化性ガスとしてNOを用い、さらに、埋め込み特性を得るためにテトラエトキシシラン(Si(CO))を用いた場合の上記上層絶縁膜14bの成膜条件の一例を示す。
Figure 0003612859
【0031】
上記成膜条件で、膜厚800nmのフッ化酸化シリコンからなる上層絶縁膜14bを成膜する。
【0032】
上記のようにして形成した下地絶縁膜14aと上層絶縁膜14bとからなる絶縁膜14の耐透水性を、上記第1実施形態と同様に調べた。この結果、この絶縁膜14下への水の透過は観察されなかった。また、絶縁膜14の誘電率は、上記第1実施形態よりも低い3.2であった。
このため、上記絶縁膜14が形成されたウエハ10においては、基板11の表面側に形成されたトランジスタが、水分の侵入によって劣化することが防止されると共に、配線13間の低誘電化が図られる。
【0033】
上記第2実施形態では、下地絶縁膜14aの膜厚を300nmにした。しかし、下地絶縁膜14aの膜厚は、上記第1実施形態で説明したと同様に耐透水性が得られる範囲でさらに薄膜化しても良い。但し、下地絶縁膜14a中にフッ素が含有されることから、当該下地絶縁膜14aの耐透水性は、フッ素の含有量が多くなるにしたがって上記第1実施形態の下地絶縁膜よりもよりも低くなる。このため、下地絶縁膜14a中のフッ素含有量に対応させて、上記第1実施形態よりもやや厚めに当該下地絶縁膜14aの膜厚を設定する。
【0034】
尚、上記第1及び第2実施形態では、上層絶縁膜14bの成膜にも上記図2を用いて説明した成膜装置を用いた。しかし、上層絶縁膜14bの成膜に用いる成膜装置は、高密度プラズマCVD装置に限定されず、通常のCVD装置でも良い。
【0035】
【発明の効果】
以上説明したように本発明の絶縁膜の形成方法によれば、高密度プラズマで生成した酸化シリコンからなる耐透水性の高い下地絶縁膜上に、フッ化酸化シリコンからなる上層絶縁膜を成膜してなる2層構造の絶縁膜が基板上に形成することによって、誘電率が低くかつ耐透水性が高い絶縁膜を形成することが可能になる。
【図面の簡単な説明】
【図1】実施形態を説明する断面工程図である。
【図2】成膜装置の一例を示す概略構成図である。
【図3】酸化シリコンの耐透水性評価結果を示すグラフである。
【符号の説明】
11 基板 13 配線 14 絶縁膜 14a 下地絶縁膜
14b 上層絶縁膜

Claims (1)

  1. 配線が設けられた基板上に当該配線間を埋め込む絶縁膜を形成する方法であって、
    水素−シリコン結合を有するガスとジエトキシジフルオロシランとを反応ガスとして高密度のプラズマが生成された雰囲気における化学的気相成長法によって、前記基板上に6.00atomic%以下の範囲の低濃度でフッ素を含有するフッ化酸化シリコンからなる下地絶縁膜を成膜し、
    テトラエトキシシランとジエトキシジフルオロシランとを反応ガスとした化学的気相成長法によって、前記下地絶縁膜上に前記配線間を埋め込む状態でフッ化酸化シリコンからなる上層絶縁膜を成膜すること、
    を特徴とする絶縁膜の形成方法。
JP12661896A 1996-05-22 1996-05-22 絶縁膜の形成方法 Expired - Fee Related JP3612859B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12661896A JP3612859B2 (ja) 1996-05-22 1996-05-22 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12661896A JP3612859B2 (ja) 1996-05-22 1996-05-22 絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JPH09312333A JPH09312333A (ja) 1997-12-02
JP3612859B2 true JP3612859B2 (ja) 2005-01-19

Family

ID=14939666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12661896A Expired - Fee Related JP3612859B2 (ja) 1996-05-22 1996-05-22 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP3612859B2 (ja)

Also Published As

Publication number Publication date
JPH09312333A (ja) 1997-12-02

Similar Documents

Publication Publication Date Title
US5840631A (en) Method of manufacturing semiconductor device
KR0135486B1 (ko) 반도체 장치 제조방법
JP2697315B2 (ja) フッ素含有シリコン酸化膜の形成方法
TW557478B (en) Semiconductor device and manufacturing method thereof
JP2004253790A (ja) 半導体装置及びその製造方法
US7102236B2 (en) Carbon containing silicon oxide film having high ashing tolerance and adhesion
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
JP3698885B2 (ja) 強誘電体膜を用いた装置の製造方法
JP2005294333A (ja) 成膜方法及び半導体装置
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
TW503514B (en) Film forming method, semiconductor device and semiconductor device manufacturing method
JPH09260369A (ja) 絶縁膜の形成方法
JP2758847B2 (ja) スピンオングラス膜の形成方法
KR100771122B1 (ko) 반도체 장치 및 그 제조 방법
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
JP3612859B2 (ja) 絶縁膜の形成方法
JPH06163523A (ja) 半導体装置の製造方法
JP3184177B2 (ja) 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
JP2005045058A (ja) 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜
JP3209072B2 (ja) 絶縁膜の形成方法
JP3508321B2 (ja) 絶縁膜の形成方法
JP3789501B2 (ja) 半導体装置に用いられる絶縁膜構造の製造方法
JP3371188B2 (ja) 絶縁膜の成膜方法
JP4028032B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040205

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees