JP3508321B2 - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JP3508321B2
JP3508321B2 JP23367995A JP23367995A JP3508321B2 JP 3508321 B2 JP3508321 B2 JP 3508321B2 JP 23367995 A JP23367995 A JP 23367995A JP 23367995 A JP23367995 A JP 23367995A JP 3508321 B2 JP3508321 B2 JP 3508321B2
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
hydrogen
reaction gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23367995A
Other languages
English (en)
Other versions
JPH0982703A (ja
Inventor
雅和 室山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23367995A priority Critical patent/JP3508321B2/ja
Publication of JPH0982703A publication Critical patent/JPH0982703A/ja
Application granted granted Critical
Publication of JP3508321B2 publication Critical patent/JP3508321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は絶縁膜の形成方法に
関し、特には半導体装置の製造工程でウエハ表面に形成
された段差形状を埋め込む絶縁膜の形成方法に関する。
【0002】
【従来の技術】半導体装置の高集積化と高機能化をさら
に進めるために、例えば素子分離としてトレンチアイソ
レーションを用いることが考えられている。このトレン
チアイソレーションは、基板に形成した溝(トレンチ)
内に絶縁性材料を埋設してなり、LOCOS(Local Ox
idation of Silicon) 法によって形成した酸化膜を素子
分離領域として用いた場合と比較してチップ内に占める
素子分離領域の面積を縮小することができる。
【0003】上記トレンチアイソレーションを形成する
場合には、例えば以下のようにする。図3(1)に示す
様に、基板11上に酸化シリコン膜12を介して窒化シ
リコン膜13を成膜した後、例えばリソグラフィー法と
エッチング法とによって当該基板11の表面側にトレン
チ(溝)14を形成する。次いで、熱酸化によりトレン
チ14の内壁に酸化膜15を形成する。これによって、
基板11にトレンチ14を形成してなるウエハ10を形
成する。次に、図3(2)に示す様に、トレンチ14内
を埋め込む状態で当該ウエハ10上に絶縁膜16を形成
する。ここでは、基板11に高周波電力を印加し、かつ
埋め込み特性が高い反応ガス,例えばモノシラン(Si
4 )のような水素を含有するガスを用いたプラズマC
VD(Chemical Vapore Deposition) 法によって、酸化
シリコンからなる上記絶縁膜16を成膜する。これによ
って、トレンチ14内を絶縁膜16で埋め込んでなるト
レンチアイソレーションを形成する。その後、図3
(3)に示す様に、例えば特開昭60−39835に記
載されている化学的機械研磨法によって窒化シリコン膜
(13)をストッパにして絶縁膜16を研磨し、トレン
チアイソレーションが形成されたウエハ10表面を平坦
化する。
【0004】
【発明が解決しようとする課題】しかし、上記トレンチ
アイソレーション形成の際に行われる絶縁膜の形成方法
には、以下のような課題があった。すなわち、上記方法
によって形成された絶縁膜の埋め込み特性と膜質とは、
成膜の際に用いる反応ガスの流量比に大きく依存してい
る。例えば、上記反応ガスとしてモノシラン(Si
4 )と酸素(O2 )とを用いた場合、モノシランに対
する酸素の割合が小さい程埋め込み特性が高い。一方、
上記のように埋め込み特性が良好な条件で成膜された絶
縁膜中には、膜中にSiH4 の構成成分である水素がシ
リコン(Si)に結合した状態で多量に残留する。この
水素の残留量は、水素を含有する反応ガスの流量に対応
して増加する。このため、例えば後の工程で、この絶縁
膜を窒素雰囲気中で熱処理した場合には、当該絶縁膜中
から水素原子が脱離することによって当該絶縁膜が収縮
する。この熱収縮に起因して、絶縁膜と基板との間で剥
離が生じたり、トレンチアイソレーションの底部に応力
が集中してリーク電流が生じたりすることで、素子分離
特性が劣化する不具合が生じる。
【0005】以上のように、上記絶縁膜の形成方法で
は、膜質の安定性と埋め込み特性とがトレードオフの関
係にあり、両方共に優れた絶縁膜を得ることができなか
った。また、多層配線構造を有する半導体装置の製造に
おいても、基板上に形成された下層配線間を埋め込む絶
縁膜を上記と同様の方法にて形成することから、同様の
課題が生じている。
【0006】
【課題を解決するための手段】そこで、本発明の絶縁膜
の形成方法は、基板表面のトレンチ内を埋め込む状態
で、当該基板上に水素を含有する反応ガスを用いて酸化
シリコンまたはフッ化酸化シリコンからなる絶縁膜を成
膜した後、この絶縁膜を酸化性雰囲気中で熱処理する
とにより当該絶縁膜中に残留する水素を酸素に置換して
除去する工程を行うことを上記課題を解決するための手
段としている。上記絶縁膜の形成方法によれば、水素を
含有する反応ガスを用いて成膜した絶縁膜中に水素が残
留しても、次の工程で当該絶縁膜を酸化性雰囲気中で熱
処理することによって上記水素原子が酸素原子に置換さ
れる状態で除去される。したがって、成膜時よりも水素
の含有量が少ない絶縁膜が形成される。
【0007】
【発明の実施の形態】以下、本発明の絶縁膜の形成方法
をトレンチアイソレーションの形成に適用した場合の実
施形態を、第1実施形態から順に説明する。尚、本発明
の絶縁膜の形成方法は、トレンチアイソレーションの形
成への適用に限定されるものではなく、半導体装置の製
造工程における絶縁膜の形成方法に広く適用可能であ
る。また、以下に記す各実施形態においては、上記従来
例と同様の構成要素には同一符号を付して説明を行う。
【0008】先ず、図1(1)に示すように、シリコン
のよう半導体からなる基板11の表面側にトレンチ14
が形成されたウエハ10を用意する。このウエハ10
は、例えば従来例で示したウエハ10と同様に基板11
の表面上に酸化シリコン膜12と窒化シリコン膜13と
が成膜され、トレンチ14の内壁に酸化膜15が成膜さ
れたものである。
【0009】そして、図1(2)に示すように、上記の
ように構成されたウエハ10上に、トレンチ14内を埋
め込む状態で絶縁膜16を成膜する。ここでは、埋め込
み特性に優れた条件で絶縁膜16を成膜する。すなわ
ち、成膜の際には基板11に高周波を印加し、使用する
反応ガスのうち水素を含有する反応ガスに対する酸化性
ガスの流量比を1:0.5〜1:2.0程度,好ましく
は1:1.0〜1:1.5程度に低くして成膜を行う。
【0010】以下に、具体的な絶縁膜16の成膜の一例
を示す。先ず、成膜装置の一例としては、図2に示すマ
イクロ波電子サイクロトロン共鳴によってプラズマを発
生させるプラズマCVD型の成膜装置を用いる。この成
膜装置2は、ウエハ10を載置する下部電極21に高周
波電力を印加するRF電源22が接続され、さらにウエ
ハ10の温度を制御するための温調装置23が設けられ
ている。そして、この下部電極21は成膜用の反応ガス
が導入される反応室24内に位置される。また、下部電
極21の上方には反応室24と連通する状態で、内部に
プラズマ発生用のガスが導入されるプラズマ発生室25
が配置されている。このプラズマ発生室25の周囲に
は、電子サイクロトロン共鳴条件を満足させるための磁
石26が配置されている。
【0011】そして、上記のように構成された成膜装置
2を用いて、以下に示す成膜条件の一例に従って上記絶
縁膜の成膜を行う。 反応ガス及び流量 ;SiH4 (モノシラン)= 70sccm O2 (酸素) = 84sccm プラズマ生成ガス及び流量;Ar (アルゴン) =100sccm マイクロ波出力 ;2kW 高周波出力 ;2kW 成膜雰囲気内圧力 ;0.3Pa 上記成膜装置を用て、上記のように反応ガスの流量比を
SiH4 :O2 =1:1.2程度と、反応ガス中におけ
る酸化性ガス(O2 )の流量比を低めに設定して成膜を
行うことによって、埋め込み特性が良好ではあるが水素
が膜中に残留した状態の酸化シリコンからなる絶縁膜1
6を形成する。
【0012】次に、図1(3)に示すように、酸化性雰
囲気内で絶縁膜(16)の熱処理を行う。ここでは、一
例として水蒸気雰囲気内において850℃,30分間の
熱処理を行い、絶縁膜(16)中のシリコンに結合して
いる水素を酸素に置換する。これによって、水素の含有
量が極めて少なく安定なシロキサン結合(Si−O)を
有する絶縁膜17を形成する。この絶縁膜17は、埋め
込み特性が良好であると共に、例えば反応ガスの流量比
をSiH4 :O2 =1:2.5程度と、反応ガス中にお
ける酸化性ガス(O2 )の流量比を高く設定して成膜し
た絶縁膜と同程度に安定な膜質を有する。
【0013】上記のようにして絶縁膜17を形成した
後、図1(4)に示すように、例えば窒化シリコン膜
(13)をストッパにした既知の化学機械研磨法によっ
て、基板11上の当該絶縁膜17を研磨する。そして、
トレンチアイソレーションが形成されたウエハ10表面
を平坦化する。
【0014】次に、本発明の第2実施形態を、上記第1
実施形態と同様の図1を用いて説明する。この実施形態
では、図1(2)で示す工程で、トレンチ14が形成さ
れた基板11上に絶縁膜16を成膜する際、ヘリコン波
によってプラズマを発生させるプラズマCVD方法によ
って絶縁膜16を成膜する。上記成膜に用いる成膜装置
は、通常のヘリコン波プラズマCVD装置を用いること
とする。そして、以下に示す成膜条件の一例に従って、
上記絶縁膜16の成膜を行う。 反応ガス及び流量 ;Si2 6 (ジシラン)=70sccm O2 (酸素) =91sccm プラズマ生成ガス及び流量;Ar (アルゴン) =70sccm ヘリコン出力 ;1.5kW 高周波出力 ;2kW 成膜雰囲気内圧力 ;0.3Pa 上記の様に、反応ガスの流量比をSi2 6 :O2
1:1.3程度と、反応ガス中における酸化性ガス(O
2 )の流量比を低めに設定することによって、埋め込み
特性は良好ではあるが水素が膜中に残留した状態の酸化
シリコンからなる絶縁膜16を形成する。また、反応ガ
スにSi2 6 を用いることによって、SiH4 を用い
た場合よりも高い成膜レートで絶縁膜16を成膜する。
【0015】次に、図1(3)に示すように、酸化性雰
囲気内で絶縁膜(16)の熱処理を行う。ここでは、O
3 (オゾン)雰囲気内において500℃の温度で30分
間の熱処理を行い、絶縁膜(16)中のシリコンに結合
している水素を酸素に置換する。この熱処理は、O3
熱分解がある程度抑えられる温度範囲内、例えば200
℃〜600℃程度の温度範囲内で行うこととする。上記
熱処理によって、水素の含有量が極めて少ない絶縁膜1
7を形成する。この絶縁膜17は、埋め込み特性が良好
であると共に、例えば反応ガスの流量比をSiH4 :O
2 =1:2.5程度と、反応ガス中における酸化性ガス
(O2 )の流量比を高く設定して成膜した絶縁膜と同程
度に安定な膜質を有する。そして、上記絶縁膜17を形
成した後、例えば上記第1の実施形態と同様に当該絶縁
膜17を化学機械研磨法によって研磨してウエハ10の
表面を平坦化する。
【0016】次に、第3実施形態を、上記第1及び第2
実施形態と同様の図1を用いて説明する。この実施形態
では、フッ化酸化シリコンからなる低誘電率の絶縁膜で
トレンチ14内を埋め込んでなるトレンチアイソレーシ
ョンを形成する方法を説明する。
【0017】先ず、図1(1)のように構成されたウエ
ハ10上に、図1(2)に示すように絶縁膜16を成膜
する。ここでは、フッ化酸化シリコンからなる低誘電率
の絶縁膜16の成膜方法の一例として、例えば上記第1
実施形態で記したプラズマCVD装置を用いた成膜を行
う。成膜条件の一例は、以下のようである。 反応ガス及び流量 ;SiH2 2 (二フッ化シラン)=70sccm O2 (酸素) =70sccm プラズマ生成ガス及び流量;Ar (アルゴン) =50sccm マイクロ波出力 ;2kW 高周波出力 ;2kW 成膜雰囲気内圧力 ;0.3Pa 上記成膜装置を用て、反応ガスの流量比をSiH
2 2 :O2 =1:1程度と、反応ガス中における酸化
性ガス(O2 )の流量比を低めに設定することによっ
て、埋め込み特性は良好ではあるが水素が膜中に残留し
た状態のフッ化酸化シリコンからなる絶縁膜16を形成
する。
【0018】次に、図1(3)に示す絶縁膜(16)の
熱処理工程を上記第1実施形態と同様に行い、埋め込み
特性が良好で水素の含有量が少なく、かつ酸化シリコン
よりも誘電率が低いフッ化酸化シリコンからなる絶縁膜
17を形成し、当該絶縁膜17でトレンチ14内が埋め
込まれたトレンチアイソレーションを形成する。その後
の図1(4)に示す工程は、上記第1及び第2実施形態
と同様に行う。
【0019】以上、第1〜第3実施形態では、水蒸気や
3 によって形成される酸化性雰囲気中で絶縁膜16を
熱処理する場合を例に取って説明を行った。しかし、上
記絶縁膜16の熱処理は、酸素(O2 )雰囲気や、過酸
化水素(H2 2 )または過塩素酸(HClO4 )のよ
うな過酸化物をガス化させてなる酸化性雰囲気、さらに
一酸化二窒素(N2 O)のようなその他の酸化性ガスに
よって形成される酸化性雰囲気中で行っても良い。但
し、過酸化物をガス化させてなる酸化性雰囲気中で熱処
理を行う場合には、加熱による上記過酸化物の分解が抑
えられる程度の温度範囲内で当該熱処理を行うように
し、具体的な一例としては、400℃程度の温度で熱処
理を行うこととする。また、上記O3 ,H2 2 または
HClO4 のような過酸化物を用いて比較的低い温度で
熱処理を行う場合には、例えばアルミニウム配線間を埋
め込む絶縁膜の形成に適用することが可能になる。
【0020】さらに、絶縁膜16の成膜は、水素を含む
反応ガスを用いたプラズマCVD法のような埋め込み特
性が良好な成膜方法であれば良く、使用する成膜装置及
び成膜方法は上記に限定されるものではない。例えば、
成膜装置としては、上述のマイクロ波電子サイクロトロ
ン共鳴プラズマ装置やヘリコン波プラズマ装置の他に
も、平行平板プラズマ装置,誘電コイル型プラズマ装
置,トランス結合プラズマ装置等の基板に高周波電圧を
印加できる成膜装置を使用することができる。
【0021】
【発明の効果】以上説明したように本発明の絶縁膜の形
成方法によれば、水素を含有する反応ガスを用いて成膜
した絶縁膜を酸化性雰囲気中で熱処理することによっ
て、既に成膜された絶縁膜中に残留する水素を酸素原子
に置換して水素の含有量が少ない絶縁膜を形成すること
が可能になる。したがって、水素原子の離脱による絶縁
膜の熱収縮を防止することができ、半導体装置において
は当該熱収縮による絶縁膜の剥がれやリーク電流の発生
を防止することが可能になる。
【図面の簡単な説明】
【図1】実施形態を説明する断面工程図である。
【図2】成膜装置の一例を示す概略構成図である。
【図3】従来例を説明する断面工程図である。
【符号の説明】
11 基板 16,17 絶縁膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板表面のトレンチ内を埋め込む状態
    で、当該基板上に水素を含有する反応ガスを用いて酸化
    シリコンまたはフッ化酸化シリコンからなる絶縁膜を成
    膜する工程と、 前記絶縁膜を酸化性雰囲気中で熱処理することにより当
    該絶縁膜中に残留する水素を酸素に置換して除去する
    程と、 を備えたことを特徴とする絶縁膜の形成方法。
  2. 【請求項2】 請求項1記載の絶縁膜の形成方法におい
    て、 前記第2工程の熱処理は、酸素,水蒸気,オゾン及び過
    酸化物のうちの少なくとも1種類以上を含有する酸化性
    雰囲気中で行うことを特徴とする絶縁膜の形成方法。
JP23367995A 1995-09-12 1995-09-12 絶縁膜の形成方法 Expired - Fee Related JP3508321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23367995A JP3508321B2 (ja) 1995-09-12 1995-09-12 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23367995A JP3508321B2 (ja) 1995-09-12 1995-09-12 絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JPH0982703A JPH0982703A (ja) 1997-03-28
JP3508321B2 true JP3508321B2 (ja) 2004-03-22

Family

ID=16958846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23367995A Expired - Fee Related JP3508321B2 (ja) 1995-09-12 1995-09-12 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP3508321B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459691B1 (ko) * 1998-01-05 2005-01-17 삼성전자주식회사 반도체 장치의 트랜치 소자 분리 방법
JP5073928B2 (ja) * 2005-07-19 2012-11-14 光 小林 酸化膜の形成方法並びに半導体装置の製造方法
JP4764155B2 (ja) * 2005-12-06 2011-08-31 株式会社東芝 絶縁膜形成方法、半導体装置の製造方法及びプログラム
US20120280369A1 (en) * 2009-12-18 2012-11-08 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate processing apparatus, and semiconductor device

Also Published As

Publication number Publication date
JPH0982703A (ja) 1997-03-28

Similar Documents

Publication Publication Date Title
US7071107B2 (en) Method for manufacturing a semiconductor device
JP2630257B2 (ja) 半導体装置の製造方法
US6348421B1 (en) Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD
US20060125043A1 (en) Trench insulation structures and methods
TW557478B (en) Semiconductor device and manufacturing method thereof
JPH08153784A (ja) 半導体装置の製造方法
JP2985789B2 (ja) 半導体装置の製造方法
JP3450221B2 (ja) 半導体装置の製造方法
JP2001085511A (ja) 素子分離方法
JP3508321B2 (ja) 絶縁膜の形成方法
TW200301004A (en) Manufacturing method of semiconductor device
KR20160146565A (ko) 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들
JP4145359B2 (ja) 半導体装置の製造方法
JPH06104181A (ja) 光cvd法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法
JP2666681B2 (ja) 半導体装置の製造方法
JPH07161705A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JP2008010884A (ja) 半導体装置の製造方法
JP3371188B2 (ja) 絶縁膜の成膜方法
JPH07245382A (ja) 複合素子および貼り合わせ基板の製造方法
JPH1098102A (ja) 半導体装置及び半導体装置の製造方法
JPH07307382A (ja) トレンチ素子分離構造およびその形成方法
KR100533966B1 (ko) 트렌치 구조의 소자분리막 및 그 제조 방법
JPH06168895A (ja) 絶縁膜形成方法及び装置
JPH11233500A (ja) 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法
JPH08227885A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees