JPH1098102A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH1098102A JPH1098102A JP25254196A JP25254196A JPH1098102A JP H1098102 A JPH1098102 A JP H1098102A JP 25254196 A JP25254196 A JP 25254196A JP 25254196 A JP25254196 A JP 25254196A JP H1098102 A JPH1098102 A JP H1098102A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- fluorine
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 フッ化酸化シリコンからなる絶縁膜を用いた
半導体装置では、絶縁膜から脱離すフッ素によってこの
上面に成膜した窒化チタンからなる密着層の組成が変化
し、絶縁膜−密着層間に剥離が生じる。 【解決手段】 配線１３を埋め込む状態で基板１１上に
フッ化酸化シリコンからなる第１絶縁膜１４ａを成膜す
る。第１絶縁膜１４ａ上にこの第１絶縁膜１４ａよりも
フッ素の含有量が少ない第２絶縁膜１４ｂを成膜する。
第１絶縁膜１４ａと第２絶縁膜１４ｂとに、配線１３に
まで達するコンタクトホール１５を形成する。コンタク
トホール１５の内壁を覆う状態で第２絶縁膜１４ｂ上に
窒化チタンからなる密着層１６を成膜し、コンタクトホ
ール１５内を埋め込む状態で密着層１６上にプラグ形成
層１７を成膜する。第２絶縁膜１４ｂ上の密着層１６及
びプラグ形成層１７を除去し、コンタクトホール１５内
にプラグ１７ａを形成する。
半導体装置では、絶縁膜から脱離すフッ素によってこの
上面に成膜した窒化チタンからなる密着層の組成が変化
し、絶縁膜−密着層間に剥離が生じる。 【解決手段】 配線１３を埋め込む状態で基板１１上に
フッ化酸化シリコンからなる第１絶縁膜１４ａを成膜す
る。第１絶縁膜１４ａ上にこの第１絶縁膜１４ａよりも
フッ素の含有量が少ない第２絶縁膜１４ｂを成膜する。
第１絶縁膜１４ａと第２絶縁膜１４ｂとに、配線１３に
まで達するコンタクトホール１５を形成する。コンタク
トホール１５の内壁を覆う状態で第２絶縁膜１４ｂ上に
窒化チタンからなる密着層１６を成膜し、コンタクトホ
ール１５内を埋め込む状態で密着層１６上にプラグ形成
層１７を成膜する。第２絶縁膜１４ｂ上の密着層１６及
びプラグ形成層１７を除去し、コンタクトホール１５内
にプラグ１７ａを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関し、特にはフッ化酸化シリコンを
用いた絶縁膜を有してなる半導体装置及びその製造方法
に関する。
体装置の製造方法に関し、特にはフッ化酸化シリコンを
用いた絶縁膜を有してなる半導体装置及びその製造方法
に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化と高機能化
に伴い、素子構造の微細化と配線構造の多層化とが進展
している。このような半導体装置においては、配線間容
量が素子の動作速度を律速する要因になることが予測さ
れるため、各配線間に形成される絶縁膜を低誘電率化す
る必要がある。そこで、このような絶縁膜を構成する絶
縁性材料として、酸化シリコンよりも誘電率が低いフッ
化酸化シリコンが多様されている。以下に、このフッ化
酸化シリコンを絶縁膜に用いた半導体装置の製造方法の
一例を説明する。
に伴い、素子構造の微細化と配線構造の多層化とが進展
している。このような半導体装置においては、配線間容
量が素子の動作速度を律速する要因になることが予測さ
れるため、各配線間に形成される絶縁膜を低誘電率化す
る必要がある。そこで、このような絶縁膜を構成する絶
縁性材料として、酸化シリコンよりも誘電率が低いフッ
化酸化シリコンが多様されている。以下に、このフッ化
酸化シリコンを絶縁膜に用いた半導体装置の製造方法の
一例を説明する。
【０００３】先ず、図６（ａ）に示すように、基板１１
上に下層絶縁膜１２を介して設けられた配線１３を埋め
込む状態で、フッ化酸化シリコンからなる絶縁膜６４を
成膜する。この絶縁膜６４は、所定の誘電率が得られる
ように一定量のフッ素を含有するものである。この絶縁
膜６４は、例えば第２５回ＳＳＤＭ（Solid State Devi
ce Materials：固体素子材料カンファレンス）、（１９
９３）、ｐ．１６１に記載されているように、ＴＥＯＳ
（Tetraetoxysilane) ガスとＣ2 Ｆ6 （六フッ化エタ
ン）と酸化性ガスとを反応ガスに用いたプラズマＣＶＤ
（Chemical Vapore Deposition: 化学気相成長) 法や、
第４０回応用物理学会関係連合講演予稿集、１ａ−ＺＶ
−９に記載されているように、ＴＥＯＳガスとＮＦ
3 （三フッ化窒素）と酸化性ガスとを反応ガスに用いた
プラズマＣＶＤ法によって成膜する。また、安定した膜
質を得たい場合には、第４０回応用物理学会関係連合講
演予稿集、３１ａ−ＺＶ−９に記載されているように、
Ｓｉ−Ｆ（シリコン−フッ素）結合を有するガスと酸化
性ガスとを反応ガスに用いたプラズマＣＶＤ法によって
成膜しても良い。
上に下層絶縁膜１２を介して設けられた配線１３を埋め
込む状態で、フッ化酸化シリコンからなる絶縁膜６４を
成膜する。この絶縁膜６４は、所定の誘電率が得られる
ように一定量のフッ素を含有するものである。この絶縁
膜６４は、例えば第２５回ＳＳＤＭ（Solid State Devi
ce Materials：固体素子材料カンファレンス）、（１９
９３）、ｐ．１６１に記載されているように、ＴＥＯＳ
（Tetraetoxysilane) ガスとＣ2 Ｆ6 （六フッ化エタ
ン）と酸化性ガスとを反応ガスに用いたプラズマＣＶＤ
（Chemical Vapore Deposition: 化学気相成長) 法や、
第４０回応用物理学会関係連合講演予稿集、１ａ−ＺＶ
−９に記載されているように、ＴＥＯＳガスとＮＦ
3 （三フッ化窒素）と酸化性ガスとを反応ガスに用いた
プラズマＣＶＤ法によって成膜する。また、安定した膜
質を得たい場合には、第４０回応用物理学会関係連合講
演予稿集、３１ａ−ＺＶ−９に記載されているように、
Ｓｉ−Ｆ（シリコン−フッ素）結合を有するガスと酸化
性ガスとを反応ガスに用いたプラズマＣＶＤ法によって
成膜しても良い。
【０００４】以上のようにして絶縁膜６４を成膜した
後、図６（ｂ）に示すように、この絶縁膜６４に配線１
３に達するコンタクトホール１５を形成する。その後、
図６（ｃ）に示すように、コンタクトホール１５の内壁
を覆う状態で絶縁膜６４上に窒化チタンからなる密着層
１６を成膜した後、コンタクトホール１５内を埋め込む
状態で密着層１６上にプラグ形成層１７を成膜する。次
に、図６（ｄ）に示すように、絶縁膜６４上のプラグ形
成層１７及び密着層１６をエッチバックして除去し、コ
ンタクトホール１５内に当該プラグ形成層１７からなる
プラグ１７ａを形成する。
後、図６（ｂ）に示すように、この絶縁膜６４に配線１
３に達するコンタクトホール１５を形成する。その後、
図６（ｃ）に示すように、コンタクトホール１５の内壁
を覆う状態で絶縁膜６４上に窒化チタンからなる密着層
１６を成膜した後、コンタクトホール１５内を埋め込む
状態で密着層１６上にプラグ形成層１７を成膜する。次
に、図６（ｄ）に示すように、絶縁膜６４上のプラグ形
成層１７及び密着層１６をエッチバックして除去し、コ
ンタクトホール１５内に当該プラグ形成層１７からなる
プラグ１７ａを形成する。
【０００５】
【発明が解決しようとする課題】しかし、上記半導体装
置には、以下のような課題があった。すなわち、フッ化
酸化シリコンからなる絶縁膜からは、フッ素が脱離す
る。このため、半導体装置の製造工程において、図６
（ｃ）に示すようにこの絶縁膜６４上に窒化チタンから
なる密着層１６を成膜すると、絶縁膜６４中から脱離し
たフッ素が密着層１６のチタンと結び付いて脱離し、窒
化チタンからなる密着層１６の組成が変化して窒素の割
合が増加する。このように、密着層１６における窒素と
チタンとの割合が変化すると、絶縁膜６４と密着層１６
との間の密着性が保てなくなり、絶縁膜６４と密着層１
６との間で剥離ａが生じる場合がある。
置には、以下のような課題があった。すなわち、フッ化
酸化シリコンからなる絶縁膜からは、フッ素が脱離す
る。このため、半導体装置の製造工程において、図６
（ｃ）に示すようにこの絶縁膜６４上に窒化チタンから
なる密着層１６を成膜すると、絶縁膜６４中から脱離し
たフッ素が密着層１６のチタンと結び付いて脱離し、窒
化チタンからなる密着層１６の組成が変化して窒素の割
合が増加する。このように、密着層１６における窒素と
チタンとの割合が変化すると、絶縁膜６４と密着層１６
との間の密着性が保てなくなり、絶縁膜６４と密着層１
６との間で剥離ａが生じる場合がある。
【０００６】そして、絶縁膜６４と密着層１６との間で
剥離ａが生じた場合には、図６（ｄ）に示したように絶
縁膜６４上のプラグ形成層１７と密着層１６とをエッチ
バックすると、密着層１６がダストｂとなってエッチバ
ック表面すなわち絶縁膜６４の表面に残ってしまう。そ
して、このダストｂは、次の工程でこの絶縁膜６４上に
形成する上層配線を短絡させる要因になる。
剥離ａが生じた場合には、図６（ｄ）に示したように絶
縁膜６４上のプラグ形成層１７と密着層１６とをエッチ
バックすると、密着層１６がダストｂとなってエッチバ
ック表面すなわち絶縁膜６４の表面に残ってしまう。そ
して、このダストｂは、次の工程でこの絶縁膜６４上に
形成する上層配線を短絡させる要因になる。
【０００７】また、コンタクトホール１５内に残った密
着層１６と絶縁膜６４との間で剥離が生じることで、密
着層１６と配線１３との間には応力が生じる。これは、
密着層１６と配線１３との間の剥離を発生させる要因に
なり、この部分に剥離が生じることによってコンタクト
不良が引き起こされる。
着層１６と絶縁膜６４との間で剥離が生じることで、密
着層１６と配線１３との間には応力が生じる。これは、
密着層１６と配線１３との間の剥離を発生させる要因に
なり、この部分に剥離が生じることによってコンタクト
不良が引き起こされる。
【０００８】
【課題を解決するための手段】本発明は上記課題を解決
するための半導体装置の製造方法及び半導体装置であ
る。このうち、本発明の半導体装置は、基板上に設けら
れた配線を埋め込む状態で当該基板上に成膜された絶縁
膜を備えた半導体装置である。そして、上記絶縁膜は、
基板上に設けられた配線間を埋め込む状態で当該基板上
に成膜されたフッ化酸化シリコン膜からなる第１絶縁膜
と、この第１絶縁膜上に設けられた当該第１絶縁膜より
もフッ素の含有量が少ないフッ化酸化シリコンからなる
第２絶縁膜とからなる。
するための半導体装置の製造方法及び半導体装置であ
る。このうち、本発明の半導体装置は、基板上に設けら
れた配線を埋め込む状態で当該基板上に成膜された絶縁
膜を備えた半導体装置である。そして、上記絶縁膜は、
基板上に設けられた配線間を埋め込む状態で当該基板上
に成膜されたフッ化酸化シリコン膜からなる第１絶縁膜
と、この第１絶縁膜上に設けられた当該第１絶縁膜より
もフッ素の含有量が少ないフッ化酸化シリコンからなる
第２絶縁膜とからなる。
【０００９】上記半導体装置では、フッ化酸化シリコン
からなる第１絶縁膜で配線が埋め込まれていることか
ら、当該配線間の容量が抑えられる。しかも、この第１
絶縁膜上には、第１絶縁膜よりもフッ素濃度が低い第２
絶縁膜が設けられているため、絶縁膜表面からのフッ素
の脱離が抑えられる。
からなる第１絶縁膜で配線が埋め込まれていることか
ら、当該配線間の容量が抑えられる。しかも、この第１
絶縁膜上には、第１絶縁膜よりもフッ素濃度が低い第２
絶縁膜が設けられているため、絶縁膜表面からのフッ素
の脱離が抑えられる。
【００１０】上記半導体装置の第２絶縁膜は、フッ素を
含有しない材料からなるものでも良い。この場合には、
上記方法よりも絶縁膜表面からのフッ素の脱離量がさら
に低減される。
含有しない材料からなるものでも良い。この場合には、
上記方法よりも絶縁膜表面からのフッ素の脱離量がさら
に低減される。
【００１１】また、本発明の半導体装置の製造方法は、
先ず、基板上の配線を埋め込む状態で当該基板上にフッ
化酸化シリコンからなる第１絶縁膜を成膜した後、この
第１絶縁膜よりもフッ素の含有量が少ない第２絶縁膜を
成膜する。次に、第１絶縁膜及び第２絶縁膜に、上記配
線または上記基板にまで達するコンタクトホールを形成
する。次いで、上記コンタクトホールの内壁を覆う状態
で窒化チタンからなる密着層を成膜した後、コンタクト
ホール内を埋め込む状態で当該密着層上にプラグ形成層
を成膜する。次に、第２絶縁膜上の密着層及びプラグ形
成層を除去し、コンタクトホール内に当該プラグ形成層
からなるプラグを形成する。
先ず、基板上の配線を埋め込む状態で当該基板上にフッ
化酸化シリコンからなる第１絶縁膜を成膜した後、この
第１絶縁膜よりもフッ素の含有量が少ない第２絶縁膜を
成膜する。次に、第１絶縁膜及び第２絶縁膜に、上記配
線または上記基板にまで達するコンタクトホールを形成
する。次いで、上記コンタクトホールの内壁を覆う状態
で窒化チタンからなる密着層を成膜した後、コンタクト
ホール内を埋め込む状態で当該密着層上にプラグ形成層
を成膜する。次に、第２絶縁膜上の密着層及びプラグ形
成層を除去し、コンタクトホール内に当該プラグ形成層
からなるプラグを形成する。
【００１２】上記製造方法では、フッ化酸化シリコンか
らなる第１絶縁膜上にこれよりもフッ素含有量が少ない
フッ化酸化シリコンからなる第２絶縁膜が成膜されるこ
とから、これらの膜で構成される絶縁膜に形成されるコ
ンタクトホールの内壁部分を除いては、フッ素の含有量
が少ない、すなわちフッ素の脱離が少ない第２絶縁膜上
に密着層が成膜される。このため、絶縁膜から密着層へ
供給されるフッ素の量が抑えられ、当該フッ素によって
密着層を構成する窒化チタンの組成が変化することが抑
えられる。したがって、密着層とこの下地となる第２絶
縁膜との間の密着性が保持され、当該第２絶縁膜上の密
着層をエッチバックによって除去する工程で、当該密着
層が粒子状態で脱離してダストとして第２絶縁膜上に残
ることが防止される。しかも、配線間は第１絶縁膜が埋
め込まれた状態になるため、配線間容量が抑えられる。
らなる第１絶縁膜上にこれよりもフッ素含有量が少ない
フッ化酸化シリコンからなる第２絶縁膜が成膜されるこ
とから、これらの膜で構成される絶縁膜に形成されるコ
ンタクトホールの内壁部分を除いては、フッ素の含有量
が少ない、すなわちフッ素の脱離が少ない第２絶縁膜上
に密着層が成膜される。このため、絶縁膜から密着層へ
供給されるフッ素の量が抑えられ、当該フッ素によって
密着層を構成する窒化チタンの組成が変化することが抑
えられる。したがって、密着層とこの下地となる第２絶
縁膜との間の密着性が保持され、当該第２絶縁膜上の密
着層をエッチバックによって除去する工程で、当該密着
層が粒子状態で脱離してダストとして第２絶縁膜上に残
ることが防止される。しかも、配線間は第１絶縁膜が埋
め込まれた状態になるため、配線間容量が抑えられる。
【００１３】また、本発明の半導体装置の製造方法で
は、上記第２絶縁膜としてフッ素を含有しない材料を用
いても良い。この場合、上記方法よりもさらに絶縁膜か
ら密着層へのフッ素の供給量が抑えられて密着層と第２
絶縁膜との間の密着性はさらに確実になる。したがっ
て、第２絶縁膜上の密着層をエッチバックによって除去
する場合には、当該密着層が粒子状態で脱離してダスト
発生することはない。しかも、配線間はフッ化酸化シリ
コンからなる第１絶縁膜が埋め込まれた状態になるた
め、配線間容量が抑えられる。
は、上記第２絶縁膜としてフッ素を含有しない材料を用
いても良い。この場合、上記方法よりもさらに絶縁膜か
ら密着層へのフッ素の供給量が抑えられて密着層と第２
絶縁膜との間の密着性はさらに確実になる。したがっ
て、第２絶縁膜上の密着層をエッチバックによって除去
する場合には、当該密着層が粒子状態で脱離してダスト
発生することはない。しかも、配線間はフッ化酸化シリ
コンからなる第１絶縁膜が埋め込まれた状態になるた
め、配線間容量が抑えられる。
【００１４】さらに、本発明の半導体装置の製造方法
は、基板上の配線を埋め込む状態で当該基板上にフッ化
酸化シリコンからなる絶縁膜を成膜した後、この絶縁膜
の表面層からフッ素を脱離させ、また絶縁膜にコンタク
トホールを形成する。その後、上記各方法と同様にし
て、コンタクトホール内にプラグを形成する。
は、基板上の配線を埋め込む状態で当該基板上にフッ化
酸化シリコンからなる絶縁膜を成膜した後、この絶縁膜
の表面層からフッ素を脱離させ、また絶縁膜にコンタク
トホールを形成する。その後、上記各方法と同様にし
て、コンタクトホール内にプラグを形成する。
【００１５】この方法では、絶縁膜の表面層からフッ素
を脱離させた後にこの絶縁膜上に密着層が成膜される。
このため、上記各方法と同様に、絶縁膜上の密着層をエ
ッチバックによって除去する際に当該密着層が粒子状態
で脱離してダスト発生することが抑えられ、しかも配線
間容量が抑えられる。
を脱離させた後にこの絶縁膜上に密着層が成膜される。
このため、上記各方法と同様に、絶縁膜上の密着層をエ
ッチバックによって除去する際に当該密着層が粒子状態
で脱離してダスト発生することが抑えられ、しかも配線
間容量が抑えられる。
【００１６】
【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法における実施の形態を図面に基づいて説明す
る。尚、半導体装置の製造においては、例えば図２に示
す成膜装置２を用いる。この成膜装置２は、マイクロ波
プラズマ電子サイクロトロン共鳴によって高密度のプラ
ズマを発生させることが可能な高密度プラズマＣＶＤ型
の成膜装置である。この成膜装置２においては、ウエハ
１０を載置する下部電極２１に高周波電力を印加するＲ
Ｆ電源２２が接続され、さらにこの下部電極２１中には
ウエハ１０の温度を制御するための温調装置２３が設け
られている。そして、この下部電極２１は成膜用の反応
ガスが導入される反応室２４内に配置される。
の製造方法における実施の形態を図面に基づいて説明す
る。尚、半導体装置の製造においては、例えば図２に示
す成膜装置２を用いる。この成膜装置２は、マイクロ波
プラズマ電子サイクロトロン共鳴によって高密度のプラ
ズマを発生させることが可能な高密度プラズマＣＶＤ型
の成膜装置である。この成膜装置２においては、ウエハ
１０を載置する下部電極２１に高周波電力を印加するＲ
Ｆ電源２２が接続され、さらにこの下部電極２１中には
ウエハ１０の温度を制御するための温調装置２３が設け
られている。そして、この下部電極２１は成膜用の反応
ガスが導入される反応室２４内に配置される。
【００１７】また、下部電極２１の上方には、反応室２
４と連通する状態で内部にプラズマ発生用のガスが導入
されるプラズマ発生室２５が配置されている。このプラ
ズマ発生室２５の周囲には、電子サイクロトロン共鳴条
件を満足させるための磁石２６が配置されると共に、マ
イクロ波を伝える導波管２７が設けられている。
４と連通する状態で内部にプラズマ発生用のガスが導入
されるプラズマ発生室２５が配置されている。このプラ
ズマ発生室２５の周囲には、電子サイクロトロン共鳴条
件を満足させるための磁石２６が配置されると共に、マ
イクロ波を伝える導波管２７が設けられている。
【００１８】ここで説明する半導体装置の製造には、上
記成膜装置２の他にも、誘導コイル型プラズマＣＶＤ装
置，ヘリコン波プラズマＣＶＤ装置またはトランス結合
プラズマＣＶＤ装置のような高密度プラズマＣＶＤ装置
のうちのいづれか一つの成膜装置を用いても良い。以
下、一例として上記成膜装置２を用いた半導体装置の製
造方法の実施の形態を説明する。尚、実施の形態を説明
するうえでは、従来の技術と同様の構成要素には図面上
において同一符号を用る。
記成膜装置２の他にも、誘導コイル型プラズマＣＶＤ装
置，ヘリコン波プラズマＣＶＤ装置またはトランス結合
プラズマＣＶＤ装置のような高密度プラズマＣＶＤ装置
のうちのいづれか一つの成膜装置を用いても良い。以
下、一例として上記成膜装置２を用いた半導体装置の製
造方法の実施の形態を説明する。尚、実施の形態を説明
するうえでは、従来の技術と同様の構成要素には図面上
において同一符号を用る。
【００１９】（第１実施形態）先ず例えば、図１（ａ）
に示すように、シリコンのような半導体からなる基板１
１上に、酸化シリコンからなる層間絶縁膜１２を成膜
し、この層間絶縁膜１４上にアルミニウムかならる配線
１３を形成する。以上の各工程は、通常の手法によって
行う。
に示すように、シリコンのような半導体からなる基板１
１上に、酸化シリコンからなる層間絶縁膜１２を成膜
し、この層間絶縁膜１４上にアルミニウムかならる配線
１３を形成する。以上の各工程は、通常の手法によって
行う。
【００２０】その後、この配線１３を完全に埋め込む状
態で、基板１１上に層間絶縁膜１２を介してフッ化酸化
シリコンかならる第１絶縁膜１４ａを成膜する。そこ
で、配線１３の高さの１２０％の膜厚で、第１絶縁膜１
４ａを成膜する。この第１絶縁膜１４ａは、配線１３間
の誘電率を低下させるのに十分な量のフッ素を含有し、
一例としては、配線１３間のピッチが ０．３μｍ程度
である場合において、フッ素含有量６〜８ａｔｏｍｓ％
（以下、％と記す）程度であることとする。この第１絶
縁膜１４ａの比誘電率は３．４程度になる。また、以下
に、上記図２に示した成膜装置を用て第１絶縁膜１４ａ
を成膜する場合の成膜条件の一例を示す。
態で、基板１１上に層間絶縁膜１２を介してフッ化酸化
シリコンかならる第１絶縁膜１４ａを成膜する。そこ
で、配線１３の高さの１２０％の膜厚で、第１絶縁膜１
４ａを成膜する。この第１絶縁膜１４ａは、配線１３間
の誘電率を低下させるのに十分な量のフッ素を含有し、
一例としては、配線１３間のピッチが ０．３μｍ程度
である場合において、フッ素含有量６〜８ａｔｏｍｓ％
（以下、％と記す）程度であることとする。この第１絶
縁膜１４ａの比誘電率は３．４程度になる。また、以下
に、上記図２に示した成膜装置を用て第１絶縁膜１４ａ
を成膜する場合の成膜条件の一例を示す。
【００２１】 成膜ガス及び流量：四フッ化シラン（ＳｉＦ4 ）＝ ８０ｓｃｃｍ シラン （ＳｉＨ4 ）＝ ４０ｓｃｃｍ 酸素 （Ｏ2 ） ＝１００ｓｃｃｍ アルゴン （Ａｒ） ＝ ５０ｓｃｃｍ 成膜雰囲気内圧力：１Ｐａ 基板加熱温度 ：２００℃ ＲＦ電力 ：２ｋＷ
【００２２】尚、上記第１絶縁膜１４ａの成膜において
は、フッ素を含有する成膜ガスとして、フッ化シラン以
外のガスを用いても良い。ただし、好ましくは、分子構
造中にシリコン−フッ素結合を有するガスを用いること
とする。このようなガスとしては、シラン，アルキルシ
ランまたはアルコキシシラン（以上のシランは、モノシ
ランまたはポリシラン）のシリコン（Ｓｉ）に結合する
水素（Ｈ）をフッ素（Ｆ）に置換してなるガスや、Ｆｘ
ＲｙＳｉ−Ｏ−ＳｉＲｍＦｎ（ｘ＋ｙ＝ｍ＋ｎ＝３，Ｒ
はアルキル基，アルコキシル基または水素）で示される
鎖状ポリシランや、Ｆx Ｒ8-x Ｓｉ4 Ｏ4 （８≧Ｘ≧
１）で示される環状ポリシランがある。このようなガス
を用いることによって、フッ素を安定した状態で含有す
るフッ化酸化シリコンからなる第１絶縁膜１４ａが形成
される。
は、フッ素を含有する成膜ガスとして、フッ化シラン以
外のガスを用いても良い。ただし、好ましくは、分子構
造中にシリコン−フッ素結合を有するガスを用いること
とする。このようなガスとしては、シラン，アルキルシ
ランまたはアルコキシシラン（以上のシランは、モノシ
ランまたはポリシラン）のシリコン（Ｓｉ）に結合する
水素（Ｈ）をフッ素（Ｆ）に置換してなるガスや、Ｆｘ
ＲｙＳｉ−Ｏ−ＳｉＲｍＦｎ（ｘ＋ｙ＝ｍ＋ｎ＝３，Ｒ
はアルキル基，アルコキシル基または水素）で示される
鎖状ポリシランや、Ｆx Ｒ8-x Ｓｉ4 Ｏ4 （８≧Ｘ≧
１）で示される環状ポリシランがある。このようなガス
を用いることによって、フッ素を安定した状態で含有す
るフッ化酸化シリコンからなる第１絶縁膜１４ａが形成
される。
【００２３】また、上記ガスには、分子構造中にシリコ
ン−フッ素結合を持たないガスを用いても良い。
ン−フッ素結合を持たないガスを用いても良い。
【００２４】さらに、基板加熱温度は、５０℃〜３００
℃の範囲であれば良く、さらに１５０℃〜２５０℃の範
囲で好適である。このような温度に設定することによっ
て、加熱による影響を配線１３に与えることなく、しか
も膜質が密でかつ６〜８ａｔｏｍｉｃ％程度のフッ素を
含有するフッ化酸化シリコンからなる第１絶縁膜１４ａ
を得ることができる。
℃の範囲であれば良く、さらに１５０℃〜２５０℃の範
囲で好適である。このような温度に設定することによっ
て、加熱による影響を配線１３に与えることなく、しか
も膜質が密でかつ６〜８ａｔｏｍｉｃ％程度のフッ素を
含有するフッ化酸化シリコンからなる第１絶縁膜１４ａ
を得ることができる。
【００２５】次に、図１（ｂ）に示すように、第１絶縁
膜１４ａ上に、この第１絶縁膜１４ａよりもフッ素の含
有量が少ないフッ化酸化シリコン、すなわちフッ素含有
量６％未満の第２絶縁膜１４ｂを成膜する。この第２絶
縁膜１４ｂにおけるフッ素含有量は、好ましくは３％以
下とし、ここではフッ素含有量２％のフッ化酸化シリコ
ンからなる第２絶縁膜１４ｂを４００ｎｍ程度の膜厚で
成膜する。この第２絶縁膜１４ｂの比誘電率は３．８程
度になる。
膜１４ａ上に、この第１絶縁膜１４ａよりもフッ素の含
有量が少ないフッ化酸化シリコン、すなわちフッ素含有
量６％未満の第２絶縁膜１４ｂを成膜する。この第２絶
縁膜１４ｂにおけるフッ素含有量は、好ましくは３％以
下とし、ここではフッ素含有量２％のフッ化酸化シリコ
ンからなる第２絶縁膜１４ｂを４００ｎｍ程度の膜厚で
成膜する。この第２絶縁膜１４ｂの比誘電率は３．８程
度になる。
【００２６】上記第２絶縁膜１４ｂの成膜は、第１絶縁
膜１４ａの成膜における成膜条件のうちフッ素を含有す
るガスの供給量を減らして行う。具体的には、上記第１
絶縁膜１４ａの成膜条件において、四フッ化シラン（Ｓ
ｉＦ4 ）の流量を８０ｓｃｃｍから１０ｓｃｃｍに減ら
し、その他の条件は上記成膜条件と同一に保つ。以上に
よって、第１絶縁膜１４ａと第２絶縁膜１４ｂとからな
る絶縁膜１４を形成する。
膜１４ａの成膜における成膜条件のうちフッ素を含有す
るガスの供給量を減らして行う。具体的には、上記第１
絶縁膜１４ａの成膜条件において、四フッ化シラン（Ｓ
ｉＦ4 ）の流量を８０ｓｃｃｍから１０ｓｃｃｍに減ら
し、その他の条件は上記成膜条件と同一に保つ。以上に
よって、第１絶縁膜１４ａと第２絶縁膜１４ｂとからな
る絶縁膜１４を形成する。
【００２７】次に、図１（ｃ）に示すように、第１絶縁
膜１４ａ及び第２絶縁膜１４ｂに配線１３にまで達する
コンタクトホール１５を形成する。このコンタクトホー
ル１５は、第２絶縁膜１４ｂ上にここでは図示を省略し
たレジストパターンを形成し、このレジストパターンを
マスクにして第２絶縁膜１４ｂ及び第１絶縁膜１４ａを
順にエッチングすることによって形成される。
膜１４ａ及び第２絶縁膜１４ｂに配線１３にまで達する
コンタクトホール１５を形成する。このコンタクトホー
ル１５は、第２絶縁膜１４ｂ上にここでは図示を省略し
たレジストパターンを形成し、このレジストパターンを
マスクにして第２絶縁膜１４ｂ及び第１絶縁膜１４ａを
順にエッチングすることによって形成される。
【００２８】次に、図１（ｄ）に示すように、スパッタ
成膜法によって、コンタクトホール１５の内壁を含む第
２絶縁膜１４ｂ上に窒化チタンからなる密着層１６を、
１００ｎｍ程度の膜厚で成膜する。この密着層１６は、
チタン（Ｔｉ）：窒素（Ｎ）＝１：１程度であることと
する。
成膜法によって、コンタクトホール１５の内壁を含む第
２絶縁膜１４ｂ上に窒化チタンからなる密着層１６を、
１００ｎｍ程度の膜厚で成膜する。この密着層１６は、
チタン（Ｔｉ）：窒素（Ｎ）＝１：１程度であることと
する。
【００２９】その後、ＣＶＤ法によって、密着層１６上
にタングステンからなるプラグ形成層１７を成膜する。
この際、コンタクトホール１５内を完全に埋め込む状態
で当該プラグ形成層１７を成膜する。
にタングステンからなるプラグ形成層１７を成膜する。
この際、コンタクトホール１５内を完全に埋め込む状態
で当該プラグ形成層１７を成膜する。
【００３０】次いで、図１（ｅ）に示すように、プラグ
形成層１７及び密着層１６をこれらの上面側から続けて
エッチバックし、コンタクトホール１５内にのみプラグ
形成層１７及び密着層１６を残す状態で第２絶縁膜１４
ｂ上のプラグ形成層１７及び密着層１６を除去する。こ
れによって、コンタクトホール１５内にプラグ形成層１
７からなるプラグ１７ａを形成する。
形成層１７及び密着層１６をこれらの上面側から続けて
エッチバックし、コンタクトホール１５内にのみプラグ
形成層１７及び密着層１６を残す状態で第２絶縁膜１４
ｂ上のプラグ形成層１７及び密着層１６を除去する。こ
れによって、コンタクトホール１５内にプラグ形成層１
７からなるプラグ１７ａを形成する。
【００３１】その後、ここでは図示しない上層配線を、
プラグ１７ａに接続する状態で第２絶縁膜１４ｂ上に形
成する。
プラグ１７ａに接続する状態で第２絶縁膜１４ｂ上に形
成する。
【００３２】以上によって、配線１３を埋め込む状態で
基板１１上に設けられたフッ化酸化シリコンからなる第
１絶縁膜１４ａと、第１絶縁膜１４ａよりもフッ素の含
有量が少ないフッ化酸化シリコンからなる第２絶縁膜１
４ｂとを有し、さらに第１絶縁膜１４ａと第２絶縁膜１
４ｂとからなる絶縁膜１４に形成されたコンタクトホー
ル１５内に窒化チタンからなる密着層１６を介してプラ
グ１７ａを設けてなる半導体装置１が形成される。
基板１１上に設けられたフッ化酸化シリコンからなる第
１絶縁膜１４ａと、第１絶縁膜１４ａよりもフッ素の含
有量が少ないフッ化酸化シリコンからなる第２絶縁膜１
４ｂとを有し、さらに第１絶縁膜１４ａと第２絶縁膜１
４ｂとからなる絶縁膜１４に形成されたコンタクトホー
ル１５内に窒化チタンからなる密着層１６を介してプラ
グ１７ａを設けてなる半導体装置１が形成される。
【００３３】上記半導体装置１では、フッ化酸化シリコ
ンからなる第１絶縁膜１４ａで配線１３間が埋め込まれ
ていることから、当該配線１３間の容量を低下させるこ
とができる。しかも、この第１絶縁膜１４ａ上には、第
１絶縁膜１４ａよりもフッ素の含有量が低い第２絶縁膜
１４ｂが設けられているため、絶縁膜１４表面からのフ
ッ素の脱離が抑えられる。さらに、この第２絶縁膜１４
ｂは少量のフッ素を含有することで、酸化シリコンより
も誘電率が低いものになる。したがって、配線１３上に
成膜される第１絶縁膜１４ａと第２絶縁膜１４ｂとによ
って、当該配線１３と第２絶縁膜１４ｂ上の上層配線と
の間の容量が抑えられる。
ンからなる第１絶縁膜１４ａで配線１３間が埋め込まれ
ていることから、当該配線１３間の容量を低下させるこ
とができる。しかも、この第１絶縁膜１４ａ上には、第
１絶縁膜１４ａよりもフッ素の含有量が低い第２絶縁膜
１４ｂが設けられているため、絶縁膜１４表面からのフ
ッ素の脱離が抑えられる。さらに、この第２絶縁膜１４
ｂは少量のフッ素を含有することで、酸化シリコンより
も誘電率が低いものになる。したがって、配線１３上に
成膜される第１絶縁膜１４ａと第２絶縁膜１４ｂとによ
って、当該配線１３と第２絶縁膜１４ｂ上の上層配線と
の間の容量が抑えられる。
【００３４】このため、上記半導体装置の製造工程にお
いて、この絶縁膜１４にコンタクトホール１５を形成し
た後密着層１６を成膜した場合、絶縁膜１４から密着層
１６へのフッ素の供給が抑えられ、当該フッ素によって
密着層１６を構成する窒化チタンの組成が変化すること
が防止される。したがって、密着層１６と第２絶縁膜１
４ｂとの間で剥離が生じることが抑えられる。
いて、この絶縁膜１４にコンタクトホール１５を形成し
た後密着層１６を成膜した場合、絶縁膜１４から密着層
１６へのフッ素の供給が抑えられ、当該フッ素によって
密着層１６を構成する窒化チタンの組成が変化すること
が防止される。したがって、密着層１６と第２絶縁膜１
４ｂとの間で剥離が生じることが抑えられる。
【００３５】図３には、絶縁膜１４の表面深さにおける
フッ素濃度と絶縁膜−密着層間の密着性を示すグラフで
ある。このグラフに示すように、フッ素含有量が２％の
領域が表面から４００ｎｍ程度までの深さ領域にあれ
ば、絶縁膜−密着層間の密着性が確保されることがわか
る。このことから、フッ素濃度２％の第２絶縁膜１４ｂ
を４００ｎｍの膜厚で成膜した上記実施形態では、絶縁
膜−密着層間の密着性が確保されて上記剥離の発生がほ
ぼ完全に抑えられ、第２絶縁膜１４ｂ上の密着層１６を
エッチバックによって除去する場合には、密着層１６が
粒子状態で脱離してダスト発生することはない。
フッ素濃度と絶縁膜−密着層間の密着性を示すグラフで
ある。このグラフに示すように、フッ素含有量が２％の
領域が表面から４００ｎｍ程度までの深さ領域にあれ
ば、絶縁膜−密着層間の密着性が確保されることがわか
る。このことから、フッ素濃度２％の第２絶縁膜１４ｂ
を４００ｎｍの膜厚で成膜した上記実施形態では、絶縁
膜−密着層間の密着性が確保されて上記剥離の発生がほ
ぼ完全に抑えられ、第２絶縁膜１４ｂ上の密着層１６を
エッチバックによって除去する場合には、密着層１６が
粒子状態で脱離してダスト発生することはない。
【００３６】（第２実施形態）第２実施形態の製造方法
と、上記第１実施形態の製造方法との相違点は、図１
（ｂ）に示される第２絶縁膜１４ｂの成膜方法にある。
すなわち、ここでは、第１絶縁膜１４ａを成膜した後、
上記第１絶縁膜１４ａの成膜において成膜ガスに水素を
含有するガスを添加したＣＶＤ法によって、第２絶縁膜
１４ｂを成膜する。具体的には、上記第１絶縁膜１４ａ
の成膜条件において、成膜ガスに水素（Ｈ2 ）を１００
ｓｃｃｍの流量で添加し、その他の条件は上記第１絶縁
膜１４ａの成膜条件と同一に保ったＣＶＤ法によって第
２絶縁膜１４ｂを成膜する。
と、上記第１実施形態の製造方法との相違点は、図１
（ｂ）に示される第２絶縁膜１４ｂの成膜方法にある。
すなわち、ここでは、第１絶縁膜１４ａを成膜した後、
上記第１絶縁膜１４ａの成膜において成膜ガスに水素を
含有するガスを添加したＣＶＤ法によって、第２絶縁膜
１４ｂを成膜する。具体的には、上記第１絶縁膜１４ａ
の成膜条件において、成膜ガスに水素（Ｈ2 ）を１００
ｓｃｃｍの流量で添加し、その他の条件は上記第１絶縁
膜１４ａの成膜条件と同一に保ったＣＶＤ法によって第
２絶縁膜１４ｂを成膜する。
【００３７】このようにして第２絶縁膜１４ｂを成膜す
ることによって、第２絶縁膜１４ｂを成膜する際にフッ
素ラジカルを水素ラジカルで補足して第２絶縁膜１４ｂ
のフッ素含有量を低下させる。このように第２絶縁膜１
４ｂを成膜する方法であっても、上記第１実施形態と同
様の半導体装置が製造され、同様の効果が得られる。
ることによって、第２絶縁膜１４ｂを成膜する際にフッ
素ラジカルを水素ラジカルで補足して第２絶縁膜１４ｂ
のフッ素含有量を低下させる。このように第２絶縁膜１
４ｂを成膜する方法であっても、上記第１実施形態と同
様の半導体装置が製造され、同様の効果が得られる。
【００３８】尚、上記水素を含有するガスとしては、水
素（Ｈ2 ）の他にもＣｎＨ2n+2で表される飽和炭化水素
やＣｎＨ2nやＣｎＨ2n-2（以上、ｎ≧１）で表される不
飽和炭化水素あるいはアンモニアのように、水素の結合
エネルギーが低く、水素ラジカルを発生させ易いガスを
用いることができる。
素（Ｈ2 ）の他にもＣｎＨ2n+2で表される飽和炭化水素
やＣｎＨ2nやＣｎＨ2n-2（以上、ｎ≧１）で表される不
飽和炭化水素あるいはアンモニアのように、水素の結合
エネルギーが低く、水素ラジカルを発生させ易いガスを
用いることができる。
【００３９】（第３実施形態）第３実施形態の製造方法
と、上記第１及び第２実施形態の製造製造方法との相違
点は、図１（ｂ）に示される第２絶縁膜１４ｂの成膜方
法にある。すなわち、ここでは、第１絶縁膜１４ａを成
膜した後、上記第１絶縁膜１４ａの成膜において基板加
熱温度を上昇させたＣＶＤ法によって当該第２絶縁膜１
４ｂの成膜を行う。具体的には、上記第１絶縁膜１４ａ
の成膜条件において、基板加熱温度を２００℃から３５
０℃に上昇させ、その他の条件は上記成膜条件と同一に
保ったＣＶＤ法によって第２絶縁膜１４ｂを成膜する。
と、上記第１及び第２実施形態の製造製造方法との相違
点は、図１（ｂ）に示される第２絶縁膜１４ｂの成膜方
法にある。すなわち、ここでは、第１絶縁膜１４ａを成
膜した後、上記第１絶縁膜１４ａの成膜において基板加
熱温度を上昇させたＣＶＤ法によって当該第２絶縁膜１
４ｂの成膜を行う。具体的には、上記第１絶縁膜１４ａ
の成膜条件において、基板加熱温度を２００℃から３５
０℃に上昇させ、その他の条件は上記成膜条件と同一に
保ったＣＶＤ法によって第２絶縁膜１４ｂを成膜する。
【００４０】このような方法であっても、上記第１実施
形態及び第２実施形態と同様の半導体装置が製造され、
同様の効果が得られる。
形態及び第２実施形態と同様の半導体装置が製造され、
同様の効果が得られる。
【００４１】尚、第１絶縁膜１４ａの成膜における基板
加熱温度は、５０℃〜３００℃の範囲であれば良いた
め、第２絶縁膜１４ｂの成膜における基板加熱温度は、
第１絶縁膜１４ａの基板加熱温度によってその値が変動
する。ただし、第２絶縁膜１４ｂの成膜における基板加
熱温度は、１５０℃〜５００℃の範囲とし、好ましくは
２５０℃〜４００℃の範囲で設定する。このような温度
に設定することによって、加熱による影響を配線１３に
与えることなく、しかも膜質が密でかつフッ素含有量が
６％未満のフッ素を含有するフッ化酸化シリコンからな
る第２絶縁膜１４ｂを得ることができる。
加熱温度は、５０℃〜３００℃の範囲であれば良いた
め、第２絶縁膜１４ｂの成膜における基板加熱温度は、
第１絶縁膜１４ａの基板加熱温度によってその値が変動
する。ただし、第２絶縁膜１４ｂの成膜における基板加
熱温度は、１５０℃〜５００℃の範囲とし、好ましくは
２５０℃〜４００℃の範囲で設定する。このような温度
に設定することによって、加熱による影響を配線１３に
与えることなく、しかも膜質が密でかつフッ素含有量が
６％未満のフッ素を含有するフッ化酸化シリコンからな
る第２絶縁膜１４ｂを得ることができる。
【００４２】尚、上記第１〜第３実施形態においては、
第１絶縁膜１４ａに引き続けて行う第２絶縁膜１４ｂの
成膜において、各実施形態の成膜条件を組み合わせても
良い。例えば、第１実施形態と第３実施形態とを組み合
わせ、第１絶縁膜１４ａの成膜と第２絶縁膜１４ｂの成
膜とを続けて行う方法も可能である。すなわち、第１絶
縁膜１４ａを成膜した後、これに続けて成膜ガス中にお
けるフッ素含有ガスの流量を減らすとともに基板加熱温
度を上昇させて第２絶縁膜１４ｂを成膜する。
第１絶縁膜１４ａに引き続けて行う第２絶縁膜１４ｂの
成膜において、各実施形態の成膜条件を組み合わせても
良い。例えば、第１実施形態と第３実施形態とを組み合
わせ、第１絶縁膜１４ａの成膜と第２絶縁膜１４ｂの成
膜とを続けて行う方法も可能である。すなわち、第１絶
縁膜１４ａを成膜した後、これに続けて成膜ガス中にお
けるフッ素含有ガスの流量を減らすとともに基板加熱温
度を上昇させて第２絶縁膜１４ｂを成膜する。
【００４３】このように、第１実施形態〜第３実施形成
を組み合わせても、上記各実施形態と同様の半導体装置
が製造され、同様の効果が得られる。
を組み合わせても、上記各実施形態と同様の半導体装置
が製造され、同様の効果が得られる。
【００４４】また、第２絶縁膜１４ｂは、フッ素の含有
量が均一のものでなくても良く、表面に近い程フッ素濃
度が低くなるようなプロファイルを有するように成膜さ
れたものでも良い。このような第２絶縁膜１４ｂを成膜
する場合には、上記第１から第３実施形態における第２
絶縁膜１４ｂの成膜において、フッ素の含有量を制御す
るための条件を連続的に変化させていくこととする。
量が均一のものでなくても良く、表面に近い程フッ素濃
度が低くなるようなプロファイルを有するように成膜さ
れたものでも良い。このような第２絶縁膜１４ｂを成膜
する場合には、上記第１から第３実施形態における第２
絶縁膜１４ｂの成膜において、フッ素の含有量を制御す
るための条件を連続的に変化させていくこととする。
【００４５】（第４実施形態）図４は、第４実施形態を
説明する図である。第４実施形態の製造方法と、上記各
実施形態の製造製造方法との相違点は、図４（ｂ）で成
膜される第２絶縁膜１４ｃの膜質にある。すなわち、こ
こでは先ず、図４（ａ）に示すように、上記第１〜第３
実施形態で図１（ａ）を用いて説明したと同様にして、
基板１１上の配線１３を埋め込む状態でフッ化酸化シリ
コンからなる第１絶縁膜１４ａを成膜する。
説明する図である。第４実施形態の製造方法と、上記各
実施形態の製造製造方法との相違点は、図４（ｂ）で成
膜される第２絶縁膜１４ｃの膜質にある。すなわち、こ
こでは先ず、図４（ａ）に示すように、上記第１〜第３
実施形態で図１（ａ）を用いて説明したと同様にして、
基板１１上の配線１３を埋め込む状態でフッ化酸化シリ
コンからなる第１絶縁膜１４ａを成膜する。
【００４６】その後、図４（ｂ）に示すように、第１絶
縁膜１４ａ上に、フッ素を含まない第２絶縁膜１４ｃを
成膜する。これによって、第１絶縁膜１４ａと第２絶縁
膜１４ｃとからなる絶縁膜４４を形成する。上記第２絶
縁膜１４ｃとしては、酸化シリコン，リンやホウ素を含
有する酸化シリコン，窒素や炭素を含有する酸化シリコ
ンまたは窒化ホウ素からなることとする。
縁膜１４ａ上に、フッ素を含まない第２絶縁膜１４ｃを
成膜する。これによって、第１絶縁膜１４ａと第２絶縁
膜１４ｃとからなる絶縁膜４４を形成する。上記第２絶
縁膜１４ｃとしては、酸化シリコン，リンやホウ素を含
有する酸化シリコン，窒素や炭素を含有する酸化シリコ
ンまたは窒化ホウ素からなることとする。
【００４７】ここでは、酸化シリコンからなる第２絶縁
膜１４ｃを、４００ｎｍ程度の膜厚で成膜することと
し、以下に上記図２で示した成膜装置を用いたＣＶＤ法
による成膜条件の一例を示す。 成膜ガス及び流量：シラン （ＳｉＨ4 ）＝ ８０ｓｃｃｍ 酸素 （Ｏ2 ） ＝１００ｓｃｃｍ アルゴン （Ａｒ） ＝ ５０ｓｃｃｍ 成膜雰囲気内圧力：１Ｐａ 基板加熱温度 ：２００℃ ＲＦ電力 ：２ｋＷ
膜１４ｃを、４００ｎｍ程度の膜厚で成膜することと
し、以下に上記図２で示した成膜装置を用いたＣＶＤ法
による成膜条件の一例を示す。 成膜ガス及び流量：シラン （ＳｉＨ4 ）＝ ８０ｓｃｃｍ 酸素 （Ｏ2 ） ＝１００ｓｃｃｍ アルゴン （Ａｒ） ＝ ５０ｓｃｃｍ 成膜雰囲気内圧力：１Ｐａ 基板加熱温度 ：２００℃ ＲＦ電力 ：２ｋＷ
【００４８】上記のようにして、酸化シリコンからなる
第２絶縁膜１４ｃを成膜することによって、第１絶縁膜
１４ａと第２絶縁膜１４ｃとからなる絶縁膜４４を形成
する。その後、図４（ｃ）〜図４（ｅ）に示す工程を上
記第１〜第３実施形態で図１（ｃ）〜図１（ｅ）を用い
て説明したと同様に行う。
第２絶縁膜１４ｃを成膜することによって、第１絶縁膜
１４ａと第２絶縁膜１４ｃとからなる絶縁膜４４を形成
する。その後、図４（ｃ）〜図４（ｅ）に示す工程を上
記第１〜第３実施形態で図１（ｃ）〜図１（ｅ）を用い
て説明したと同様に行う。
【００４９】これによって、配線１３を埋め込む状態で
基板１１上に設けられた酸化シリコンからなる第１絶縁
膜１４ａと、フッ素を含有しない絶縁膜からなる第２絶
縁膜１４ｃとを有し、これらの第１絶縁膜１４ａと第２
絶縁膜１４ｃとからなる絶縁膜４４に形成されたコンタ
クトホール１５内に窒化チタンからなる密着層１６を介
してプラグ１７ａを設けてなる半導体装置４が形成され
る。
基板１１上に設けられた酸化シリコンからなる第１絶縁
膜１４ａと、フッ素を含有しない絶縁膜からなる第２絶
縁膜１４ｃとを有し、これらの第１絶縁膜１４ａと第２
絶縁膜１４ｃとからなる絶縁膜４４に形成されたコンタ
クトホール１５内に窒化チタンからなる密着層１６を介
してプラグ１７ａを設けてなる半導体装置４が形成され
る。
【００５０】上記半導体装置４は、フッ化酸化シリコン
からなる第１絶縁膜１４ａで配線１３間が埋め込まれて
いることから、当該配線１３間の容量を低下させること
ができる。しかも、この第１絶縁膜１４ａ上には酸化シ
リコンからなる第２絶縁膜１４ｃが設けられていること
から、この第２絶縁膜１４ｃがバリアになって絶縁膜４
４表面からのフッ素の脱離が抑えられる。
からなる第１絶縁膜１４ａで配線１３間が埋め込まれて
いることから、当該配線１３間の容量を低下させること
ができる。しかも、この第１絶縁膜１４ａ上には酸化シ
リコンからなる第２絶縁膜１４ｃが設けられていること
から、この第２絶縁膜１４ｃがバリアになって絶縁膜４
４表面からのフッ素の脱離が抑えられる。
【００５１】このため、上記半導体装置の製造工程にお
いて、この絶縁膜４４にコンタクトホール１５を形成し
た後密着層１６を成膜した場合、上記第１〜第３実施形
態よりもさらに絶縁膜４４から密着層１６へのフッ素の
供給が抑えられ、当該フッ素によって密着層１６を構成
する窒化チタンの組成が変化することが防止される。し
たがって、上記各実施形態と同様に、絶縁膜４４上の密
着層１６をエッチバックによって除去する際には、密着
層１６が粒子状態で脱離してダスト発生することはな
い。
いて、この絶縁膜４４にコンタクトホール１５を形成し
た後密着層１６を成膜した場合、上記第１〜第３実施形
態よりもさらに絶縁膜４４から密着層１６へのフッ素の
供給が抑えられ、当該フッ素によって密着層１６を構成
する窒化チタンの組成が変化することが防止される。し
たがって、上記各実施形態と同様に、絶縁膜４４上の密
着層１６をエッチバックによって除去する際には、密着
層１６が粒子状態で脱離してダスト発生することはな
い。
【００５２】尚、上記第１〜第４実施形態においては、
第１絶縁膜１４ａの成膜表面が平坦でない場合には、こ
の第１絶縁膜１４ａ上に第２絶縁膜１４ｃ（１４ｂ）成
膜した後、ＣＭＰ（Chemical Mechamical Polishing)法
によって第２絶縁膜１４ｃ（１４ｂ）をその表面側から
研磨する。これによって、第２絶縁膜１４ｃ（１４ｂ）
の表面を平坦化する。この際、平坦化後に第１絶縁膜１
４ａ上に残る第２絶縁膜１４ｃ（１４ｂ）の膜厚が所定
膜厚以上になるように、予め第２絶縁膜１４ｃ（１４
ｂ）を厚めに成膜しておく。
第１絶縁膜１４ａの成膜表面が平坦でない場合には、こ
の第１絶縁膜１４ａ上に第２絶縁膜１４ｃ（１４ｂ）成
膜した後、ＣＭＰ（Chemical Mechamical Polishing)法
によって第２絶縁膜１４ｃ（１４ｂ）をその表面側から
研磨する。これによって、第２絶縁膜１４ｃ（１４ｂ）
の表面を平坦化する。この際、平坦化後に第１絶縁膜１
４ａ上に残る第２絶縁膜１４ｃ（１４ｂ）の膜厚が所定
膜厚以上になるように、予め第２絶縁膜１４ｃ（１４
ｂ）を厚めに成膜しておく。
【００５３】また、第１絶縁膜１４ａの表面が平坦でな
い場合には、第１絶縁膜１４ａの成膜表面をＣＭＰ法に
よって研磨して平坦化した後、上記第２絶縁膜１４ｃ
（１４ｂ）を上記所定の膜厚で成膜しても良い。この
際、第１絶縁膜１４ａは、例えば配線１３の高さの２０
０％程度の膜厚で厚めに成膜しておく。これによって、
平坦化後であっても、第１絶縁膜１４ａで配線１３が埋
め込まれた状態になるようにする。
い場合には、第１絶縁膜１４ａの成膜表面をＣＭＰ法に
よって研磨して平坦化した後、上記第２絶縁膜１４ｃ
（１４ｂ）を上記所定の膜厚で成膜しても良い。この
際、第１絶縁膜１４ａは、例えば配線１３の高さの２０
０％程度の膜厚で厚めに成膜しておく。これによって、
平坦化後であっても、第１絶縁膜１４ａで配線１３が埋
め込まれた状態になるようにする。
【００５４】（第５実施形態）図５は、第５実施形態を
説明する図であり、以下に第５実施形態の製造方法を説
明する。先ず、図５（ａ）に示す工程では、上記第１実
施形態で図１（ａ）を用いて説明したと同様にして、配
線１３間を完全に埋め込む状態で、層間絶縁膜１２を介
して基板１１上にフッ化酸化シリコンからなる絶縁膜５
４を成膜する。この絶縁膜５４は、上記第１〜第４実施
形態の第１絶縁膜１４ａと同様にして成膜する。
説明する図であり、以下に第５実施形態の製造方法を説
明する。先ず、図５（ａ）に示す工程では、上記第１実
施形態で図１（ａ）を用いて説明したと同様にして、配
線１３間を完全に埋め込む状態で、層間絶縁膜１２を介
して基板１１上にフッ化酸化シリコンからなる絶縁膜５
４を成膜する。この絶縁膜５４は、上記第１〜第４実施
形態の第１絶縁膜１４ａと同様にして成膜する。
【００５５】次に、必要に応じて絶縁膜５４表面の平坦
化を行う。ここでは、絶縁膜５４の成膜表面が段差形状
を有する場合、ＣＭＰ法によって絶縁膜５４をその表面
側から研磨する。このような平坦化を行う場合には、配
線１３上の絶縁膜５４が必要膜厚以上になるように、予
め厚めに上記絶縁膜５４を成膜しておく。
化を行う。ここでは、絶縁膜５４の成膜表面が段差形状
を有する場合、ＣＭＰ法によって絶縁膜５４をその表面
側から研磨する。このような平坦化を行う場合には、配
線１３上の絶縁膜５４が必要膜厚以上になるように、予
め厚めに上記絶縁膜５４を成膜しておく。
【００５６】その後、図５（ｂ）に示すように、絶縁膜
５４に配線１３にまで達するコンタクトホール１５を形
成する。コンタクトホール１５の形成は、上記第１実施
形態で図１（ｃ）を用いて説明したと同様の手順で行
う。
５４に配線１３にまで達するコンタクトホール１５を形
成する。コンタクトホール１５の形成は、上記第１実施
形態で図１（ｃ）を用いて説明したと同様の手順で行
う。
【００５７】次に、図５（ｃ）に示すように、熱処理を
行うことによって、絶縁膜５４の露出表面層５４ａから
フッ素を脱離させる。具体的には、４００℃で３０分間
の熱処理を行うことによって、絶縁膜５４の露出表面層
５４ａから、当該絶縁膜５４を構成するフッ化酸化シリ
コン中のフッ素を脱離させる。これによって、この絶縁
膜５４は、フッ素の含有量が６〜８％の第１絶縁膜１４
ａ部分と、この露出表面上で当該第１絶縁膜１４ａ部分
よりもフッ素の含有量が少ない第２絶縁膜１４ｂ部分と
の２層構造になる。
行うことによって、絶縁膜５４の露出表面層５４ａから
フッ素を脱離させる。具体的には、４００℃で３０分間
の熱処理を行うことによって、絶縁膜５４の露出表面層
５４ａから、当該絶縁膜５４を構成するフッ化酸化シリ
コン中のフッ素を脱離させる。これによって、この絶縁
膜５４は、フッ素の含有量が６〜８％の第１絶縁膜１４
ａ部分と、この露出表面上で当該第１絶縁膜１４ａ部分
よりもフッ素の含有量が少ない第２絶縁膜１４ｂ部分と
の２層構造になる。
【００５８】その後、図５（ｄ）及び図５（ｅ）に示す
工程は、上記第１実施形態で図１（ｄ）及び図１（ｅ）
を用いて説明したと同様に行い、コンタクトホール１５
の内壁を含む絶縁膜５４上に窒化チタンからなる密着層
１６を成膜し、さらに密着層１６上にタングステンから
なるプラグ形成層１７を成膜した後、プラグ形成層１７
及び密着層１６をこれらの上面側から続けてエッチバッ
クてコンタクトホール１５内にプラグ形成層１７からな
るプラグ１７ａを形成する。次に、ここでは図示しない
上層配線を、プラグ１７ａに接続する状態で絶縁膜５４
上に形成する。
工程は、上記第１実施形態で図１（ｄ）及び図１（ｅ）
を用いて説明したと同様に行い、コンタクトホール１５
の内壁を含む絶縁膜５４上に窒化チタンからなる密着層
１６を成膜し、さらに密着層１６上にタングステンから
なるプラグ形成層１７を成膜した後、プラグ形成層１７
及び密着層１６をこれらの上面側から続けてエッチバッ
クてコンタクトホール１５内にプラグ形成層１７からな
るプラグ１７ａを形成する。次に、ここでは図示しない
上層配線を、プラグ１７ａに接続する状態で絶縁膜５４
上に形成する。
【００５９】上記製造方法では、絶縁膜５４の露出表面
層５４ａからフッ素を脱離した後に、この絶縁膜５４上
に密着層１６が成膜される。このため、上記第１〜第４
実施形態と同様に、絶縁膜５４表面からのフッ素の脱離
を抑えることができ、密着層１６をエッチバックによっ
て除去する際に当該密着層１６が粒子状態で脱離してダ
スト発生することを防止できる。しかも、配線１３間に
位置する絶縁膜５４の下方部分におけるフッ素濃度は成
膜時の濃度に保たれるため、配線１３間の容量が確保さ
れる。
層５４ａからフッ素を脱離した後に、この絶縁膜５４上
に密着層１６が成膜される。このため、上記第１〜第４
実施形態と同様に、絶縁膜５４表面からのフッ素の脱離
を抑えることができ、密着層１６をエッチバックによっ
て除去する際に当該密着層１６が粒子状態で脱離してダ
スト発生することを防止できる。しかも、配線１３間に
位置する絶縁膜５４の下方部分におけるフッ素濃度は成
膜時の濃度に保たれるため、配線１３間の容量が確保さ
れる。
【００６０】また、コンタクトホール１５を形成した後
に絶縁膜５４の露出表面からフッ素を脱離させる工程を
行うため、コンタクトホール１５の側壁部分における絶
縁膜５４の露出表面層５４ａにおいてもフッ素濃度が低
くなる。したがって、コンタクトホール１５内において
も密着層１６の変質が防止され、当該密着層１６と絶縁
膜５４との密着性が確保される。
に絶縁膜５４の露出表面からフッ素を脱離させる工程を
行うため、コンタクトホール１５の側壁部分における絶
縁膜５４の露出表面層５４ａにおいてもフッ素濃度が低
くなる。したがって、コンタクトホール１５内において
も密着層１６の変質が防止され、当該密着層１６と絶縁
膜５４との密着性が確保される。
【００６１】（第６実施形態）第６実施形態の製造方法
と、上記第５実施形態の製造製造方法との相違点は、図
５（ｂ）に示される絶縁膜５４の露出表面層からのフッ
素の脱離方法にあり、その他の工程は上記第５実施例と
同様に行う。すなわち、ここでは、プラズマ処理を行う
ことによって、絶縁膜５４の露出表面層からフッ素を脱
離させる。以下に、プラズマ処理の一例を示す。
と、上記第５実施形態の製造製造方法との相違点は、図
５（ｂ）に示される絶縁膜５４の露出表面層からのフッ
素の脱離方法にあり、その他の工程は上記第５実施例と
同様に行う。すなわち、ここでは、プラズマ処理を行う
ことによって、絶縁膜５４の露出表面層からフッ素を脱
離させる。以下に、プラズマ処理の一例を示す。
【００６２】プラズマ生成ガス及び流量：酸素（Ｏ2 ）
＝４０ｓｃｃｍ 処理雰囲気内圧力 ：１３３０Ｐａ 基板加熱温度 ：２００℃ ＲＦ電力 ：１ｋＷ 尚、プラズマ生成ガスとしては、酸素（Ｏ2 ）の他に、
窒素を含有するガスや酸素を含有するガスを用いてもよ
い。
＝４０ｓｃｃｍ 処理雰囲気内圧力 ：１３３０Ｐａ 基板加熱温度 ：２００℃ ＲＦ電力 ：１ｋＷ 尚、プラズマ生成ガスとしては、酸素（Ｏ2 ）の他に、
窒素を含有するガスや酸素を含有するガスを用いてもよ
い。
【００６３】このような方法であっても、上記第５実施
形態と同様の半導体装置５が製造され、同様の効果が得
られる。
形態と同様の半導体装置５が製造され、同様の効果が得
られる。
【００６４】尚、上記第５及び第６実施形態において
は、絶縁膜５４の露出表面層からのフッ素の脱離は、絶
縁膜５４を成膜した後でコンタクトホール１５を形成す
る前に行っても良い。
は、絶縁膜５４の露出表面層からのフッ素の脱離は、絶
縁膜５４を成膜した後でコンタクトホール１５を形成す
る前に行っても良い。
【００６５】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、基板上に設けられた配線を埋め込む状態で
設けられたフッ化酸化シリコン膜からなる第１絶縁膜上
にフッ素の含有量が少なかまたはフッ素を含まない第２
絶縁膜を設けた構成にすることで、配線間の容量を抑え
ると共に絶縁膜表面からのフッ素の脱離を抑え、当該フ
ッ素による上層への影響を防止することが可能になる。
置によれば、基板上に設けられた配線を埋め込む状態で
設けられたフッ化酸化シリコン膜からなる第１絶縁膜上
にフッ素の含有量が少なかまたはフッ素を含まない第２
絶縁膜を設けた構成にすることで、配線間の容量を抑え
ると共に絶縁膜表面からのフッ素の脱離を抑え、当該フ
ッ素による上層への影響を防止することが可能になる。
【００６６】また、本発明の半導体装置の製造方法によ
れば、フッ化酸化シリコンからなる第１絶縁膜表面をフ
ッ素含有量が少ないかまたはフッ素を含有しない絶縁膜
からなる第２絶縁膜で覆ったり、フッ化酸化シリコンか
なる絶縁膜の露出表面層からフッ素を脱離させること
で、絶縁膜上の密着層を構成する窒化チタンの組成がフ
ッ素の供給によって劣化することが防止される。このた
め、絶縁膜と密着層との間の密着性が確保され、当該絶
縁膜上の密着層をエッチバックによって除去する際に当
該密着層が粒子状態で脱離してダスト発生することはな
い。したがって、ダストによる上層配線の短絡を防止す
ることができ、半導体装置の信頼性が確保される。しか
も、配線間の絶縁膜はフッ素の含有量が保たれているこ
とから、配線間容量も抑えられ、素子の微細化が進んだ
半導体装置における高速動作を確保することができる。
れば、フッ化酸化シリコンからなる第１絶縁膜表面をフ
ッ素含有量が少ないかまたはフッ素を含有しない絶縁膜
からなる第２絶縁膜で覆ったり、フッ化酸化シリコンか
なる絶縁膜の露出表面層からフッ素を脱離させること
で、絶縁膜上の密着層を構成する窒化チタンの組成がフ
ッ素の供給によって劣化することが防止される。このた
め、絶縁膜と密着層との間の密着性が確保され、当該絶
縁膜上の密着層をエッチバックによって除去する際に当
該密着層が粒子状態で脱離してダスト発生することはな
い。したがって、ダストによる上層配線の短絡を防止す
ることができ、半導体装置の信頼性が確保される。しか
も、配線間の絶縁膜はフッ素の含有量が保たれているこ
とから、配線間容量も抑えられ、素子の微細化が進んだ
半導体装置における高速動作を確保することができる。
【図１】第１〜第３実施形態を説明するための断面図で
ある。
ある。
【図２】半導体装置の製造に用いる成膜装置の構成図で
ある。
ある。
【図３】フッ素濃度の深さプロファイルと絶縁膜−密着
層間の密着性を示すグラフである。
層間の密着性を示すグラフである。
【図４】第４実施形態を説明するための断面図である。
【図５】第５，第６実施形態を説明するための断面図で
ある。
ある。
【図６】従来の技術を説明するための断面図である。
１，４，５ 半導体装置 １１ 基板 １３ 配線 １４，４４，５４ 絶縁膜 １４ａ 第１絶縁膜 １４ｂ，１４ｃ 第２絶縁膜 １５ コンタクトホー
ル １６ 密着層 １７ プラグ形成層 １７ａ プラグ ５４ａ 露
出表面層
ル １６ 密着層 １７ プラグ形成層 １７ａ プラグ ５４ａ 露
出表面層
Claims (10)
- 【請求項１】 基板上に設けられた配線を埋め込む状態
で当該基板上に成膜された絶縁膜を備えた半導体装置に
おいて、 前記絶縁膜は、基板上に設けられた配線を埋め込む状態
で当該基板上に成膜されたフッ化酸化シリコン膜からな
る第１絶縁膜と、 前記第１絶縁膜上に設けられた当該第１絶縁膜よりもフ
ッ素の含有量が少ないフッ化酸化シリコンからなる第２
絶縁膜とからなることを特徴とする半導体装置。 - 【請求項２】 基板上に設けられた配線を埋め込む状態
で当該基板上に成膜された絶縁膜を備えた半導体装置に
おいて、 前記絶縁膜は、基板上に設けられた配線を埋め込む状態
で当該基板上に成膜されたフッ化酸化シリコン膜からな
る第１絶縁膜と、 前記第１絶縁膜上に設けられたフッ素を含有しない第２
絶縁膜とからなることを特徴とする半導体装置。 - 【請求項３】 基板上に設けられた配線を埋め込む状態
で当該基板上にフッ化酸化シリコンからなる第１絶縁膜
を成膜する工程と、 前記第１絶縁膜上に当該第１絶縁膜よりもフッ素の含有
量が少ない第２絶縁膜を成膜する工程と、 前記第１絶縁膜及び第２絶縁膜に、前記配線または前記
基板にまで達するコンタクトホールを形成する工程と、 前記コンタクトホールの内壁を覆う状態で前記第２絶縁
膜上に窒化チタンからなる密着層を成膜した後、前記コ
ンタクトホール内を埋め込む状態で当該密着層上にプラ
グ形成層を成膜する工程と、 前記第２絶縁膜上の前記密着層及びプラグ形成層を除去
し、前記コンタクトホール内に当該プラグ形成層からな
るプラグを形成する工程と、 を行うことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、 前記第１絶縁膜の成膜は、ＣＶＤ法によって行い、 前記第２絶縁膜の成膜は、前記第１絶縁膜の成膜よりも
原料ガス中のフッ素含有ガスの割合を減少させたＣＶＤ
法によって行うこと、 を特徴とする半導体装置の製造方法。 - 【請求項５】 請求項３記載の半導体装置の製造方法に
おいて、 前記第１絶縁膜の成膜は、ＣＶＤ法によって行い、 前記第２絶縁膜の成膜は、前記第１絶縁膜の成膜におけ
る原料ガス中に水素含有ガスを添加したＣＶＤ法によっ
て行うこと、 を特徴とする半導体装置の製造方法。 - 【請求項６】 請求項３記載の半導体装置の製造方法に
おいて、 前記第１絶縁膜の成膜は、ＣＶＤ法によって行い、 前記第２絶縁膜の成膜は、前記第１絶縁膜の成膜よりも
基板温度を上昇させたＣＶＤ法によって行うこと、 を特徴とする半導体装置の製造方法。 - 【請求項７】 基板上に設けられた配線を埋め込む状態
で当該基板上にフッ化酸化シリコンからなる第１絶縁膜
を成膜する工程と、 前記第１絶縁膜上にフッ素を含有しない第２絶縁膜を成
膜する工程と、 前記第１絶縁膜及び第２絶縁膜に、前記配線または前記
基板にまで達するコンタクトホールを形成する工程と、 前記コンタクトホールの内壁を覆う状態で前記第２絶縁
膜上に窒化チタンからなる密着層を成膜した後、前記コ
ンタクトホール内を埋め込む状態で当該密着層上にプラ
グ形成層を成膜する工程と、 前記第２絶縁膜上の前記密着層及びプラグ形成層を除去
し、前記コンタクトホール内に当該プラグ形成層からな
るプラグを形成する工程と、 を行うことを特徴とする半導体装置の製造方法。 - 【請求項８】 基板上に設けられた配線を埋め込む状態
で当該基板上にフッ化酸化シリコンからなる絶縁膜を成
膜する工程と、 前記絶縁膜に、前記配線または前記基板にまで達するコ
ンタクトホールを形成する工程と、 前記絶縁膜の露出表面層からフッ素を脱離させる工程
と、 前記絶縁膜の露出表面層からフッ素を脱離させた後、前
記コンタクトホールの内壁を覆う状態で前記絶縁膜上に
窒化チタンからなる密着層を成膜し、次に前記コンタク
トホール内を埋め込む状態で当該密着層上にプラグ形成
層を成膜する工程と、 前記絶縁膜上の前記密着層及びプラグ形成層を除去し、
前記コンタクトホール内に当該プラグ形成層からなるプ
ラグを形成する工程と、 を行うことを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項８記載の半導体装置の製造方法に
おいて、 前記絶縁膜の露出表面層からフッ素を脱離させる工程で
は、熱処理を行うことによって前記絶縁膜の表面層から
フッ素を脱離させること、 を特徴とする半導体装置の製造方法。 - 【請求項１０】 請求項８記載の半導体装置の製造方法
において、 前記絶縁膜の露出表面層からフッ素を脱離させる工程で
は、プラズマ処理を行うことによって前記絶縁膜の表面
層からフッ素を脱離させること、 を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25254196A JPH1098102A (ja) | 1996-09-25 | 1996-09-25 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25254196A JPH1098102A (ja) | 1996-09-25 | 1996-09-25 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098102A true JPH1098102A (ja) | 1998-04-14 |
Family
ID=17238816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25254196A Pending JPH1098102A (ja) | 1996-09-25 | 1996-09-25 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098102A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002046810A1 (en) * | 2000-12-08 | 2002-06-13 | Sony Corporation | Semiconductor device and method for manufacture thereof |
| US6586838B2 (en) | 2001-02-26 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1996
- 1996-09-25 JP JP25254196A patent/JPH1098102A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002046810A1 (en) * | 2000-12-08 | 2002-06-13 | Sony Corporation | Semiconductor device and method for manufacture thereof |
| US6856018B2 (en) | 2000-12-08 | 2005-02-15 | Sony Corporation | Semiconductor device and method of manufacture thereof |
| US6989330B2 (en) | 2000-12-08 | 2006-01-24 | Sony Corporation | Semiconductor device and method of manufacture thereof |
| KR100840880B1 (ko) | 2000-12-08 | 2008-06-24 | 소니 가부시끼 가이샤 | 반도체 장치 및 그 제조 방법 |
| US6586838B2 (en) | 2001-02-26 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1182275B1 (en) | Method of forming an interlayer insulating film | |
| US6340843B1 (en) | Plasma CVD dielectric film and process for forming the same | |
| US6417092B1 (en) | Low dielectric constant etch stop films | |
| US20090104774A1 (en) | Method of manufacturing a semiconductor device | |
| JPH08153784A (ja) | 半導体装置の製造方法 | |
| WO2005069367A1 (ja) | 半導体装置の製造方法および成膜システム | |
| US6951807B2 (en) | Semiconductor device and manufacturing method thereof | |
| GB2319891A (en) | Low dielectric constant interlayer insulators | |
| KR20010075566A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3178375B2 (ja) | 絶縁膜の形成方法 | |
| JPH07335559A (ja) | 半導体装置の製造方法 | |
| JP3236576B2 (ja) | 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置 | |
| EP1037276B1 (en) | Method for forming a porous silicon dioxide film | |
| US5905298A (en) | Semiconductor device having an insulation film of low permittivity and a fabrication process thereof | |
| JPH1074835A (ja) | 半導体装置の製造方法 | |
| JPH098031A (ja) | 化学的気相成長法による絶縁膜の製造方法 | |
| JP4738349B2 (ja) | 低ｋのｃｖｄ材料の勾配堆積 | |
| JP3749162B2 (ja) | 半導体装置の製造方法 | |
| US20020142104A1 (en) | Plasma treatment of organosilicate layers | |
| WO2000054328A1 (fr) | Systeme de fabrication de dispositif semi-conducteur | |
| JPH06104181A (ja) | 光ｃｖｄ法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法 | |
| JPH1098102A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3508321B2 (ja) | 絶縁膜の形成方法 | |
| JP3371188B2 (ja) | 絶縁膜の成膜方法 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 |