JP4413694B2 - スピンオンガラスによるシリコン酸化膜の形成方法 - Google Patents

Description

本発明は、ポリシラザンを含むスピンオンガラス（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ、ＳＯＧ）組成物を硬化させてシリコン酸化膜を形成する方法に関し、より詳細には、半導体装置を製造する際に、酸化剤溶液を用いてスピンオンガラス膜を硬化させ、シリコン酸化膜を形成する方法に関する。

近年、より速い応答速度と大容量の貯蔵能力を有する半導体装置を製造するために、半導体装置のデザイン及び製造方法の改善が続けられている。このような最近の要求に対応して、半導体装置の集積度、信頼性、経済性、及び応答速度等を向上させるために、半導体装置のデザイン及び製造工程を改善するための努力が続けられている。

集積回路を製造するためには、単一基板上にトランジスタ、キャパシタ等の多くの回路素子を形成しなければならない。次いで、回路の所望の機能を得るために、多様なトランジスタ及び他の素子を、金属のような導電性物質の一つ以上のパターンを用いて電気的に相互に接続する。例えば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、バイポーラＶＬＳＩ（Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）、及びＵＬＳＩ（Ｕｌｔｒａ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）装置は、多くの個々のトランジスタが互いに接続される多層配線構造を有することで、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような装置を形成する。このような多層配線構造の加工においては、回路素子及び相互接続パターンが形成されるにつれて、最上層の表面は徐々に不規則となり、平坦ではなくなる。

例えば、金属配線層を有する半導体ウェーハを製造する場合には、基板上に下部回路素子を形成し、次いで前記回路素子を被覆する第１の層間絶縁膜を蒸着させる。その後、前記下部回路素子の特定の領域と電気的に接続するためのコンタクトホールを、前記第１の層間絶縁膜の特定の領域に形成する。更に、第１の金属層を蒸着させ、パタニングし、及びエッチングすることにより、第１の金属パターンを形成する。前記第１の層間絶縁膜の下部回路素子は平坦ではないため、前記第１の層間絶縁膜の表面もまた平坦とはならない場合がある。平坦でない前記第１の層間絶縁膜上に第１の金属層が直接形成される場合、前記第１の層間絶縁膜の突出部やクラックのために、前記金属層には、薄くなったり亀裂が発生したりするといった多様な不良が発生する虞がある。

同様に、１つ以上の追加的な導電性パターンを形成する場合に、１つ以上の絶縁膜が下部の導電性パターン上に形成され、少なくとも最初に積層される絶縁膜は下部導電性パターンの屈曲を反映して平坦ではなくなる。第２の金属層が平坦でない絶縁膜上に直接形成される場合、この第２の金属層にもまた、前記絶縁膜の突出部やクラックのために、薄くなったり亀裂が発生したりするといった多様な不良が発生する虞がある。

このような金属パターンの不良により、得られる半導体装置の歩留まり及び信頼性が低下するので、従来の半導体装置の製造工程では、コンタクトもしくはビア開口部を形成する前に、又は導電性膜を蒸着させる前に、絶縁膜上に比較的平坦な表面を作製するための平坦化工程が必要とされる。複数の金属間の相互接続層が使用される場合、連続する金属層間に形成される絶縁膜が平坦化されると、金属層の均一性が向上し、形成される金属パターンの不良が減少しうる。

高密度プラズマ（Ｈｉｇｈ−Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：ＨＤＰ）酸化物膜、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）酸化膜、Ｏ_３−テトラエチルオルトシリケート（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ：ＴＥＯＳ）のような多様な物質が、シャロートレンチアイソレーション（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）工程において溝の開口部を満たすための絶縁膜として、又は導電層の間に位置する層間絶縁膜として用いられうる。しかしながら、このような種類の酸化膜は、ギャップフィル（ｇａｐ−ｆｉｌｌｉｎｇ）特性が良好ではなく、例えば、０.１３μｍ及び０.１０μｍ以下のようなデザインルールを有する半導体装置に使用されると、前記酸化膜上にブリッジ（ｂｒｉｄｇｅｓ）、ギャップ（ｇａｐｓ）、又はボイド（ｖｏｉｄｓ）等が形成されるという問題がある。

層間絶縁膜を平坦化することを目的として、リフロー特性が高いＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を用いたリフロー工程や、スピンオンガラス膜を用いたコーティング工程、及びウェーハ表面の物質を除去するための化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）法等の多様な方法が開発されている。

導電性配線間のギャップを埋めるための層間絶縁膜の材料として、ＢＰＳＧを用いる方法が広く使用されてきた。しかし、蒸着されたＢＰＳＧ膜の特性は、装置に特異的な蒸着パラメータに高度に依存する。また、前記ＢＰＳＧの蒸着工程に用いられるガスは高価であり、毒性が強く、蒸着された後にも、より平坦な平面を得るための高温のリフロー工程が必要である。更に、他の酸化物と比較すると、ＢＰＳＧはフッ化水素（ｈｙｄｒｏｇｅｎ ｆｌｕｏｒｉｄｅ：ＨＦ）、緩衝フッ化水素（Ｂｕｆｆｅｒｅｄ ＨＦ：ＢＨＦ）溶液等を用いるウェットエッチングにおけるエッチング速度が大きいため、エッチング工程の制御が複雑である。

２５６Ｍビット以上の容量を有するＤＲＡＭのようなＶＬＳＩの製造のために、集積度が増加し、デザインルール幅が減少するにつれて、ＢＰＳＧ絶縁膜は、ブリッジやボイドのような欠陥を生成するようになり、装置の歩留まり及び信頼性が低下する。更に、エッチング選択性の問題を解決する目的でエッチング停止層が用いられうるが、ＢＰＳＧ膜の形成はこのエッチング停止層に損傷を与える場合があり、かような更なる膜を形成するために工程が複雑になる。結果的に、従来のＢＰＳＧ工程では、充分に平坦な表面を得るために、熱的リフロー工程及び／又は高費用のＣＭＰ工程を実施するのが一般的である。

前述したＢＰＳＧ工程に対する代替工程として、スピンオンガラス組成物をスピンコーティングして下部構造上に平坦なスピンオンガラス膜を形成することにより絶縁膜を形成する工程があり、単純なコーティング工程で平坦な絶縁膜を形成することができる工程として広く知られている。例えば、特許文献１には、スピンオンガラス組成物を用いてポリシラザン膜を形成した後、ポリシラザン膜を酸素雰囲気下で仮焼してシリコン酸化膜に転換させる方法が開示されている。特許文献２には、パーヒドロポリシラザン（ＰＨＰＳ）を含むスピンオンガラス膜を熱処理してシリコン酸化膜を形成する方法が開示されている。特許文献３には、無機スピンオンガラス膜を形成した後、２段階の熱処理工程を経て、前記無機スピンオンガラス膜をシリコン酸化膜に転換する方法が開示されている。特許文献４には、基板上にスピンオンガラス膜を形成し、５０〜３５０℃で前記スピンオンガラス膜をソフトベーキングして前記スピンオンガラス膜から溶媒を除去し、３５０〜５００℃でハードベーキングしてパーティクルの発生を抑制し、その後、前記スピンオンガラス膜を６００〜１，２００℃でアニーリングして酸化膜を形成する方法が開示されている。

特許文献５には、平均分子量１００〜１００，０００の無機ポリシラザンを用いて、気泡が除去されたポリシラザンを製造する方法が開示されている。特許文献６には、塩基触媒の存在下で、ポリアミノシラン化合物を、ポリ水素化された窒素含有化合物と反応させることにより、又は、塩基性固体酸化物触媒の存在下で、ポリ水素化されたシリコン化合物を、ポリ水素化された窒素含有化合物と反応させることにより、ポリシラザンを製造する方法が開示されている。特許文献７には、約１，１２０の平均分子量を有するＰＨＰＳを製造する方法が開示されている。特許文献８及び特許文献９には、一定範囲の分子量を有するポリシラザンを製造する方法が開示されている。

ポリシラザン系のスピンオンガラス材料は、基本構造としてＳｉ−Ｎ、Ｓｉ−Ｈ、Ｎ−Ｈ結合を有する。前記スピンオンガラス材料を、通常は酸素及び水蒸気を含む適当な雰囲気下で充分な温度にまで加熱すると、Ｓｉ−Ｎ結合の大部分がＳｉ−Ｏ結合に転換又は置換される。従って、このようなスピンオンガラス材料を用いてシリコン酸化膜に転換する方法は、比較的単純なスピンコーティング工程及び熱硬化工程により行うことができるので、簡便に行うことができ、費用も安いという長所を有している。

しかしながら、前述した硬化工程において全てのＳｉ−Ｎ結合がＳｉ−Ｏ結合に置換されるわけではない（特許文献１０参照）。残留している実質的に全てのＳｉ−Ｎ結合をＳｉ−Ｏ結合に転換するためには、硬化したスピンオンガラス膜を酸化雰囲気下で約６００〜１，２００℃の高温でアニーリングする必要がある。前記スピンオンガラス膜を３００〜６００℃の温度で処理した場合には、スピンオンガラス膜中のポリシラザンの酸化シリコン（ＳｉＯ_２）への転換は不完全であり、不安定なＳｉＨ_ｘＮ_ｙＯ_ｚ（ここで、ｘ、ｙ、ｚは正の実数である）が生成してしまう。また、このような不安定な構造を有する膜は、ＳｉＨ_ｘＮ_ｙＯ_ｚを完全にＳｉＯ_２膜に転換させるために、大気中の酸素や水蒸気と長時間にわたって反応してしまう。

図１は、ハードベーキング直後のスピンオンガラス膜、及び前記ハードベーキングの直後に、大気中に７日間放置されたスピンオンガラス膜の吸光度を示すフーリエ変換赤外（ＦＴＩＲ）分光グラフである。前記スピンオンガラス膜は、基板上にスピンオンガラス組成物を約３，４００Åの厚さで蒸着して形成した。次いで、蒸着したスピンオンガラス膜を、酸素雰囲気下で約１０〜６０分間、約４００℃の温度にてハードベーキングした。その後、得られたスピンオンガラス膜の吸光度をＦＴＩＲにより測定した。また、ハードベーキングされたスピンオンガラス膜を有する基板を大気中に７日間放置し、同様にスピンオンガラス膜の吸光度を測定した。図１に示すように、ＦＴＩＲグラフａは、スピンオンガラス膜に対するハードベーキング直後に測定されたものであり、ＦＴＩＲグラフｂは、スピンオンガラス膜をハードベーキング後、７日間放置した後に測定されたものである。

図１のグラフのピークを比較すると、前記ハードベーキング段階の直後には、前記スピンオンガラス膜は主要なＳｉ−Ｏ結合のみならず、少量のＮ−Ｈ結合及びＳｉ−Ｈ結合をも明らかに含む。しかしながら、７日後には不安定な結合である前記Ｎ−Ｈ結合及びＳｉ−Ｈ結合がＳｉ−Ｏ結合に転換し、前記Ｎ−Ｈ結合及びＳｉ−Ｈ結合のピークが実質的に消失した。

図２は、約２４時間、スピンオンガラス膜の厚さ（Å）及び反射指数（ｒｅｆｌｅｃｔｉｖｅ ｉｎｄｅｘ、以下「ＲＩ」）の変化を追跡したグラフであり、図３は、約一週間、同様に前記スピンオンガラス膜の厚さ及びＲＩの変化を追跡したグラフである。図４は、約２４時間、前記スピンオンガラス膜のエッチング速度の変化を追跡したグラフであり、図５は、約１週間、同様に前記スピンオンガラス膜のエッチング速度の変化を追跡したグラフである。

前記スピンオンガラス膜は、基板上にスピンオンガラス組成物を約３，４００Åの厚さで蒸着させて形成した。次いで、蒸着させたスピンオンガラス膜を、酸素雰囲気下で約６０分間、約４００℃の温度でハードベーキングした。次いで、前記スピンオンガラス膜のＲＩ及び厚さを繰り返し測定して、図２及び図３のデータを得た。図２及び図３において、前記ＲＩの測定値は□で示され、前記厚さの測定値は◆で示される。スピンオンガラス膜の形成とウェットエッチングの開始との間の遅延時間の関数としてのスピンオンガラスのエッチング速度を調べる目的で、実質的に一定なエッチング条件下で、フッ化水素（ＨＦ）を含む酸化エッチング液を用いて、前記スピンオンガラス膜のエッチング速度を繰り返し測定して、図４及び図５のデータを得た。

図２及び図３、並びに図４及び図５に示すように、前記スピンオンガラス膜のＲＩ、厚さ、及びエッチング速度は時間によって変化し、前記スピンオンガラスのエッチング工程の調節が複雑な影響を受け、スピンオンガラス膜のエッチングの過剰（ｏｖｅｒｅｔｃｈ）や不足（ｕｎｄｅｒｅｔｃｈ）の機会が増大する。酸素雰囲気下でのエイジングによりかような問題が防止されうるが、エイジングには長時間を要するため、製造工程を遅延させてしまう。
米国特許第５，３１０，７２０号明細書 米国特許第６，４７９，４０５号明細書 米国特許第５，９７６，６１８号明細書 大韓民国特許出願公開第２００２−４５７８３号明細書 米国特許第５，４９４，９７８号明細書 米国特許第５，９０５，１３０号明細書 米国特許第５，４３６，３９８号明細書 米国特許第４，９３７，３０４号明細書 米国特許第４，９５０，３８１号明細書 特開平１１−１４５２８６号公報

従って、本発明の目的は、酸化剤溶液を用いてスピンオンガラスによる膜を硬化させて、シリコン酸化膜を形成する方法を提供することにある。

前述した本発明の目的を達成するために、本発明は、半導体装置の製造工程中に採用されうる方法として、半導体基板上にポリシラザンを含むスピンオンガラス膜を形成する段階と、前記スピンオンガラス膜を酸化剤溶液で処理して前記ポリシラザンを酸化シリコンに転換させる段階とを含む半導体基板上へのシリコン酸化膜の形成方法を提供する。前記形成方法は、１回以上の熱処理を行う段階を更に含んでもよい。前記酸化剤溶液は、例えば、オゾン、過酸化物（例えば、Ｈ_２Ｏ_２）、過マンガン酸塩（例えば、ＫＭｎＯ_４）、次亜塩素酸塩（例えば、ＣａＣｌ_２Ｏ_２、ＮａＣｌＯ）、亜塩素酸塩（例えば、ＮａＣｌＯ_２）、塩素酸塩（例えば、ＮａＣｌＯ_３）、過塩素酸塩（例えば、ＫＣｌＯ_４）、次亜臭素酸塩（例えば、ＣａＢｒＯ_２、ＮａＢｒＯ）、亜臭素酸塩（例えば、ＮａＢｒＯ_２）、臭素酸塩（例えば、ＮａＢｒＯ_３）、次亜ヨウ素酸塩（例えば、ＣａＩ_２Ｏ_２、ＮａＩＯ）、亜ヨウ素酸塩（例えば、ＮａＩＯ_２）、ヨウ素酸塩（例えば、ＬｉＩＯ_３、Ｃａ（ＩＯ_３）_２、ＫＩＯ_３）、及び強酸（例えば、Ｈ_２ＳＯ_４、ＨＮＯ_３）のうち一つ以上の酸化剤を含みうる。前記酸化剤溶液中の前記酸化剤濃度は、前記酸化剤の種類に応じて約１質量ｐｐｍ〜４０質量％であり、前記酸化剤溶液の温度は、約５〜１２５℃であり、好ましくは、約２５〜８０℃である。前記酸化剤溶液は、従来公知の、酸化剤溶液槽中に半導体基板をディッピング又は浸漬する方法、又は前記酸化剤溶液を前記スピンオンガラス膜の表面にスプレー又はパドリングする方法により、前記スピンオンガラス膜に塗布されうる。

従って、ポリシラザンを含むスピンオンガラス膜を酸化剤溶液で処理することによりシリコン酸化膜を形成する場合には、前記シリコン酸化膜は、たとえ前記スピンオンガラス膜の塗布時とシリコン酸化膜への転換時との間に、又はシリコン酸化膜への転換時と前記シリコン酸化膜のエッチング時との間に遅延が存在しても、ほぼ一定なエッチング速度を示す。これにより短時間での前記シリコン酸化膜の硬化が可能となるため、工程時間を短縮させることができ、後のエッチング工程に対して変動が少なく、安定したシリコン酸化膜に転換されうるスピンオンガラス膜が製造されうる。

以下、本発明の好ましい実施形態を、添付の図面を参照して詳細に説明する。

本発明の一実施形態によれば、酸化剤溶液を用いてスピンオンガラス膜を硬化させて、ＶＬＳＩ及びＵＬＳＩ半導体装置の製造に好ましく用いられるシリコン酸化膜を形成する方法が提供される。本実施形態において用いられうるスピンオンガラス組成物は、ＰＨＰＳのようなポリシラザンを含み、前記ポリシラザンは、−（ＳｉＨ_２ＮＨ）_ｎ−の一般式を有し、この際、ｎは、正の整数である。ポリシラザンは、ハロシラン（ｈａｌｏｓｉｌａｎｅ）をルイス塩基と反応させて複雑な化合物を得て、次いで前記複雑な化合物をアンモニアと反応させることにより得られる。ポリシラザンはまた、（i）ＳｉＣｌ_４やＳｉＨ_２Ｃｌ_２のようなハロゲン化ケイ素をアミンと反応させることにより；（ii）アルカリ金属ハロゲン化物触媒を用いて、シラザンをポリシラザンに重合させることにより；又は（iii）遷移複合金属化合物とアミン化合物とを用いて、シラン化合物を脱水素することにより、調製されうる。

本実施形態において用いられるスピンオンガラス組成物は、１つ以上のポリシラザン化合物の溶液を含む。無機溶媒及び有機溶媒の双方が前記スピンオンガラス組成物の調製に用いられることができ、トルエン、ベンゼン、キシレン、ジブチルエーテル、ジエチルエーテル、ＴＨＦ、ＰＧＭＥ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｍｅｔｈｏｘｙ ｅｔｈｅｒ）、ＰＧＥＭＡ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｅｔｈｅｒ ｍｏｎｏｍｅｔｈｙｌ ａｃｅｔａｔｅ）、及びヘキサンのような、芳香族溶媒、脂肪族溶媒、又はエーテル系溶媒が使用されうる。ＰＨＰＳをポリシラザンとして用いる場合、スピンオンガラス組成物中のＰＨＰＳの含有量は、約５〜３０質量％程度である。スピンオンガラス組成物中のＰＨＰＳ濃度が約３０質量％を超えると安定性が低下し、その結果、前記溶液の使用可能時間が減少したり、得られたスピンオンガラス膜におけるクラックの発生や、均一性の低下といった欠陥が生じる可能性が増加する虞がある。一方、スピンオンガラス組成物中のＰＨＰＳ濃度が約５質量％未満であると、得られるスピンオンガラス膜の厚さを調節することが困難であり、スピンオンガラス膜の所定の厚さを与える揮発性有機放出（ｖｏｌａｔｉｌｅ ｏｒｇａｎｉｃ ｅｍｉｓｓｉｏｎ）が増加する。従って、本実施形態において用いられるスピンオンガラス組成物は、例えば、組成物の全量に対して、約５〜３０質量％のＰＨＰＳ、及び約７０〜９５質量％の溶媒を含む。前記スピンオンガラス組成物は、スピンコーティング又はスプレーコーティングを用いて半導体基板の表面に塗布され、平坦な表面膜を形成しうる。

本実施形態において用いられるポリシラザンは、所定の分子量の範囲を有するように、上述した方法により調製され、特定の分子量の範囲のポリシラザンを含むスピンオンガラス組成物を調製するために、分子量に応じて更に分画されうる。例えば、ＰＨＰＳを合成し分留して、約１，０００〜８，０００の重量平均分子量を有するＰＨＰＳを含むスピンオンガラス組成物を調製しうる。また、含まれるポリシラザン化合物の重量平均分子量、スピンオンガラス組成物中のポリシラザン含有量、及び使用される溶媒は、前記スピンオンガラス組成物の粘度に影響を及ぼす。この粘度は、分子のサイズ及びポリシラザン含有量が増加するほど大きくなる。

更に、スピンオンガラス組成物中に含まれるポリシラザンが、約３.０以下の分子量分散度を有する場合、分画効率及び歩留まりが低下する虞がある。ここで、分子量分散度とは、数平均分子量に対する重量平均分子量の比の値を意味する。しかし、本実施形態において用いられるスピンオンガラス組成物中に含まれるポリシラザンが４.０以上の分子量分散度を有する場合、かようなスピンオンガラス組成物を硬化させることにより形成されるシリコン酸化膜の均一性は減少しうる。

前記スピンオンガラス組成物は、得られるスピンオンガラス膜及びシリコン酸化膜の特性を調節するために、ホウ素、フッ素、リン、ヒ素、炭素、酸素、又はこれらの混合物を含んでもよい。例えば、スピンオンガラス組成物中にホウ素化合物及び／又はリン化合物を配合することにより、、従来のホウケイ酸塩ガラス（ＢＳＧ）、ＢＰＳＧ、又はリンケイ酸塩ガラス（ＰＳＧ）膜の特徴を有するシリコン酸化膜を製造しうる。

半導体表面に塗布されたスピンオンガラス組成物の粘度は、スピンオンガラス膜及び前記スピンオンガラス膜の硬化により形成されるシリコン酸化膜の平坦性に影響を及ぼす。約１０〜１０００ｓ^−１の剪断速度で、約１〜１０ｍＰａ・ｓの範囲の粘度を有するスピンオンガラス組成物により、均一性及び平坦性が向上しうる。

本実施形態において、スピンオンガラス組成物を硬化させて酸化シリコンを形成するために用いられる酸化剤組成物は、一般的に水溶液の形態である。この酸化剤溶液は、オゾン、過酸化物（例えば、Ｈ_２Ｏ_２）、過マンガン酸塩（例えば、ＫＭｎＯ_４）、次亜塩素酸塩（例えば、ＣａＣｌ_２Ｏ_２、ＮａＣｌＯ）、亜塩素酸塩（例えば、ＮａＣｌＯ_２）、塩素酸塩（例えば、ＮａＣｌＯ_３）、過塩素酸塩（例えば、ＫＣｌＯ_４）、次亜臭素酸塩（例えば、ＣａＢｒＯ_２、ＮａＢｒＯ）、亜臭素酸塩（例えば、ＮａＢｒＯ_２）、臭素酸塩（例えば、ＮａＢｒＯ_３）、次亜ヨウ素酸塩（例えば、ＣａＩ_２Ｏ_２、ＮａＩＯ）、亜ヨウ素酸塩（例えば、ＮａＩＯ_２）、ヨウ素酸塩（例えば、ＬｉＩＯ_３、Ｃａ（ＩＯ_３）_２、ＫＩＯ_３）、及び強酸（例えば、Ｈ_２ＳＯ_４、ＨＮＯ_３）のうちの一つ以上の酸化剤を含みうる。

前記酸化剤溶液中の前記酸化剤濃度は、前記酸化剤の種類に応じて約１質量ｐｐｍ〜４０質量％であり、前記酸化剤溶液の温度は、約５〜１２５℃であり、好ましくは、約２５〜８０℃である。前記酸化剤溶液は、従来公知の、酸化剤溶液槽に半導体基板をディッピング又は浸漬する方法、又は前記酸化剤溶液を前記スピンオンガラス膜の表面にスプレー又はパドリングする方法により、前記スピンオンガラス膜に塗布されうる。

処理されるスピンオンガラス膜の厚さ及びポリシラザン含有量に応じて、酸化剤溶液の方法、含まれる酸化剤の組合せ、及び前記酸化剤溶液の温度が選択され、前記スピンオンガラス膜は、前記酸化剤溶液により約１〜３０分間処理される。前記酸化剤溶液は、約１〜２００質量ｐｐｍのオゾン濃度を有するオゾン水溶液であってもよい。本実施形態において、前記酸化剤溶液は、約２０〜４０℃の温度で約５〜１００質量ｐｐｍのオゾン濃度を有するオゾンを含む溶液であってもよい。また、前記酸化剤溶液は、約２５〜９０℃の温度で約０.５〜３０質量％の濃度を有する過酸化水素水溶液であってもよい。前記過酸化水素水溶液は、水酸化アンモニウムの濃度が過酸化水素の濃度に対して質量比（水酸化アンモニウム：過酸化水素）で約１：３〜１：１０である、過酸化水素及び水酸化アンモニウムの水溶液であってもよい。本発明の一実施形態において、水酸化アンモニウム及び過酸化水素の溶液は、約３０〜９０℃の温度でそれぞれ１〜３０質量％の水酸化アンモニウム及び過酸化水素を含むことが好ましく、１：４（水酸化アンモニウム：過酸化水素）の濃度比を有することがより好ましい。本発明の他の実施形態において、前記酸化剤溶液は、約４０〜８０℃の温度で、約３〜１０質量％の過酸化水素を含み、約０.５〜５質量％の水酸化アンモニウムを含む過酸化水素及び水酸化アンモニウムの水溶液である。

スピンコーティング法を用いると、スピンオンガラス組成物は、不連続な表面を有する半導体基板上にコーティングされ、ほぼ平坦な表面を有するスピンオンガラス塗膜を形成する。前記半導体基板上の不連続な表面は、ゲート電極構造、キャパシタ構造、又はワード線やビット線といった導電性金属配線パターンのような導電性パターンに起因する。かような段差のある表面は、シャロートレンチアイソレーション（ＳＴＩ）構造の製造中に形成される溝のような、半導体表面上の凸部及び／又は凹部を生じる他の構造の結果である場合もある。本発明の一実施形態において、スピンオンガラス膜は、基板表面上の段差構造や不連続な表面の上の、及び／又はその間の、層間絶縁膜として用いられる絶縁性シリコン酸化膜を形成するために用いられうる。

本発明の一実施形態において、前記基板表面上に形成された実質的に平坦なスピンオンガラス膜は、酸化剤溶液を用いた処理及び酸化雰囲気下でのハードベーキングにより、実質的に平坦なシリコン酸化膜へと転換されうる。図６〜図１６は、本発明の一実施形態による半導体装置の製造工程における一連のシリコン酸化膜の形成方法を示す断面図である。図６に示すように、シリコンのような半導体物質を含むｐ型の基板１０は、前記基板１０内にエッチングされた一連の溝１２を有し、アイソレーション領域（アイソレーショントレンチ構造）を定義する。前記溝１２の深さ及び幅は、使用される特定のデザインルールに応じて変化しうるが、一例を挙げると、深さが約３，６００Å、及び幅が約１，２５０Åである。ポリシラザン及び第１の溶媒を含むスピンオンガラス組成物は、前記基板１０上に塗布されて、前記溝１２を満たし、前記基板１０の残りの表面を被覆して実質的に平坦な第１のスピンオンガラス膜１３を形成する。前記スピンオンガラス膜の厚さは特定の半導体工程に応じて変化しうるが、一例を挙げると、厚さは約２，０００〜９，０００Åである。

具体的には、スピンオンガラス塗膜から前記第１の溶媒の実質的に全部が蒸発するのに充分な時間、前記スピンオンガラス塗膜を約４００℃以下の温度で加熱して、第１のスピンオンガラス膜１３を形成する。本発明の一実施形態において、前記第１のスピンオンガラス膜１３を、前記第１のスピンオンガラス膜から前記第１の溶媒の大部分を除去するために、約５０〜３５０℃の温度で約１０分間以下の間、予備ベーキングしてもよい。前記予備ベーキングは、一定の温度で行われてもよく、前記予備ベーキング工程中に、温度を直線的に又は段階的に変化させてもよい。

前記予備ベーキングの後、前記第１のスピンオンガラス膜１３の厚さを減少させ、前記スピンオンガラス膜１３の表面の平坦性を向上させ、及び／又は前記半導体基板１０の一部を露出させる目的で、前記スピンオンガラス膜１３をエッチバック工程に供してもよい。また、前記予備ベーキングの後に、前記第１のスピンオンガラス膜１３に、更なる熱処理を施してもよい。更なる熱処理としては、ハードベーキング及びメインベーキングが挙げられる。前記ハードベーキングは、酸素及び／又は水蒸気を含む酸化雰囲気下で行われ、前記メインベーキングは、例えば、窒素及び／又はアルゴン、あるいは、真空のような実質的に非酸化条件の雰囲気下で行われる。例えば、前記第１のスピンオンガラス膜１３を緻密化するのに充分な時間、前記第１のスピンオンガラス膜１３を約３００〜６００℃の温度で加熱する方法や、前記第１のスピンオンガラス膜１３のフッ化水素（ＨＦ）のエッチングに対する抵抗を少なくとも５０％上昇させるのに充分な時間、約３００〜６００℃の温度で加熱する方法が挙げられる。本発明の一実施形態においては、前記第１のスピンオンガラス膜１３を、約１０〜１２０分間、約３００〜５００℃の温度でハードベーキングして、酸化雰囲気下での粒子の生成を抑制する。前記ハードベーキングを酸化雰囲気下で行うと、前記第１のスピンオンガラス膜に含まれるＰＨＰＳの一部が酸化シリコンに転換される。

図７に示すように、前記第１のスピンオンガラス膜１３を、次いで、約０〜２００℃の温度で酸化剤溶液で処理して硬化させ、シリコン酸化膜１３ａを形成する。前記酸化剤溶液は、例えば、オゾン、過酸化物、過マンガン酸塩、次亜塩素酸塩、亜塩素酸塩、塩素酸塩、過塩素酸塩、次亜臭素酸塩、亜臭素酸塩、臭素酸塩、次亜ヨウ素酸塩、亜ヨウ素酸塩、ヨウ素酸塩、及び強酸のうち、一つ以上の酸化剤を含みうる。処理時間、処理温度、酸化剤の種類及び酸化剤の濃度の多様な組合せが、前記第１のスピンオンガラス膜１３を第１のシリコン酸化膜１３ａに転換するために用いられうる。この硬化工程において、残りのＰＨＰＳ、即ち、前記第１のスピンオンガラス膜１３を酸化雰囲気下でベーキングした際に酸化シリコンに転換されなかった部分、の実質的に全部が、二酸化シリコンに転換される。

前記第１のシリコン酸化膜１３ａを形成した後、前記膜の厚さを減少させ、表面の平坦性を向上させ、シリコン酸化膜の一部を除去し、及び／又は基板の一部を露出させる目的で、前記第１のシリコン酸化膜１３ａを更に加工してもよい。更なる加工としては、シリカ、酸化セリウム（ＣｅＯ_２）、アルミナ、又はマグネシア（Ｍｎ_２Ｏ_３）のような物質を研磨材として用いるＣＭＰ工程、ＮＨ_ｘＦ_ｙ、ＣＦ_ｘ、又はＣＨ_ｘＦ_ｙ（ｘ、ｙは正の整数）をエッチングガスとして用いるドライエッチング工程、又はＨＦ溶液などをエッチング液として用いたウェットエッチング工程などが挙げられ、これにより酸化シリコンが除去されうる。

前記第１のシリコン酸化膜１３ａに更なる熱処理を施すことにより前記膜の密度を増加させてもよい。この更なる熱処理によれば、前記第１のシリコン酸化膜１３ａは、前記ハードベーキング工程又はメインベーキング工程の温度よりも高い温度でアニーリングされて緻密化される。例えば、前記第１のシリコン酸化膜１３ａは、約１０〜１２０分間の間、約６００〜１２００℃の温度でアニーリングされてもよい。前記アニーリング工程は、酸素、水素、窒素、水蒸気、又はこれらの混合物を含む雰囲気下で行われうる。本発明の一実施形態におけるかような高温での熱処理は、かような高温で損傷される金属構造や金属パターンが存在しないために可能となる。なお、このように緻密化されたシリコン酸化膜を、上述した手法により平坦化させてもよい。

図８に示すように、一般的にはＣＭＰ工程、ドライエッチング工程、又はウェットエッチング工程により前記シリコン酸化膜１３ａの上部は除去され、半導体基板１０の上部表面が露出する。この際、溝１２は、酸化シリコン１４により実質的に満たされた状態である。ドライエッチング工程又はウェットエッチング工程が、単独で又はＣＭＰ工程と共にもしくはＣＭＰ工程に続いて行われると、前記シリコン酸化膜１３ａは、過度にエッチングされ、前記溝１２を満たす酸化シリコンの一部を除去して、前記溝１２の上部側壁部分が露出し、酸化シリコンの上部表面１４ａが生成しうる。前記酸化シリコンの上部表面１４ａは、半導体基板１０の上部表面に対して凹んでいる酸化面である。本発明のシリコン酸化膜の形成方法は、かような凹部パターンを有する半導体基板にも適用されうる。また、後述するような金属などの導電性の物質からなるパターンを有する基板にも適用されうる。更に、シャロートレンチアイソレーション開口部などの構造を有する基板に適用されてもよい。

上述したような過度のエッチングは、溝１２におけるボイドの生成を抑制することを目的として、特に、露出したボイドを満たし、過度のエッチングにより溝１２の上部に開けられた空間を再度満たす、更なるスピンオンガラス膜を塗布する場合に用いられうる。

図９に示すように、半導体基板１０のメモリセルを形成するための所望の領域（セルアレイ領域）に、リンやヒ素のようなｎ型不純物をドーピングすることにより、ｎ型半導体領域２０が形成されうる。ｐ型ウェル３０は、半導体基板１０のセルアレイ領域及び周辺回路領域に、ホウ素のようなｐ型不純物をドーピングすることにより形成されうる。同様に、ｎ型ウェル４０は、前記周辺回路領域に、リンやヒ素のようなｎ型不純物をドーピングすることにより形成されうる。

次いで、しきい電圧Ｖ_Ｔのような装置パラメータを調節することを目的として、ホウ素のような不純物を前記ｐ型ウェル３０及び／又は前記ｎ型ウェル４０にドーピングしてもよい。その後、前記ｐ型ウェル３０及び／又は前記ｎ型ウェル４０の表面部分をきれいにし、前記半導体基板１０の露出された表面を酸化して、前記ｐ型ウェル３０及び／又は前記ｎ型ウェル４０の表面上にゲート酸化膜１６を形成する。前記ゲート酸化膜１６の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、厚さは約４０〜２００Åである。

次いで、低圧化学気相蒸着（ＬＰＣＶＤ）法を用いてリンのようなｎ型不純物がドーピングされた多結晶シリコンを蒸着させることにより、前記基板１０及び前記ゲート酸化膜１６上に、ポリシリコン膜を形成してもよい。前記ポリシリコン膜の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、厚さは約５００〜４，０００Åである。次いで、スパッタリング法を用いて、前記ポリシリコン膜上にタングステンシリサイド膜及びタングステン膜が順次形成されうる。前記タングステンシリサイド膜及びタングステン膜の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、それぞれの膜の厚さが約１，０００〜２，０００Åである。次いで、ＬＰＣＶＤ法やプラズマ助長化学気相蒸着（ＰＥＣＶＤ）法を用いて、前記タングステン膜上にシリコン窒化膜を蒸着させてもよい。前記シリコン窒化膜の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、厚さは約５００〜２，０００Åである。

続いて、フォトレジスト膜を前記シリコン窒化膜上に形成し、マスクや他の適切なパタニング技術を用いて選択的に露光させてもよい。次いで、露光されたフォトレジスト膜は現像され、ゲート電極を形成するためのフォトレジストパターン２２を形成する。その後、図１０に示すように、前記フォトレジストパターン２２をエッチングマスクとして用いることにより、シリコン窒化膜、タングステン膜、タングステンシリサイド膜、及びポリシリコン膜が順次エッチングされ、それぞれポリシリコンパターン２４ａ、タングステンシリサイドパターン２４ｂ、タングステンパターン２４ｃ、及びシリコン窒化物パターン２４ｄを有するゲート電極２４Ｇａ、２４Ｇｂ、２４Ｇｃ、及びワード線２４ＷＬが形成される。図示したように、ゲート電極２４Ｇａ及びワード線２４ＷＬは、前記セルアレイ領域に形成され、ゲート電極２４Ｇｂ、２４Ｇｃは、前記周辺回路領域に形成される。

前記セルアレイ領域に形成された前記ゲート電極２４Ｇａ及びワード線２４ＷＬは、隣接した電極との間の間隔が約０.４〜１μｍとなるように配置されうる。アスペクト比は、前記セルアレイ領域で約５：１〜１０：１の範囲である。ここで、アスペクト比とは、前記ゲート電極２４Ｇａ及び前記ワード線２４ＷＬのような隣接する構造の間隔の幅に対する深さの比を意味する。一方、前記周辺回路領域に形成された前記ゲート電極２４Ｇｂ、２４Ｇｃ間の間隔のアスペクト比は、一般に１：１以下であってもよい。

次いで、図１１に示すように、フォトレジストパターン２２が前記ゲート電極及びワード線から除去される。また、図１２に示すように、ホウ素のようなｐ型不純物をドーピングすることにより、前記ｎ型ウェル４０における前記ゲート電極２４Ｇｃの両側に、ｐ型不純物がドーピングされた領域２５が形成されうる。同様に、ｐ型ウェル３０中にリン、ヒ素、又はアンチモンのようなｎ型不純物をドーピングすることにより、前記ｐ型ウェル３０における前記ゲート電極２４Ｇｂの両側に、ｎ型不純物がドーピングされた領域２７が形成されうる。同様に、前記ｐ型ウェル２０における前記ゲート電極２４Ｇａの両側に、ｎ型不純物がドーピングされた領域２６が形成されうる。

図１２に示すように、化学気相蒸着法を用いて半導体基板１０上にシリコン窒化物が蒸着されてシリコン窒化膜３２を形成する。前記シリコン窒化膜３２の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、厚さは約２００〜６００Åである。次いで、セルアレイ領域上の前記シリコン窒化膜３２の一部がフォトレジスト膜により被覆され、周辺回路領域上の前記シリコン窒化膜３２は、異方性エッチングされ、前記周辺回路領域中の前記ゲート電極２４Ｇｂ、２４Ｇｃ（図１１）の両側面に隣接したシリコン窒化物スペーサ３２ａを形成する。更に、前記シリコン窒化膜は、フォトレジスト膜を用いずにエッチングされ、前記セルアレイ領域及び前記周辺回路領域上にシリコン窒化物スペーサを形成してもよい。

次いで、周辺回路領域の前記ｎ型ウェル４０中にホウ素のようなｐ型不純物をドーピングすることにより、ｐ^＋型の不純物がドーピングされた領域（ソース及びドレイン領域）が形成されうる。また、周辺回路領域の前記ｐ型ウェル３０中に、リン、ヒ素、又はアンチモンのようなｎ型不純物をドーピングすることにより、ｎ^＋型の不純物がドーピングされた領域（ソース及びドレイン領域）が形成されうる。

続いて、図１３に示すように、半導体基板１０及び前記半導体基板１０上に形成された種々のゲート電極及びワード線構造を、スピンオンガラス組成物により被覆し、第２のスピンオンガラス膜５０を形成する。前記第２のスピンオンガラス膜５０は、例えばスピンコーティング法を用いて、前記ゲート電極２４Ｇａ、２４Ｇｂ、２４Ｇｃ及びワード線２４ＷＬ構造を被覆するのに充分な厚さで形成される。前記第２のスピンオンガラス膜５０の厚さは、採用される特定の半導体製造工程及び被覆される構造に応じて変化しうるが、一例を挙げると、厚さは約２，０００〜８，２００Åである。次いで、前記第２のスピンオンガラス膜５０は、第１のスピンオンガラス膜１３について上述したハードベーキング又はメインベーキング処理に供されうる。このハードベーキング又はメインベーキング処理の後、前記第２のスピンオンガラス膜５０は、オゾン、過酸化物、過マンガン酸塩、次亜塩素酸塩、亜塩素酸塩、塩素酸塩、過塩素酸塩、次亜臭素酸塩、亜臭素酸塩、臭素酸塩、次亜ヨウ素酸塩、亜ヨウ素酸塩、ヨウ素酸塩、及び強酸のうちの一つ以上の酸化剤を含む酸化剤溶液を用いて硬化されうる。前記第２のスピンオンガラス膜５０を第２のシリコン酸化膜５０ａに転換する工程においては、処理時間、温度、酸化剤の種類、及び酸化剤の濃度の種々の組合せが採用されうる。

前記硬化工程においては、前記第２のスピンオンガラス膜５０中のＳｉ−Ｎ結合が酸化されてＳｉ−Ｏ結合を形成し、前記第２のスピンオンガラス膜５０が第２のシリコン酸化膜５０ａに転換される。図１４に示すように、前記第２のシリコン酸化膜５０ａの厚さは、前記硬化工程により多少減少しうる。

続いて、前記第２のシリコン酸化膜５０ａは、前記第１のシリコン酸化膜１３ａについて上述したように、約６００〜１，２００℃の温度で熱処理又はアニーリングされうる。かような高温での処理が可能な理由は、前記基板上に形成された金属パターンが高温でも損傷を殆ど受けないタングステンのような耐火性金属で形成されているためである。

図１５に示すように、前記第２のシリコン酸化膜５０ａ上にアルミニウム、銅、又はタングステンのような金属を蒸着させることにより金属層が形成されうる。前記金属層は、スパッタリング蒸着法により形成され、その厚さは通常、約４，０００〜８，０００Åである。酸化シリコン中に開口部を形成してゲート電極構造の一部を露出させる段階、及び前記酸化シリコン上に金属層を蒸着させる段階を含む従来のフォトリソグラフィ工程を用いて前記金属層をパタニング及びエッチングすることにより、金属パターン５２が形成されうる。次いで、前記金属パターン５２を被覆し、隣接した金属配線間に形成された間隔を満たすために、ほぼ平坦な表面を有する第３のスピンオンガラス膜が半導体基板１０上に形成されうる。前記第３のスピンオンガラス膜５４は、スピンオンガラス組成物をスピンコーティングすることにより形成されてもよく、例えば、約３，０００〜４，５００Åの厚さ（テストウェーハ又はダミーウェーハ上での測定値）で形成されうる。

図１５及び図１６に示すように、前記第３のスピンオンガラス膜５４に対して、前記第１及び第２のスピンオンガラス膜１３、５０について上述したような予備ベーキングを行ってもよい。次いで、前記第１及び第２のスピンオンガラス膜１３、５０について上述したような一つ以上の酸化剤を含む酸化剤溶液を用いて、前記第３のスピンオンガラス膜５４を硬化させてもよい。前記第３のスピンオンガラス膜５４をほぼ平坦な表面を有する第３のシリコン酸化膜５４ａに転換する工程においては、処理時間、温度、酸化剤の種類、及び酸化剤の濃度の種々の組合せが採用されうる。

また、前記酸化シリコン中に開口部を形成して前記金属層の一部を露出させる工程及び前記酸化シリコン上に導電性膜を蒸着させる工程を含む従来のフォトリソグラフィ工程を用いて前記導電性膜をパタニング及びエッチングすることにより、導電性膜（例えば、第２の金属層）を更に形成してもよい。

シリコン酸化膜の吸光度
本発明の一実施形態によって形成されたシリコン酸化膜の吸光度を評価するために、ポリシラザンを含むスピンオンガラス組成物を裸のテストウェーハに塗布し、約３，４００Åの厚さを有するスピンオンガラス膜を形成した。前記スピンオンガラス膜を、酸素雰囲気下で約３０分間、約４００℃の温度でベーキングした。

次いで、ベーキングされたスピンオンガラス膜に酸化剤溶液を約１０分間塗布し、前記スピンオンガラス膜をシリコン酸化膜に転換した。次いで、前記酸化剤溶液により前記スピンオンガラス膜から転換されたシリコン酸化膜の吸光度を、ＦＴＩＲ法を用いて分析した。なお、酸化剤溶液を用いた処理は、ハードベーキングの後、時間遅延なしで行った。この結果を図１７のグラフｃに示す。図１７のグラフｃは、ウェット酸化と吸光度の測定との間に時間遅延が存在しない場合を示す。前記テストウェーハを前記硬化工程の完了後、大気中で３日間放置し、前記シリコン酸化膜の吸光度を再度分析した。放置されたシリコン酸化膜についての分析結果を図１７のグラフｄに示す。図１７のグラフｄは、ウェット酸化と吸光度の測定との間に時間遅延が存在する場合を示す。図１７において、グラフｃ及びグラフｄは、プロファイルがより容易に比較できるように、約０.０６の垂直補正によりプロットされている。

図１７に示すように、前記シリコン酸化膜の形成直後に測定された吸光度（グラフｃ）及び形成後３日間放置した後に測定された吸光度（グラフｄ）は、実質的に同一である。この結果から、スピンオンガラス膜のウェット酸化により形成されたシリコン酸化膜は、従来のベーキングされたスピンオンガラス膜（図１）では観察されるＮ−Ｈ、Ｓｉ−Ｈ、Ｓｉ−Ｎ、及びＳｉ−Ｈ結合の存在に関連する波長領域では吸収を示さず、むしろ、実質的にＳｉ−Ｏ結合のみを含むということが示される。また、この結果から、スピンオンガラス膜のウェット酸化により形成されたシリコン酸化膜は、ベーキングされたスピンオンガラス膜と比較して実質的に完全で均一で比較的安定である。組成物のかような安定性は、シリコン酸化膜のエッチング速度及び誘電特性とも整合し、これにより工程管理及び装置性能が改善される。

スピンオンガラス膜のウェット酸化により形成されたシリコン酸化膜を有するテストウェーハを調製し、硬化されたシリコン酸化膜の吸光度をＦＴＩＲ法により分析した。この結果を図１８のグラフｅに示す。その後、硬化されたシリコン酸化膜を有するテストウェーハを、窒素雰囲気下で７５０℃の温度で約１時間、又は酸化雰囲気下で７５０℃の温度で約１時間、アニーリングした。次いで、アニーリングされたシリコン酸化膜の吸光度をＦＴＩＲ法により分析した。この分析の結果を図１８に示し、図１８のグラフｆは、窒素雰囲気下でアニーリングされたシリコン酸化膜に対応し、図１８のグラフｇは、酸化雰囲気下でアニーリングされたシリコン酸化膜に対応する。図１８において、グラフｅ、グラフｆ、及びグラフｇは、プロファイルがより容易に比較できるように、垂直方向に補正されてプロットされている。

図１８に示すデータによれば、本発明の一実施形態により酸化剤溶液を用いてスピンオンガラス膜をシリコン酸化膜に転換させると、得られるシリコン酸化膜は安定であり、続いて窒素のような不活性ガス雰囲気下又は酸化雰囲気下でアニーリングしても、ほとんど影響を受けない。ＦＴＩＲによる吸光度のデータは、Ｎ−Ｈ、Ｓｉ−Ｎ、及びＳｉ−Ｈ結合に対応する波長のピークを示さない。従って、スピンオンガラス膜中のＳｉ−Ｎ結合の実質的に全部が、ウェット酸化硬化工程の間に酸化されてＳｉ−Ｏ結合を形成したことがわかる。

ウェットエッチング速度評価
（実験例１）
本発明によるポリシラザンを含むスピンオンガラス組成物を、裸のテストウェーハ上にスピンコーティングして、約３，４００Åの厚さのスピンオンガラス膜を形成した。次いで、前記スピンオンガラス膜を約４００℃の温度で約３０分間ハードベーキングした後、本発明による酸化剤溶液中に約１０分間浸漬させて、前記スピンオンガラス膜をシリコン酸化膜に転換させた。得られたシリコン酸化膜の厚さを測定した後、前記テストウェーハを緩衝酸化エッチング液（ｂｕｆｆｅｒｅｄ ｏｘｉｄｅ ｅｔｃｈａｎｔ、ＮＨ_４Ｆ＋ＨＦ緩衝溶液）の水溶液で２５℃の温度で２０秒間ウェットエッチングした。次いで、残ったシリコン酸化膜の厚さを測定し、この値を最初の測定値から引いて、除去された膜の厚さを算出した。その結果、エッチングによって除去された膜の厚さは、約１，５７０Åであった。

（実験例２）
前記実験例１と同様の手法により、シリコン酸化膜を有するテストウェーハを調製した。その後、スピンオンガラス膜をシリコン酸化膜に転換させ、前記テストウェーハを大気中に１日間放置した。放置期間の完了後、前記テストウェーハを前記実験例１と同様の手法によりエッチングした。その結果、エッチングによって除去された膜の厚さは、約１，５３０Åであった。

（実験例３）
前記実験例１と同様の手法により、シリコン酸化膜を有するテストウェーハを調製した。その後、スピンオンガラス膜をシリコン酸化膜に転換させ、前記テストウェーハを大気中に２日間放置した。放置期間の完了後、前記テストウェーハを前記実験例１と同様の手法によりエッチングした。その結果、エッチングによって除去された膜の厚さは、約１，５２０Åであった。

（実験例４）
本発明によるポリシラザンを含むスピンオンガラス組成物を、裸のテストウェーハ上にスピンコーティングして、約３，４００Åの厚さのスピンオンガラス膜を形成した。次いで、前記スピンオンガラス膜を約４００℃の温度で約３０分間ハードベーキングした後、前記テストウェーハを大気中に２日間放置した。放置期間が経過した後、前記テストウェーハ上の前記スピンオンガラス膜を、本発明の酸化剤溶液中に約１０分間浸漬させて、前記スピンオンガラス膜をシリコン酸化膜に転換させた。得られたシリコン酸化膜の厚さを測定した後、前記テストウェーハを大気中に更に１日間放置した。放置期間が経過した後、前記テストウェーハを緩衝酸化エッチング液（ＮＨ_４Ｆ＋ＨＦ緩衝溶液）の水溶液で２５℃の温度で２０秒間ウェットエッチングした。次いで、残ったシリコン酸化膜の厚さを測定し、この値を最初の測定値から引いて、除去された膜の厚さを算出した。その結果、エッチングにより除去された膜の厚さは、約１，５９０Åであった。

（比較例１）
ポリシラザンを含むスピンオンガラス組成物を、裸のテストウェーハ上にスピンコーティングして、約３，４００Åの厚さのスピンオンガラス膜を形成した。次いで、前記スピンオンガラス膜を約４００℃の温度で約３０分間ハードベーキングした。ハードベーキングされたスピンオンガラス膜の厚さを測定した後、前記テストウェーハを緩衝酸化エッチング液の水溶液で２５℃の温度で２０秒間ウェットエッチングした。次いで、残ったシリコン酸化膜の厚さを測定し、この値を最初の測定値から引いて、除去された膜の厚さを算出した。その結果、エッチングによって除去された膜の厚さは、約２，６７０Åであった。

（比較例２）
前記比較例１と同様の手法により、シリコン酸化膜を有するテストウェーハを調製した。次いで、ハードベーキングされたスピンオンガラス膜を有する前記テストウェーハを大気中に１日間放置した。放置期間が経過した後、前記テストウェーハを前記比較例１と同様の手法によりエッチングした。その結果、エッチングにより除去された膜の厚さは、約１，２９０Åであった。

前記実験例１〜実験例４によれば、ポリシラザンを含むスピンオンガラス膜を本発明の酸化剤溶液で処理することによりシリコン酸化膜を形成すると、得られるシリコン酸化膜は、たとえ前記スピンオンガラス膜の塗布時とシリコン酸化膜への転換時との間に、又はシリコン酸化膜への転換時とエッチング時との間に遅延が存在しても、ほぼ一定なエッチング速度を示す。従って、本発明によりスピンオンガラス膜をシリコン酸化膜へ転換させると、従来の硬化されないスピンオンガラス膜と比較して、後のエッチング工程に対する変動が少なく、安定したシリコン酸化膜が提供されうる。また本発明によれば、スピンオンガラス膜を短時間で硬化させることが可能であり、製造に要する所要時間も削減されうる。

以上、本発明を実施形態及び実施例を用いて詳細に説明したが、本発明の技術的範囲はこれらに限定されず、当業者であれば本発明の思想と精神を離れることなく、本発明を修正又は変更できる。

ハードベーキング直後の、及びハードベーキングされたスピンオンガラス膜を大気中に７日間放置した後の、スピンオンガラス膜の吸光度を示すフーリエ変換赤外（ＦＴＩＲ）分光グラフである。 約２４時間の間、スピンオンガラス膜の厚さ及び反射指数（ＲＩ）の変化を追跡したグラフである。 約１週間の間、スピンオンガラス膜の厚さ及び反射指数（ＲＩ）の変化を追跡したグラフである。 約２４時間の間、前記スピンオンガラス膜のエッチング速度の変化を追跡したグラフである。 約１週間の間、前記スピンオンガラス膜のエッチング速度の変化を追跡したグラフである。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態によるスピンオンガラス膜の硬化により形成されたシリコン酸化膜の吸光度を示すＦＴＩＲグラフである。 本発明の一実施形態によるスピンオンガラス膜の硬化により形成されたシリコン酸化膜の吸光度を示すＦＴＩＲグラフである。

符号の説明

１０ 基板、
１２ 溝、
１３ 第１のスピンオンガラス膜、
１３ａ 第１のシリコン酸化膜、
１４ 酸化シリコン、
１４ａ 酸化シリコンの上部表面、
１６ ゲート酸化膜、
２０ ｎ型半導体領域、
２２ フォトレジストパターン、
２４ａ ポリシリコンパターン、
２４ｂ タングステンシリサイドパターン、
２４ｃ タングステンパターン、
２４ｄ シリコン窒化物パターン、
２４Ｇａ、２４Ｇｂ、２４Ｇｃ ゲート電極、
２４ＷＬ ワード線、
２５ ｐ型不純物がドーピングされた領域、
２６、２７ ｎ型不純物がドーピングされた領域、
３０ ｐ型ウェル、
３２ シリコン窒化膜、
３２ａ シリコン窒化膜スペーサ、
４０ ｎ型ウェル、
５０ 第２のスピンオンガラス膜、
５０ａ 第２のシリコン酸化膜、
５２ 金属パターン、
５４ 第３のスピンオンガラス膜。

Claims (30)

1. 第１の溶媒に溶解しているポリシラザンを含むスピンオンガラス組成物を半導体基板にスピンコーティングして、前記半導体基板上にスピンオンガラス塗膜を形成する段階と、
   前記スピンオンガラス塗膜から前記第１の溶媒の実質的に全部が蒸発するように予備ベーキングしてスピンオンガラス膜を形成する段階と、
   前記スピンオンガラス膜を緻密化するようにハードベーキングする段階と、
   ハードベーキングされた前記スピンオンガラス膜を酸化剤溶液で処理して、前記酸化剤溶液の酸化作用により前記ポリシラザンを酸化シリコンに転換する段階と、
   を含む半導体基板上へのシリコン酸化膜の形成方法。
2. 前記予備ベーキングは、
   前記スピンオンガラス塗膜から前記第１の溶媒の実質的に全部が蒸発するのに充分な時間、前記スピンオンガラス塗膜を４００℃以下の温度で加熱することにより行われることを特徴とする請求項１記載の半導体基板上へのシリコン酸化膜の形成方法。
3. 前記酸化剤溶液は、オゾン、過酸化物、過マンガン酸塩、次亜塩素酸塩、亜塩素酸塩、塩素酸塩、過塩素酸塩、次亜臭素酸塩、亜臭素酸塩、臭素酸塩、次亜ヨウ素酸塩、亜ヨウ素酸塩、ヨウ素酸塩、硝酸、及び硫酸からなる群から選択される少なくとも一つの酸化剤を含むことを特徴とする請求項１記載の半導体基板上へのシリコン酸化膜の形成方法。
4. 前記スピンオンガラス膜を処理する段階は、ディッピング法、スプレー法、又はパドリング法によって、第２の溶媒に溶解している前記酸化剤溶液を前記スピンオンガラス膜に塗布する段階を含むことを特徴とする請求項１記載の半導体基板上へのシリコン酸化膜の形成方法。
5. 前記酸化剤溶液は、オゾン濃度が１〜２００質量ｐｐｍのオゾン水溶液であることを特徴とする請求項３記載の半導体基板上へのシリコン酸化膜の形成方法。
6. 前記酸化剤溶液は、２０〜４０℃の温度で５〜１００質量ｐｐｍのオゾン濃度を有するオゾン水溶液であることを特徴とする請求項３記載の半導体基板上へのシリコン酸化膜の形成方法。
7. 前記酸化剤溶液は、２５〜９０℃の温度で０．５〜３０質量％の過酸化水素濃度を有する過酸化水素水溶液であることを特徴とする請求項３記載の半導体基板上へのシリコン酸化膜の形成方法。
8. 前記過酸化水素水溶液は、水酸化アンモニウムの濃度が前記過酸化水素濃度に対して質量比（水酸化アンモニウム：過酸化水素）で１：３〜１：１０である水酸化アンモニウム水溶液を更に含むことを特徴とする請求項７記載の半導体基板上へのシリコン酸化膜の形成方法。
9. 前記酸化剤溶液は、４０〜８０℃の温度で３〜１０質量％の過酸化水素を含み、０．５〜５質量％の水酸化アンモニウムを含む過酸化水素及び水酸化アンモニウムの水溶液であることを特徴とする請求項３記載の半導体基板上へのシリコン酸化膜の形成方法。
10. 前記ハードベーキングは、
    前記スピンオンガラス膜を緻密化するのに充分な時間、前記スピンオンガラス膜を３００〜６００℃の温度で加熱することにより行われることを特徴とする請求項１〜９のいずれか１項記載の半導体基板上へのシリコン酸化膜の形成方法。
11. 前記ハードベーキングは、
    前記スピンオンガラス膜のフッ化水素エッチング抵抗を少なくとも５０％以上上昇させるのに充分な時間、前記スピンオンガラス膜を３００〜６００℃の温度で加熱することにより行われることを特徴とする請求項１記載の半導体基板上へのシリコン酸化膜の形成方法。
12. 前記ハードベーキングは、
    前記スピンオンガラス膜を酸化雰囲気下において３００℃〜５００℃の温度で１０〜１２０分間加熱して、二酸化シリコン及びポリシラザンを含む一部転換されたスピンオンガラス膜を形成する段階を含み、
    前記スピンオンガラス膜を処理する段階は、
    前記一部転換されたスピンオンガラス膜を酸化剤溶液で処理して、残留するポリシラザンを二酸化シリコンに転換して二酸化シリコン膜を形成する段階を含むことを特徴とする請求項１記載の半導体基板上へのシリコン酸化膜の形成方法。
13. 緻密化されたシリコン酸化膜を形成するのに充分な時間、前記シリコン酸化膜を６００℃以上の温度でアニーリングする段階を更に含むことを特徴とする請求項１記載の半導体基板上へのシリコン酸化膜の形成方法。
14. 前記緻密化されたシリコン酸化膜を平坦化させる段階を更に含むことを特徴とする請求項１３記載の半導体基板上へのシリコン酸化膜の形成方法。
15. 前記緻密化されたシリコン酸化膜を平坦化させる段階は、
    前記緻密化されたシリコン酸化膜の上部を除去して前記半導体基板の上部表面を露出させる段階を更に含むことを特徴とする請求項１４記載の半導体基板上へのシリコン酸化膜の形成方法。
16. 前記緻密化されたシリコン酸化膜を平坦化させる段階は、
    前記緻密化されたシリコン酸化膜の上部を化学的機械研磨により除去して前記半導体基板の上部表面を露出させる段階と、
    前記シリコン酸化膜をエッチングして前記半導体基板の上部表面より凹んでいる酸化面を形成する段階と、を更に含むことを特徴とする請求項１４記載の半導体基板上へのシリコン酸化膜の形成方法。
17. 前記半導体基板は、パターンを含むことを特徴とする請求項１記載の半導体基板上へのシリコン酸化膜の形成方法。
18. 前記パターンは、導電性物質を含むことを特徴とする請求項１７記載の半導体基板上へのシリコン酸化膜の形成方法。
19. 前記導電性物質は、タングステン又はタングステンシリサイドを含むことを特徴とする請求項１８記載の半導体基板上へのシリコン酸化膜の形成方法。
20. 前記導電性物質は、アルミニウム又は銅を含むことを特徴とする請求項１８記載の半導体基板上へのシリコン酸化膜の形成方法。
21. 前記パターンは、前記半導体基板に形成された凹部を含むことを特徴とする請求項１７記載の半導体基板上へのシリコン酸化膜の形成方法。
22. 前記パターンは、前記半導体基板に形成されたシャロートレンチアイソレーションの開口部を含むことを特徴とする請求項２１記載の半導体基板上へのシリコン酸化膜の形成方法。
23. 第１の溶媒に溶解しているポリシラザンを含むスピンオンガラス組成物を半導体基板にスピンコーティングして、前記半導体基板上にスピンオンガラス塗膜を形成する段階と、
    前記スピンオンガラス塗膜から前記第１の溶媒の実質的に全部が蒸発するように予備ベーキングしてスピンオンガラス膜を形成する段階と、
    前記スピンオンガラス膜を緻密化するようにハードベーキングする段階と、
    ハードベーキングされた前記スピンオンガラス膜を酸化剤溶液で処理して、前記酸化剤溶液の酸化作用により前記ポリシラザンを酸化シリコンに転換する段階と、
    を含む半導体装置の製造方法。
24. 前記半導体基板上にアイソレーショントレンチ構造を形成する段階と、
    前記アイソレーショントレンチ構造を前記スピンオンガラス膜で満たす段階と、
    前記酸化シリコンの上部を除去して前記半導体基板の表面を露出させる段階と、を更に含むことを特徴とする請求項２３記載の半導体装置の製造方法。
25. 前記半導体基板上にゲート電極構造を形成する段階と、
    前記ゲート電極構造を前記スピンオンガラス膜で被覆する段階と、
    前記酸化シリコンに開口部を形成して前記ゲート電極構造の一部を露出させる段階と、
    前記酸化シリコン上に第１の金属層を形成する段階と、を更に含むことを特徴とする請求項２３記載の半導体装置の製造方法。
26. 前記半導体基板上に第１の導電性パターンを形成する段階と、
    前記第１の導電性パターンを前記スピンオンガラス膜で被覆する段階と、
    前記酸化シリコンに開口部を形成して前記第１の導電性パターンの一部を露出させる段階と、
    前記酸化シリコン上に第２の導電層を形成する段階と、を更に含むことを特徴とする請求項２３記載の半導体装置の製造方法。
27. 前記半導体基板上に凹部を含むパターンを形成する段階と、
    前記スピンオンガラス膜で前記パターンを被覆して前記凹部を満たす段階と、
    前記酸化シリコンの上部を除去して前記半導体基板の表面を露出させる段階と、を更に含むことを特徴とする請求項２３記載の半導体装置の製造方法。
28. 前記酸化シリコンの付加的な部分を除去して、前記凹部に前記半導体基板の表面より凹んでいる酸化面を形成する段階を更に含むことを特徴とする請求項２７記載の半導体装置の製造方法。
29. 第１の溶媒に溶解しているポリシラザンを含むスピンオンガラス組成物を半導体基板にスピンコーティングして、前記半導体基板上にスピンオンガラス塗膜を形成する段階と、
    前記スピンオンガラス塗膜から前記第１の溶媒の実質的に全部が蒸発するように予備ベーキングしてスピンオンガラス膜を形成する段階と、
    前記スピンオンガラス膜を緻密化するようにハードベーキングする段階と、
    ハードベーキングされた前記スピンオンガラス膜をベーキングして前記ポリシラザンの一部を酸化シリコンに転換する段階と、
    前記スピンオンガラス膜を酸化剤溶液で処理して、残留しているポリシラザンを前記酸化剤溶液の酸化作用により酸化シリコンに転換する段階と、
    を含む半導体基板上へのシリコン酸化膜の形成方法。
30. 前記ハードベーキングは、酸化雰囲気下で行われ、前記酸化雰囲気は、酸素雰囲気又は水蒸気雰囲気であることを特徴とする請求項２９記載の半導体基板上へのシリコン酸化膜の形成方法。

Images