JPH06163724A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06163724A JPH06163724A JP32991492A JP32991492A JPH06163724A JP H06163724 A JPH06163724 A JP H06163724A JP 32991492 A JP32991492 A JP 32991492A JP 32991492 A JP32991492 A JP 32991492A JP H06163724 A JPH06163724 A JP H06163724A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- cvd method
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 層間膜の１構成にＳＯＧ塗布方法またはＴＭ
ＯＳ−ＣＶＤ法により形成される平坦化絶縁膜など水分
を多く含んでいるものを用いても、素子が劣化しないよ
うにすることを目的とする。 【構成】 第１金属配線層４上に、ＥＣＲプラズマＣＶ
Ｄ法により水分の透過しにくい第１の絶縁膜５を形成
し、この上に平坦化機能を有する第２の絶縁膜６を形成
し、その後ＴＥＯＳプラズマＣＶＤ法により４００℃に
基板１０を加熱しながらＳｉＯ2 を堆積して第３の絶縁
膜７を形成する。
ＯＳ−ＣＶＤ法により形成される平坦化絶縁膜など水分
を多く含んでいるものを用いても、素子が劣化しないよ
うにすることを目的とする。 【構成】 第１金属配線層４上に、ＥＣＲプラズマＣＶ
Ｄ法により水分の透過しにくい第１の絶縁膜５を形成
し、この上に平坦化機能を有する第２の絶縁膜６を形成
し、その後ＴＥＯＳプラズマＣＶＤ法により４００℃に
基板１０を加熱しながらＳｉＯ2 を堆積して第３の絶縁
膜７を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、さらに詳しくは、半導体素子上に多層配線を形
成する場合に適用される層間絶縁膜の形成において、こ
の層間絶縁膜からの水分による素子劣化の程度を低減さ
せた半導体装置の製造方法に係るものである。
に関し、さらに詳しくは、半導体素子上に多層配線を形
成する場合に適用される層間絶縁膜の形成において、こ
の層間絶縁膜からの水分による素子劣化の程度を低減さ
せた半導体装置の製造方法に係るものである。
【０００２】
【従来の技術】半導体集積回路の製造においては、高集
積化に伴って多層配線技術が必須のこととなっており、
この多層配線技術の中でも、特に、層間絶縁膜の平坦化
形成技術に関して数多くの手段が開発されている。
積化に伴って多層配線技術が必須のこととなっており、
この多層配線技術の中でも、特に、層間絶縁膜の平坦化
形成技術に関して数多くの手段が開発されている。
【０００３】そして、従来から主に利用されているこの
種の層間絶縁膜の形成手段には、以下の２つの方法があ
る。まず１つは、所要の平坦性を比較的容易に得られる
ＳＯＧ（有機シランを含む溶液）を塗布し、アニールを
施してなだらかにＳｉＯ2 層を形成する方法である。ま
た、２つ目として最近では、ＴＥＯＳ（テトラエトキシ
シラン）を原料としたオゾンガスとの熱化学反応を利用
した，いわゆるＴＥＯＳ−ＣＶＤ法（化学気相反応法）
なども併用されるようになっている。
種の層間絶縁膜の形成手段には、以下の２つの方法があ
る。まず１つは、所要の平坦性を比較的容易に得られる
ＳＯＧ（有機シランを含む溶液）を塗布し、アニールを
施してなだらかにＳｉＯ2 層を形成する方法である。ま
た、２つ目として最近では、ＴＥＯＳ（テトラエトキシ
シラン）を原料としたオゾンガスとの熱化学反応を利用
した，いわゆるＴＥＯＳ−ＣＶＤ法（化学気相反応法）
なども併用されるようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来手
段としての以上に示した各方法によって形成される層間
絶縁膜については、一般に、その膜質自体がポーラスで
あり、かつその膜中に反応生成物としての多量の水分を
含むことが知られている。
段としての以上に示した各方法によって形成される層間
絶縁膜については、一般に、その膜質自体がポーラスで
あり、かつその膜中に反応生成物としての多量の水分を
含むことが知られている。
【０００５】一方、ＭＯＳＦＥＴにおいては、その微細
化によってドレイン電界が増加し、これに伴って生ずる
ホットキャリアの問題が素子の信頼性上，極めて重要な
課題となってきている。このＭＯＳＦＥＴにおける問題
は、高電界中で高エネルギー状態（いわゆる，ホット状
態）になったキャリアがゲート酸化膜中に注入されて、
この酸化膜内に捕獲されたり、ゲート酸化膜と基板との
間に界面準位を発生させて素子特性を劣化させるという
ものである。この際、ゲート酸化膜中にＯＨ基やＨ基が
多量に存在すると、ホットキャリア注入に伴う素子劣化
の程度が大きくなることが知られている。
化によってドレイン電界が増加し、これに伴って生ずる
ホットキャリアの問題が素子の信頼性上，極めて重要な
課題となってきている。このＭＯＳＦＥＴにおける問題
は、高電界中で高エネルギー状態（いわゆる，ホット状
態）になったキャリアがゲート酸化膜中に注入されて、
この酸化膜内に捕獲されたり、ゲート酸化膜と基板との
間に界面準位を発生させて素子特性を劣化させるという
ものである。この際、ゲート酸化膜中にＯＨ基やＨ基が
多量に存在すると、ホットキャリア注入に伴う素子劣化
の程度が大きくなることが知られている。
【０００６】すなわち、前記したＳＯＧによる塗布方
法，ＴＥＯＳ−ＣＶＤ法によって形成されるそれぞれの
絶縁膜では、膜中に多量の水分を含むことから、この水
分がゲート酸化膜中にまで拡散すると、このゲート酸化
膜中にＯＨ基やＨ基が形成されて、ホットキャリアによ
る素子劣化を加速する可能性がある。このために、これ
らの各形成法によって得られる絶縁膜を単層膜として使
用することは、素子の信頼性上問題があり不可能であっ
た。
法，ＴＥＯＳ−ＣＶＤ法によって形成されるそれぞれの
絶縁膜では、膜中に多量の水分を含むことから、この水
分がゲート酸化膜中にまで拡散すると、このゲート酸化
膜中にＯＨ基やＨ基が形成されて、ホットキャリアによ
る素子劣化を加速する可能性がある。このために、これ
らの各形成法によって得られる絶縁膜を単層膜として使
用することは、素子の信頼性上問題があり不可能であっ
た。
【０００７】また別に、従来、配線上に直接的にこれら
の絶縁膜を形成しない方法として、水分の透過性の低い
絶縁膜を、上述の絶縁膜と併用する方法も考えられてい
た。これは、電子サイクロトロン共鳴法を用いたＥＣＲ
プラズマＣＶＤ法により形成した絶縁膜を併用する方法
である。すなわち、このＥＣＲプラズマＣＶＤ法による
膜をＭＯＳ素子領域上に形成し、その後前述のＳＯＧ塗
布法やＴＥＯＳ−ＣＶＤ法による平坦化絶縁膜を形成
し、再びＥＣＲプラズマＣＶＤ法による膜を形成して、
平坦化を施すと共にこれらの平坦化絶縁膜からの水分の
拡散進入を防ごうとするものである。
の絶縁膜を形成しない方法として、水分の透過性の低い
絶縁膜を、上述の絶縁膜と併用する方法も考えられてい
た。これは、電子サイクロトロン共鳴法を用いたＥＣＲ
プラズマＣＶＤ法により形成した絶縁膜を併用する方法
である。すなわち、このＥＣＲプラズマＣＶＤ法による
膜をＭＯＳ素子領域上に形成し、その後前述のＳＯＧ塗
布法やＴＥＯＳ−ＣＶＤ法による平坦化絶縁膜を形成
し、再びＥＣＲプラズマＣＶＤ法による膜を形成して、
平坦化を施すと共にこれらの平坦化絶縁膜からの水分の
拡散進入を防ごうとするものである。
【０００８】ここで、この方法による素子劣化防止の効
果を調査するために、以下に示すようにＭＯＳトランジ
スタの半導体装置を形成した。まず、上記による層間膜
を形成し、実際に、ＭＯＳトランジスタ素子上に第１層
金属配線層を形成し、この上にＥＣＲプラズマＣＶＤ法
による絶縁膜，ＴＥＯＳ−ＣＶＤ法による平坦化絶縁
膜、ＳＯＧ塗布法による平坦化絶縁膜の順で各層を堆積
形成し、再びこの上にＥＣＲプラズマＣＶＤ法による絶
縁膜を形成した。さらに、これらの多層層間絶縁膜に第
２層金属配線と第１層金属配線との接続のためのコンタ
クトホールを形成し、この上に第２層金属配線層を形成
して配線パターンを形成し、さらに表面保護のために、
ＥＣＲプラズマＣＶＤ法による膜を形成した。そして、
水素雰囲気中で４００℃の加熱処理を施し、微細なＭＯ
Ｓトランジスタが形成された半導体装置を形成した。
果を調査するために、以下に示すようにＭＯＳトランジ
スタの半導体装置を形成した。まず、上記による層間膜
を形成し、実際に、ＭＯＳトランジスタ素子上に第１層
金属配線層を形成し、この上にＥＣＲプラズマＣＶＤ法
による絶縁膜，ＴＥＯＳ−ＣＶＤ法による平坦化絶縁
膜、ＳＯＧ塗布法による平坦化絶縁膜の順で各層を堆積
形成し、再びこの上にＥＣＲプラズマＣＶＤ法による絶
縁膜を形成した。さらに、これらの多層層間絶縁膜に第
２層金属配線と第１層金属配線との接続のためのコンタ
クトホールを形成し、この上に第２層金属配線層を形成
して配線パターンを形成し、さらに表面保護のために、
ＥＣＲプラズマＣＶＤ法による膜を形成した。そして、
水素雰囲気中で４００℃の加熱処理を施し、微細なＭＯ
Ｓトランジスタが形成された半導体装置を形成した。
【０００９】ここで、このような従来法であるＥＣＲプ
ラズマＣＶＤ法による絶縁膜によって、前記による平坦
化絶縁膜をサンドイッチしてＭＯＳトランジスタ素子上
に形成したときのＭＯＳトランジスタ素子の特性劣化の
状態を図６に示す。図６は、ＭＯＳトランジスタの代表
的特性である相互コンダクタンスｇｍの変動寿命を示す
特性図である。同図において、例えば、ゲート電圧ＶD
が３．３Ｖのとき相互コンダクタンスｇｍの寿命は、約
５カ月（２０００００分）と予測され、実際に使用する
ことは不可能であることがわかる。ＭＯＳトランジスタ
の閾値電圧も同様な劣化特性を示し、同程度の素子寿命
を与える。すなわち、前述の方法による層間膜の形成で
は、微細ＭＯＳトランジスタ素子の劣化を防げないのが
実情である。
ラズマＣＶＤ法による絶縁膜によって、前記による平坦
化絶縁膜をサンドイッチしてＭＯＳトランジスタ素子上
に形成したときのＭＯＳトランジスタ素子の特性劣化の
状態を図６に示す。図６は、ＭＯＳトランジスタの代表
的特性である相互コンダクタンスｇｍの変動寿命を示す
特性図である。同図において、例えば、ゲート電圧ＶD
が３．３Ｖのとき相互コンダクタンスｇｍの寿命は、約
５カ月（２０００００分）と予測され、実際に使用する
ことは不可能であることがわかる。ＭＯＳトランジスタ
の閾値電圧も同様な劣化特性を示し、同程度の素子寿命
を与える。すなわち、前述の方法による層間膜の形成で
は、微細ＭＯＳトランジスタ素子の劣化を防げないのが
実情である。
【００１０】このことは、本質的に平坦化層間絶縁膜中
の水分を取り除いていないことに起因している。すなわ
ち上述の従来方法では、平坦化絶縁膜の上に形成するＥ
ＣＲプラズマＣＶＤ法による膜が形成された後に、最終
工程としての水素雰囲気中のアニールによりＥＣＲプラ
ズマＣＶＤ膜の間に挟まれた、ＴＥＯＳ−ＣＶＤ膜やＳ
ＯＧ塗布膜の中に含まれている水分が拡散してしまう。
この拡散した水分はＭＯＳトランジスタのゲート酸化膜
に到達し、特性を劣化させるのである。ＥＣＲプラズマ
ＣＶＤ法による膜は、通常は水分を透過しにくいが、高
温下では水分を透過させてしまうようになるからであ
る。
の水分を取り除いていないことに起因している。すなわ
ち上述の従来方法では、平坦化絶縁膜の上に形成するＥ
ＣＲプラズマＣＶＤ法による膜が形成された後に、最終
工程としての水素雰囲気中のアニールによりＥＣＲプラ
ズマＣＶＤ膜の間に挟まれた、ＴＥＯＳ−ＣＶＤ膜やＳ
ＯＧ塗布膜の中に含まれている水分が拡散してしまう。
この拡散した水分はＭＯＳトランジスタのゲート酸化膜
に到達し、特性を劣化させるのである。ＥＣＲプラズマ
ＣＶＤ法による膜は、通常は水分を透過しにくいが、高
温下では水分を透過させてしまうようになるからであ
る。
【００１１】実際の半導体集積回路の多層配線では、配
線層形成の度に高温が加わる工程が実施されるので、従
来では、以上に示した２層配線の例に比較して３層，４
層と総数が増えれば、特性劣化の程度はどんどんひどく
なるという問題があった。
線層形成の度に高温が加わる工程が実施されるので、従
来では、以上に示した２層配線の例に比較して３層，４
層と総数が増えれば、特性劣化の程度はどんどんひどく
なるという問題があった。
【００１２】本発明は、このような従来の問題点を解消
するためになされたもので、層間膜の１構成にＳＯＧ塗
布方法またはＴＭＯＳ−ＣＶＤ法により形成される平坦
化絶縁膜など水分を多く含んでいるものを用いても、素
子が劣化しないようにすることを目的とする。
するためになされたもので、層間膜の１構成にＳＯＧ塗
布方法またはＴＭＯＳ−ＣＶＤ法により形成される平坦
化絶縁膜など水分を多く含んでいるものを用いても、素
子が劣化しないようにすることを目的とする。
【００１３】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、半導体素子を下層に有する基板上に次の配
線層を形成する工程の前に、水分の透過を抑制する第１
の絶縁膜を形成する工程と、第１の絶縁膜上に塗布法ま
たは化学気相成長法により第２の絶縁膜を形成する工程
と、第２の絶縁膜上に基板を加熱しながら第３の絶縁膜
を形成する工程とを有することを特徴とする。
製造方法は、半導体素子を下層に有する基板上に次の配
線層を形成する工程の前に、水分の透過を抑制する第１
の絶縁膜を形成する工程と、第１の絶縁膜上に塗布法ま
たは化学気相成長法により第２の絶縁膜を形成する工程
と、第２の絶縁膜上に基板を加熱しながら第３の絶縁膜
を形成する工程とを有することを特徴とする。
【００１４】また、この発明の半導体装置の製造方法
は、半導体素子を下層に有する基板上に次の配線層を形
成する工程の前に、水分の透過を抑制する第１の絶縁膜
を形成する工程と、第１の絶縁膜上に塗布法または化学
気相成長法により第２の絶縁膜を形成する工程と、第２
の絶縁膜に含まれる水分を脱離するために基板を加熱す
る工程と、第２の絶縁膜を水分を多量に含む雰囲気にさ
らさない状態で第２の絶縁膜上に第３の絶縁膜を形成す
る工程とを有することを特徴とする。
は、半導体素子を下層に有する基板上に次の配線層を形
成する工程の前に、水分の透過を抑制する第１の絶縁膜
を形成する工程と、第１の絶縁膜上に塗布法または化学
気相成長法により第２の絶縁膜を形成する工程と、第２
の絶縁膜に含まれる水分を脱離するために基板を加熱す
る工程と、第２の絶縁膜を水分を多量に含む雰囲気にさ
らさない状態で第２の絶縁膜上に第３の絶縁膜を形成す
る工程とを有することを特徴とする。
【００１５】
【作用】第２の絶縁膜に含まれる水分を脱離させると
き、第１の絶縁膜がその水分の拡散を阻止し、水分を脱
離した第２の絶縁膜が再び水分を吸収することを第３の
絶縁膜が阻止する。
き、第１の絶縁膜がその水分の拡散を阻止し、水分を脱
離した第２の絶縁膜が再び水分を吸収することを第３の
絶縁膜が阻止する。
【００１６】
【実施例】以下、この発明に１実施例を図を参照して説
明する。図１は、この発明の１実施例である半導体装置
の断面図である。同図において、１はドライ酸化による
膜厚１１０ÅのＳｉＯ2 からなるゲート酸化膜、２はリ
ンがドープされた膜厚３０００Åのポリシリコンからな
るゲート電極、３はＣＶＤにより堆積したＳｉＯ2 を８
５０℃でアニールした第１層間絶縁膜、４は第１層間絶
縁膜３のＭＯＳトランジスタのソース・ドレイン部とゲ
ート部との上を開口し、この後形成された第１金属配線
層であり、ＡｌＳｉＣｕを５０００Å形成して配線パタ
ーンを形成してある。
明する。図１は、この発明の１実施例である半導体装置
の断面図である。同図において、１はドライ酸化による
膜厚１１０ÅのＳｉＯ2 からなるゲート酸化膜、２はリ
ンがドープされた膜厚３０００Åのポリシリコンからな
るゲート電極、３はＣＶＤにより堆積したＳｉＯ2 を８
５０℃でアニールした第１層間絶縁膜、４は第１層間絶
縁膜３のＭＯＳトランジスタのソース・ドレイン部とゲ
ート部との上を開口し、この後形成された第１金属配線
層であり、ＡｌＳｉＣｕを５０００Å形成して配線パタ
ーンを形成してある。
【００１７】また、５は電子サイクロトロン共鳴法を用
いたＥＣＲプラズマＣＶＤ法により堆積した膜厚３００
０ÅのＳｉＯ2 からなる第１の絶縁膜、６はオゾンとＴ
ＥＯＳ（テトラエトキシシラン）を用いたＴＥＯＳ−Ｃ
ＶＤ法により膜厚１０００〜３０００ÅのＳｉＯ2層 を
形成し、その上にＳＯＧを塗布した後、窒素雰囲気中で
３０分間４００℃に加熱することにより形成した平坦化
をするための第２の絶縁膜、７はＴＥＯＳプラズマＣＶ
Ｄ法により４００℃の温度で堆積形成された膜厚２００
０ÅのＳｉＯ2 からなる第３の絶縁膜であり、第１の絶
縁膜５と第２の絶縁膜６と第３の絶縁膜７とで第２層間
絶縁膜を形成している。そして、８は第１金属配線層４
の所定位置上にコンタクトホール（図示せず）を開けた
後に形成した第２金属配線層、９はＥＣＲプラズマＣＶ
Ｄ法によりＳｉＯ2 を５０００Å堆積し、４００℃の水
素雰囲気中で３０分間アニールしたパシベーション膜で
ある。なお、１０は基板、１１は素子分離領域である。
いたＥＣＲプラズマＣＶＤ法により堆積した膜厚３００
０ÅのＳｉＯ2 からなる第１の絶縁膜、６はオゾンとＴ
ＥＯＳ（テトラエトキシシラン）を用いたＴＥＯＳ−Ｃ
ＶＤ法により膜厚１０００〜３０００ÅのＳｉＯ2層 を
形成し、その上にＳＯＧを塗布した後、窒素雰囲気中で
３０分間４００℃に加熱することにより形成した平坦化
をするための第２の絶縁膜、７はＴＥＯＳプラズマＣＶ
Ｄ法により４００℃の温度で堆積形成された膜厚２００
０ÅのＳｉＯ2 からなる第３の絶縁膜であり、第１の絶
縁膜５と第２の絶縁膜６と第３の絶縁膜７とで第２層間
絶縁膜を形成している。そして、８は第１金属配線層４
の所定位置上にコンタクトホール（図示せず）を開けた
後に形成した第２金属配線層、９はＥＣＲプラズマＣＶ
Ｄ法によりＳｉＯ2 を５０００Å堆積し、４００℃の水
素雰囲気中で３０分間アニールしたパシベーション膜で
ある。なお、１０は基板、１１は素子分離領域である。
【００１８】以上のようにチャネル長０．５μｍの微細
なＭＯＳトランジスタを形成した基板１０を用いて、こ
のＭＯＳトランジスタの特性を評価した。ここで、比較
のため、第３の絶縁膜７として、室温で行われるＥＣＲ
プラズマＣＶＤ法によるＳｉＯ2 を２０００Å堆積した
ものも用意した。ＴＥＯＳプラズマＣＶＤ法により堆積
されたＳｉＯ2 膜には微量の炭素が含まれるが、ＥＣＲ
プラズマＣＶＤ法により堆積されたＳｉＯ2 膜には炭素
は含まれない。
なＭＯＳトランジスタを形成した基板１０を用いて、こ
のＭＯＳトランジスタの特性を評価した。ここで、比較
のため、第３の絶縁膜７として、室温で行われるＥＣＲ
プラズマＣＶＤ法によるＳｉＯ2 を２０００Å堆積した
ものも用意した。ＴＥＯＳプラズマＣＶＤ法により堆積
されたＳｉＯ2 膜には微量の炭素が含まれるが、ＥＣＲ
プラズマＣＶＤ法により堆積されたＳｉＯ2 膜には炭素
は含まれない。
【００１９】図２は、この実施例１の基板１０上に形成
されたＭＯＳトランジスタの特性劣化を示す特性図であ
り、ＭＯＳトランジスタの代表的な特性である相互コン
ダクタンスｇｍの変動寿命を示すものである。図２に示
すように、第２層間絶縁膜の上層である第３の絶縁膜７
の材料がＥＣＲプラズマＣＶＤ法によるＳｉＯ2 膜とし
たものより、ＴＥＯＳプラズマＣＶＤ法によるＳｉＯ2
膜としたものの方が、ｇｍの寿命が一桁程長いことがわ
かる。これは、この２つのＣＶＤ法の形成条件の違いに
よる。
されたＭＯＳトランジスタの特性劣化を示す特性図であ
り、ＭＯＳトランジスタの代表的な特性である相互コン
ダクタンスｇｍの変動寿命を示すものである。図２に示
すように、第２層間絶縁膜の上層である第３の絶縁膜７
の材料がＥＣＲプラズマＣＶＤ法によるＳｉＯ2 膜とし
たものより、ＴＥＯＳプラズマＣＶＤ法によるＳｉＯ2
膜としたものの方が、ｇｍの寿命が一桁程長いことがわ
かる。これは、この２つのＣＶＤ法の形成条件の違いに
よる。
【００２０】ＥＣＲプラズマＣＶＤ法では、ほとんど室
温下で成膜を行うのに対して、ＴＥＯＳプラズマＣＶＤ
法では基板１０が４００℃の温度に加熱され真空中に数
秒から数十秒放置された後に成膜が始まる。従って、Ｔ
ＥＯＳプラズマＣＶＤ法による成膜では、処理をする基
板が真空中で４００℃の温度でアニールされたことにな
り、この間に第２の絶縁膜２中に存在した水分が脱離
し、この後に、第３の絶縁膜７が形成されることにな
る。加えて、第３の絶縁膜７の形成途中においても、基
板１０は４００℃の温度に加熱されていることになり、
形成途中の薄いＳｉＯ2 膜を通して第２の絶縁膜６中の
水分が脱離することになる。
温下で成膜を行うのに対して、ＴＥＯＳプラズマＣＶＤ
法では基板１０が４００℃の温度に加熱され真空中に数
秒から数十秒放置された後に成膜が始まる。従って、Ｔ
ＥＯＳプラズマＣＶＤ法による成膜では、処理をする基
板が真空中で４００℃の温度でアニールされたことにな
り、この間に第２の絶縁膜２中に存在した水分が脱離
し、この後に、第３の絶縁膜７が形成されることにな
る。加えて、第３の絶縁膜７の形成途中においても、基
板１０は４００℃の温度に加熱されていることになり、
形成途中の薄いＳｉＯ2 膜を通して第２の絶縁膜６中の
水分が脱離することになる。
【００２１】第２の絶縁膜６と同じ条件で形成した膜
（ＳＯＧ膜）の上にＥＣＲプラズマＣＶＤ法によるＳｉ
Ｏ2 膜を形成した第１の試料と、やはり第２の絶縁膜と
同じ条件で形成した膜の上にＴＥＯＳプラズマＣＶＤ法
によるＳｉＯ2 膜を形成した第２の試料との、水分の熱
脱離スペクトル（ＴＤＳ）を測定した結果を図３に示
す。ＥＣＲプラズマ法やＴＥＯＳプラズマＣＶＤ法によ
るＳｉＯ2 膜中に存在し得る水分量は、ＳＯＧ膜に比較
してかなり小さいので、図３に示す脱離した水分は、ほ
とんどそれらの下層に形成されているＳＯＧ膜から出た
ものと考えられる。
（ＳＯＧ膜）の上にＥＣＲプラズマＣＶＤ法によるＳｉ
Ｏ2 膜を形成した第１の試料と、やはり第２の絶縁膜と
同じ条件で形成した膜の上にＴＥＯＳプラズマＣＶＤ法
によるＳｉＯ2 膜を形成した第２の試料との、水分の熱
脱離スペクトル（ＴＤＳ）を測定した結果を図３に示
す。ＥＣＲプラズマ法やＴＥＯＳプラズマＣＶＤ法によ
るＳｉＯ2 膜中に存在し得る水分量は、ＳＯＧ膜に比較
してかなり小さいので、図３に示す脱離した水分は、ほ
とんどそれらの下層に形成されているＳＯＧ膜から出た
ものと考えられる。
【００２２】図３から明らかなように、脱離して出てく
る水分の総量は、第２試料の方がかなり少ない。４００
℃近辺で脱離して出てくる水分の量に関しては、第２の
試料の方が特に小さい。これは、ＴＥＯＳプラズマ方に
よるＳｉＯ2 の成膜の方は、成膜時に４００℃の温度か
加わるため、４００℃程度以下の温度で脱離する水分に
ついては、この成膜処理時に効果的に脱離除去されるた
めと考えられる。一方、これより高温にしないとあまり
脱離してこない水分については、第１と第２の試料とで
あまり大きな差が出ないものと考えられる。
る水分の総量は、第２試料の方がかなり少ない。４００
℃近辺で脱離して出てくる水分の量に関しては、第２の
試料の方が特に小さい。これは、ＴＥＯＳプラズマ方に
よるＳｉＯ2 の成膜の方は、成膜時に４００℃の温度か
加わるため、４００℃程度以下の温度で脱離する水分に
ついては、この成膜処理時に効果的に脱離除去されるた
めと考えられる。一方、これより高温にしないとあまり
脱離してこない水分については、第１と第２の試料とで
あまり大きな差が出ないものと考えられる。
【００２３】ところで、通常のＭＯＳトランジスタの配
線形成工程で、４００℃を大きく越える加熱がされるこ
とはないので、４００℃以上で脱離する水分に関して
は、製造工程中で拡散し、ＭＯＳトランジスタのゲート
酸化膜まで到達して影響を及ぼすことは少ないと考えら
れる。従って、４００℃近辺からそれ以下の温度で脱離
する水分が、ＭＯＳトランジスタに大きく影響を及ぼす
ものと考えられる。第３の絶縁膜７にＴＥＯＳプラズマ
ＣＶＤ法によるＳｉＯ2 を用いた方が、ＥＣＲプラズマ
ＣＶＤ法によるＳｉＯ2 を用いるよりもｇｍ特性の寿命
が長いのは、以上に示した理由のためである。従って、
ＴＥＯＳプラズマＣＶＤ法によるＳｉＯ2 の代わりに、
膜形成温度が４００℃程度であるシランガスとＮ2Ｏ ガ
スを用いたプラズマＣＶＤ法による膜でも同様の効果が
得られる。
線形成工程で、４００℃を大きく越える加熱がされるこ
とはないので、４００℃以上で脱離する水分に関して
は、製造工程中で拡散し、ＭＯＳトランジスタのゲート
酸化膜まで到達して影響を及ぼすことは少ないと考えら
れる。従って、４００℃近辺からそれ以下の温度で脱離
する水分が、ＭＯＳトランジスタに大きく影響を及ぼす
ものと考えられる。第３の絶縁膜７にＴＥＯＳプラズマ
ＣＶＤ法によるＳｉＯ2 を用いた方が、ＥＣＲプラズマ
ＣＶＤ法によるＳｉＯ2 を用いるよりもｇｍ特性の寿命
が長いのは、以上に示した理由のためである。従って、
ＴＥＯＳプラズマＣＶＤ法によるＳｉＯ2 の代わりに、
膜形成温度が４００℃程度であるシランガスとＮ2Ｏ ガ
スを用いたプラズマＣＶＤ法による膜でも同様の効果が
得られる。
【００２４】しかし、以上のようにしても、形成した第
３絶縁膜７が、形成後に大気中から水分を吸収したので
は、意味がなくなる。この状態を調査した結果を示すの
が図４，５であり、図４はＳＯＧ膜上にＴＥＯＳプラズ
マＣＶＤ法により膜厚１０００ÅのＳｉＯ2 膜を形成し
た試料の熱脱離スペクトルを測定したものである。一
方、図５は、ＳＯＧ膜上にＴＥＯＳプラズマＣＶＤ法に
より膜厚２０００ÅのＳｉＯ2 膜を形成した試料の熱脱
離スペクトルを測定したものであるまた、図４，５には
それぞれＳｉＯ2 膜を形成した後、窒素雰囲気中で４０
０℃で３０分間、追加加熱（アニール）した試料につい
ても、その結果を示してある。
３絶縁膜７が、形成後に大気中から水分を吸収したので
は、意味がなくなる。この状態を調査した結果を示すの
が図４，５であり、図４はＳＯＧ膜上にＴＥＯＳプラズ
マＣＶＤ法により膜厚１０００ÅのＳｉＯ2 膜を形成し
た試料の熱脱離スペクトルを測定したものである。一
方、図５は、ＳＯＧ膜上にＴＥＯＳプラズマＣＶＤ法に
より膜厚２０００ÅのＳｉＯ2 膜を形成した試料の熱脱
離スペクトルを測定したものであるまた、図４，５には
それぞれＳｉＯ2 膜を形成した後、窒素雰囲気中で４０
０℃で３０分間、追加加熱（アニール）した試料につい
ても、その結果を示してある。
【００２５】追加加熱（アニール）をした直後の試料
と、その後２週間放置した試料とを比較すると、図４に
おいて、３００〜５００℃近辺における水分の脱離強度
が若干高くなってきている。しかし、２週間という長い
期間を考えると大きな量ではないと考えられる。また、
図５に示す、ＳｉＯ2 の膜厚が２０００Åの試料は、水
分の増加は微々たるものとなっている。従って、水分を
吸収しやすい平坦化のためのＳＯＧ膜の上にＴＥＯＳプ
ラズマＣＶＤ法によりＳｉＯ2 膜を形成するとき、その
膜厚は１０００Å以上としておけば、水分の再吸収の問
題はほとんど無いと考えられる。このとき、どうしても
図４，５に示されるような、微量の水分増加が問題にな
るような場合には、この上層に薄いＳｉＯ2 の膜や窒化
シリコンの膜をＥＣＲプラズマＣＶＤ法により連続して
形成すれば良い。
と、その後２週間放置した試料とを比較すると、図４に
おいて、３００〜５００℃近辺における水分の脱離強度
が若干高くなってきている。しかし、２週間という長い
期間を考えると大きな量ではないと考えられる。また、
図５に示す、ＳｉＯ2 の膜厚が２０００Åの試料は、水
分の増加は微々たるものとなっている。従って、水分を
吸収しやすい平坦化のためのＳＯＧ膜の上にＴＥＯＳプ
ラズマＣＶＤ法によりＳｉＯ2 膜を形成するとき、その
膜厚は１０００Å以上としておけば、水分の再吸収の問
題はほとんど無いと考えられる。このとき、どうしても
図４，５に示されるような、微量の水分増加が問題にな
るような場合には、この上層に薄いＳｉＯ2 の膜や窒化
シリコンの膜をＥＣＲプラズマＣＶＤ法により連続して
形成すれば良い。
【００２６】以上に示した水分を脱離除去する作用は、
平坦化のための第２の絶縁膜６の下に水分を透過しにく
い第１の絶縁膜５を形成してあるから発揮されるのであ
る。この第１の絶縁膜５による水分透過阻止機能が存在
しないと、第２の絶縁膜６の水分を脱離しようとして加
熱しても、その水分が下層の素子領域に拡散して、素子
の特性劣化を引き起こすことになる。従って、第１の絶
縁膜５はＥＣＲプラズマＣＶＤ法により形成されたＳｉ
Ｏ2膜に限るものではなく、プラズマＣＶＤ法や熱分解
ＣＶＤ法による窒化シリコン膜でも良い。また、上記実
施例では、第３の絶縁膜７を形成するときの、基板１０
の加熱温度を４００℃としたが、これに限るものではな
く、高いほど良いのはいうまでもないが、実際のプロセ
スでは３００〜５００℃程度となる。
平坦化のための第２の絶縁膜６の下に水分を透過しにく
い第１の絶縁膜５を形成してあるから発揮されるのであ
る。この第１の絶縁膜５による水分透過阻止機能が存在
しないと、第２の絶縁膜６の水分を脱離しようとして加
熱しても、その水分が下層の素子領域に拡散して、素子
の特性劣化を引き起こすことになる。従って、第１の絶
縁膜５はＥＣＲプラズマＣＶＤ法により形成されたＳｉ
Ｏ2膜に限るものではなく、プラズマＣＶＤ法や熱分解
ＣＶＤ法による窒化シリコン膜でも良い。また、上記実
施例では、第３の絶縁膜７を形成するときの、基板１０
の加熱温度を４００℃としたが、これに限るものではな
く、高いほど良いのはいうまでもないが、実際のプロセ
スでは３００〜５００℃程度となる。
【００２７】実施例２ 上記実施例１では、第２の絶縁膜６に含まれる水分を第
３の絶縁膜７の成膜処理中に加わる温度により脱離して
いたが、これに限るものではない。第３の絶縁膜７を形
成する前に、高温のアニールを単独で行って第２の絶縁
膜６中の水分を脱離し、この水分を脱離した第２の絶縁
膜６に再び水分が吸収しない内に、第３の絶縁膜７を形
成するようにしても良い。しかし、第２の絶縁膜６を構
成するＳＯＧ膜やＴＥＯＳ−ＣＶＤにより成膜されるＳ
ｉＯ2 は、水蒸気を含む大気に触れると数分間で水分を
吸収するので、このことに注意を有する。従って、第２
の絶縁膜６をアニールした後、基板１０を大気雰囲気に
出すことなく、真空中や水分含有量の少ない窒素やアル
ゴンなどの雰囲気中を介して、第３の絶縁膜を形成する
プラズマＣＶＤ装置に基板を移送すれば良い。
３の絶縁膜７の成膜処理中に加わる温度により脱離して
いたが、これに限るものではない。第３の絶縁膜７を形
成する前に、高温のアニールを単独で行って第２の絶縁
膜６中の水分を脱離し、この水分を脱離した第２の絶縁
膜６に再び水分が吸収しない内に、第３の絶縁膜７を形
成するようにしても良い。しかし、第２の絶縁膜６を構
成するＳＯＧ膜やＴＥＯＳ−ＣＶＤにより成膜されるＳ
ｉＯ2 は、水蒸気を含む大気に触れると数分間で水分を
吸収するので、このことに注意を有する。従って、第２
の絶縁膜６をアニールした後、基板１０を大気雰囲気に
出すことなく、真空中や水分含有量の少ない窒素やアル
ゴンなどの雰囲気中を介して、第３の絶縁膜を形成する
プラズマＣＶＤ装置に基板を移送すれば良い。
【００２８】なお、この実施例２の場合、第３の絶縁膜
７の材料としてＴＥＯＳプラズマＣＶＤ法により堆積さ
れるＳｉＯ2 膜に限るものではなく、ＥＣＲプラズマＣ
ＶＤ法により形成するＳｉＯ2 膜でも良い。また、少な
くとも室温付近で放置する場合には、第３の絶縁膜７の
材料としてシランガスとＮ2Ｏ ガスを反応ガスとしたプ
ラズマＣＶＤ法による膜でも良い。
７の材料としてＴＥＯＳプラズマＣＶＤ法により堆積さ
れるＳｉＯ2 膜に限るものではなく、ＥＣＲプラズマＣ
ＶＤ法により形成するＳｉＯ2 膜でも良い。また、少な
くとも室温付近で放置する場合には、第３の絶縁膜７の
材料としてシランガスとＮ2Ｏ ガスを反応ガスとしたプ
ラズマＣＶＤ法による膜でも良い。
【００２９】実施例３ ここで、図４，５に示すように、水分を含んだＳＯＧ膜
上に、ＴＥＯＳプラズマＣＶＤ法により４００℃に加熱
しながらＳｉＯ2 膜を堆積させ、その後、窒素雰囲気で
３０分間４００℃に加熱するというアニールをした方
が、しない方より４００〜５００℃付近で脱離する水分
の量がかなり減少していることがわかる。これから明ら
かなように、実施例１において、第３の絶縁膜７を形成
した後、アニールを行えば、第２の絶縁膜６の水分をよ
り脱離し減少させることが可能となる。
上に、ＴＥＯＳプラズマＣＶＤ法により４００℃に加熱
しながらＳｉＯ2 膜を堆積させ、その後、窒素雰囲気で
３０分間４００℃に加熱するというアニールをした方
が、しない方より４００〜５００℃付近で脱離する水分
の量がかなり減少していることがわかる。これから明ら
かなように、実施例１において、第３の絶縁膜７を形成
した後、アニールを行えば、第２の絶縁膜６の水分をよ
り脱離し減少させることが可能となる。
【００３０】これは、第３の絶縁膜７が第１の絶縁膜５
より、高温下では水分を透過させ易いためである。従っ
て、第３の絶縁膜７を形成した後のアニールにより、よ
り効果的に第２の絶縁膜６中の水分を脱離させるために
は、第１の絶縁膜５の材料としてより水分を透過させに
くい材料を用いれば良い。ここで、第３の絶縁膜７の材
料としては、高温下では第１の絶縁膜５より水分が透過
し易い状態でなくてはならないが、室温付近では水分を
透過しないような状態でなくてはならない。
より、高温下では水分を透過させ易いためである。従っ
て、第３の絶縁膜７を形成した後のアニールにより、よ
り効果的に第２の絶縁膜６中の水分を脱離させるために
は、第１の絶縁膜５の材料としてより水分を透過させに
くい材料を用いれば良い。ここで、第３の絶縁膜７の材
料としては、高温下では第１の絶縁膜５より水分が透過
し易い状態でなくてはならないが、室温付近では水分を
透過しないような状態でなくてはならない。
【００３１】この第３の絶縁膜７に求められる条件とし
ては、第１の絶縁膜５より水分を透過し易く、室温付近
では水分を透過しないことが必要であり、室温付近での
水分進入阻止能力を失わない限り、できる限り薄くした
方がより効果的である。なお、この水分透過能力に関し
て、第３の絶縁膜７の方が第１の絶縁膜５より全ての温
度領域で水分が透過し易い必要はなく、３００〜５００
℃の範囲でこの状態となっていれば良い。
ては、第１の絶縁膜５より水分を透過し易く、室温付近
では水分を透過しないことが必要であり、室温付近での
水分進入阻止能力を失わない限り、できる限り薄くした
方がより効果的である。なお、この水分透過能力に関し
て、第３の絶縁膜７の方が第１の絶縁膜５より全ての温
度領域で水分が透過し易い必要はなく、３００〜５００
℃の範囲でこの状態となっていれば良い。
【００３２】
【発明の効果】以上説明したように、この発明によれ
ば、配線層の段差を低減するための平坦下層が水分を多
く含んでいても、これを低減して水分が拡散しないよう
にしたので、素子に劣化を与えることの無い層間膜を形
成することができる。
ば、配線層の段差を低減するための平坦下層が水分を多
く含んでいても、これを低減して水分が拡散しないよう
にしたので、素子に劣化を与えることの無い層間膜を形
成することができる。
【図１】この発明の１実施例である半導体装置の断面図
である。
である。
【図２】この実施例１の基板１０上に形成されたＭＯＳ
トランジスタの特性劣化を示す特性図である。
トランジスタの特性劣化を示す特性図である。
【図３】水分の熱脱離スペクトル（ＴＤＳ）を測定した
結果を示す特性図である。
結果を示す特性図である。
【図４】水分の熱脱離スペクトル（ＴＤＳ）を測定した
結果を示す特性図である。
結果を示す特性図である。
【図５】水分の熱脱離スペクトル（ＴＤＳ）を測定した
結果を示す特性図である。
結果を示す特性図である。
【図６】従来の半導体装置であるＭＯＳ素子の特性劣化
の状態を示す特性図である。
の状態を示す特性図である。
１ ゲート酸化膜 ２ ゲート電極 ３ 第１層間絶縁膜 ４ 第１金属配線層 ５ 第１の絶縁膜 ６ 第２の絶縁膜 ７ 第３の絶縁膜 ８ 第２金属配線層 ９ パシベーション膜 １０ 基板 １１ 素子分離領域
フロントページの続き (72)発明者 下山 展弘 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (2)
- 【請求項１】 半導体素子を下層に有する基板上に次の
配線層を形成する工程の前に、 水分の透過を抑制する第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に塗布法または化学気相成長法など
により第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に前記基板を加熱しながら第３の絶
縁膜を形成する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項２】 半導体素子を下層に有する基板上に次の
配線層を形成する工程の前に、 水分の透過を抑制する第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に塗布法または化学気相成長法など
により第２の絶縁膜を形成する工程と、 前記第２の絶縁膜に含まれる水分を脱離するために前記
基板を加熱する工程と、 前記第２の絶縁膜を水分を多量に含む雰囲気にさらさな
い状態で前記第２の絶縁膜上に第３の絶縁膜を形成する
工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32991492A JPH06163724A (ja) | 1992-11-17 | 1992-11-17 | 半導体装置の製造方法 |
| US08/005,670 US5376590A (en) | 1992-01-20 | 1993-01-19 | Semiconductor device and method of fabricating the same |
| US08/296,025 US5512513A (en) | 1992-01-20 | 1994-08-25 | Method of fabricating semiconductor device with water protective film |
| US08/594,947 US5811872A (en) | 1992-01-20 | 1996-01-31 | Semiconductor device and method of farbricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32991492A JPH06163724A (ja) | 1992-11-17 | 1992-11-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163724A true JPH06163724A (ja) | 1994-06-10 |
Family
ID=18226679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32991492A Pending JPH06163724A (ja) | 1992-01-20 | 1992-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
| JP2013187414A (ja) * | 2012-03-08 | 2013-09-19 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
-
1992
- 1992-11-17 JP JP32991492A patent/JPH06163724A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
| JP2013187414A (ja) * | 2012-03-08 | 2013-09-19 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5376590A (en) | Semiconductor device and method of fabricating the same | |
| JP3050193B2 (ja) | 半導体装置及びその製造方法 | |
| US20060022228A1 (en) | Method of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device | |
| JPH0969562A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0964037A (ja) | 半導体装置の製造方法 | |
| JPH11145134A (ja) | 半導体装置およびその製造方法 | |
| US6475925B1 (en) | Reduced water adsorption for interlayer dielectric | |
| JPH06349950A (ja) | 半導体装置及びその製造方法 | |
| JP3015738B2 (ja) | 半導体装置の製造方法 | |
| JPH06163521A (ja) | 半導体装置の製造方法 | |
| US6274417B1 (en) | Method of forming a semiconductor device | |
| JP3125781B2 (ja) | 半導体装置の製法 | |
| JPH1117150A (ja) | ビットラインの酸化を防止するための半導体メモリー装置の製造方法及び半導体メモリー装置 | |
| JPH06163724A (ja) | 半導体装置の製造方法 | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| US20070077776A1 (en) | Method for forming an insulating film in a semiconductor device | |
| JPH09260366A (ja) | 半導体装置の製造方法 | |
| JP2001144180A (ja) | 多層配線構造及びその製造方法 | |
| JP2779996B2 (ja) | 半導体装置の製造方法 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JPH06163522A (ja) | 半導体装置の層間絶縁膜 | |
| JPH05198690A (ja) | 半導体装置の製造方法 | |
| JPH08148569A (ja) | 半導体装置 | |
| JP4213250B2 (ja) | 半導体素子の製造方法 | |
| JP2008041977A (ja) | 半導体回路装置の製造方法 |