JP2002198522A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP2002198522A JP2002198522A JP2000394358A JP2000394358A JP2002198522A JP 2002198522 A JP2002198522 A JP 2002198522A JP 2000394358 A JP2000394358 A JP 2000394358A JP 2000394358 A JP2000394358 A JP 2000394358A JP 2002198522 A JP2002198522 A JP 2002198522A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- silicon substrate
- radical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【課題】絶縁膜の誘電率の更なる向上を図り、かつ能動
素子に用いた場合にリーク電流を少なくし、半導体素子
の特性の向上を図る。 【解決手段】シリコン基板上にシリコン（酸）窒化膜を
形成した後、ラジカル酸素の曝露量が１．２×１０5ラ
ングミュア以下となる条件でラジカル酸化を行うことに
よって、Ｓｉ−Ｏ−Ｓｉ結合のうち、１２０°以下の結
合角を有するものが、Ｓｉ−Ｏ−Ｓｉ結合全体の１％以
上、また１２５°以下の結合角を有するものが結合全体
の７％以上存在するようにする。
素子に用いた場合にリーク電流を少なくし、半導体素子
の特性の向上を図る。 【解決手段】シリコン基板上にシリコン（酸）窒化膜を
形成した後、ラジカル酸素の曝露量が１．２×１０5ラ
ングミュア以下となる条件でラジカル酸化を行うことに
よって、Ｓｉ−Ｏ−Ｓｉ結合のうち、１２０°以下の結
合角を有するものが、Ｓｉ−Ｏ−Ｓｉ結合全体の１％以
上、また１２５°以下の結合角を有するものが結合全体
の７％以上存在するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関わり、とくにＭＩＳ（ｍｅｔａｌ Ｉ
ｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造
を有する半導体素子のゲート絶縁膜に関するものであ
る。
その製造方法に関わり、とくにＭＩＳ（ｍｅｔａｌ Ｉ
ｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造
を有する半導体素子のゲート絶縁膜に関するものであ
る。
【０００２】
【従来の技術】シリコン半導体集積回路の微細化に伴
い、ＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）型半導体素子の寸法は微細化の一途を辿っ
ている。ＭＯＳ型半導体素子の最小寸法が０．１ミクロ
ン以下の世代では、実効膜厚が２ｎｍ以下のゲート絶縁
膜が必要とされる。ゲート絶縁膜にＳｉＯ2を使うと、
膜厚２ｎｍ以下ではダイレクト・トンネル電流が急激に
増加し、リーク電流の最大仕様値１Ａ／ｃｍ2を上回っ
てしまう。そこで、ＭＯＳ型半導体素子の性能を維持し
ながらリーク電流を減少させるために、シリコン酸化膜
よりも誘電率の高い材料をゲート絶縁膜として使うこと
が検討されている。そのなかでも、シリコン酸窒化膜
は、従来の半導体素子製造工程との整合性がよいため、
近い将来の絶縁膜として有望視されている。
い、ＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）型半導体素子の寸法は微細化の一途を辿っ
ている。ＭＯＳ型半導体素子の最小寸法が０．１ミクロ
ン以下の世代では、実効膜厚が２ｎｍ以下のゲート絶縁
膜が必要とされる。ゲート絶縁膜にＳｉＯ2を使うと、
膜厚２ｎｍ以下ではダイレクト・トンネル電流が急激に
増加し、リーク電流の最大仕様値１Ａ／ｃｍ2を上回っ
てしまう。そこで、ＭＯＳ型半導体素子の性能を維持し
ながらリーク電流を減少させるために、シリコン酸化膜
よりも誘電率の高い材料をゲート絶縁膜として使うこと
が検討されている。そのなかでも、シリコン酸窒化膜
は、従来の半導体素子製造工程との整合性がよいため、
近い将来の絶縁膜として有望視されている。
【０００３】シリコン酸窒化膜の形成方法としては、シ
リコン基板のＮＯ酸窒化以外に、非平衡過程を用いて窒
素・酸素の導入過程を制御する試みとして、シリコン酸
化膜やシリコン窒化膜をラジカル窒化あるいはラジカル
酸化する方法が注目されている。この方法であれば低温
でシリコン酸窒化膜が形成でき、デバイス製造工程中の
熱工程(thermal budget)が少なくて済むため、超微細MI
S型半導体素子の形成に適している。また、この方法で
は反応性の高い窒素・酸素を用いるため、低温で形成す
るにも関わらず膜中の格子欠陥が少ない。そのためより
リーク電流が少ないシリコン酸窒化膜を形成できる。こ
のようなシリコン酸窒化膜の形成方法には、大きく分け
て次の二つがある。
リコン基板のＮＯ酸窒化以外に、非平衡過程を用いて窒
素・酸素の導入過程を制御する試みとして、シリコン酸
化膜やシリコン窒化膜をラジカル窒化あるいはラジカル
酸化する方法が注目されている。この方法であれば低温
でシリコン酸窒化膜が形成でき、デバイス製造工程中の
熱工程(thermal budget)が少なくて済むため、超微細MI
S型半導体素子の形成に適している。また、この方法で
は反応性の高い窒素・酸素を用いるため、低温で形成す
るにも関わらず膜中の格子欠陥が少ない。そのためより
リーク電流が少ないシリコン酸窒化膜を形成できる。こ
のようなシリコン酸窒化膜の形成方法には、大きく分け
て次の二つがある。
【０００４】第１の方法は、ＳｉＯ2膜を形成した後に
ラジカル窒化（もしくはプラズマ窒化）を行い、膜中に
窒素を導入することである（参考文献： M. Togo, K.
Watanabe, T. Yamamoto, N. Ikarashi, K. Shiba, T. T
atsumi, H. Ono, and T. Mogami, 2000 Symp. on VLSI
Tech. p.116; S. V. Hattangady, R. Kraft, D. T. Gri
der, M. A. Douglas, G. A. Brown, P. A. Tiner, J.
W. Kuehne, P. E. Nicollian, and M. F. Pas, IEDM Te
ch. Dig. 96-495 ）。前記参考文献のうちＴｏｇｏらの
報告によると、この方法では窒素濃度の割に大きな誘電
率を得ることができる。しかしながらこの方法であると
窒素の導入量に限界があり、誘電率の上昇にも限界があ
る。
ラジカル窒化（もしくはプラズマ窒化）を行い、膜中に
窒素を導入することである（参考文献： M. Togo, K.
Watanabe, T. Yamamoto, N. Ikarashi, K. Shiba, T. T
atsumi, H. Ono, and T. Mogami, 2000 Symp. on VLSI
Tech. p.116; S. V. Hattangady, R. Kraft, D. T. Gri
der, M. A. Douglas, G. A. Brown, P. A. Tiner, J.
W. Kuehne, P. E. Nicollian, and M. F. Pas, IEDM Te
ch. Dig. 96-495 ）。前記参考文献のうちＴｏｇｏらの
報告によると、この方法では窒素濃度の割に大きな誘電
率を得ることができる。しかしながらこの方法であると
窒素の導入量に限界があり、誘電率の上昇にも限界があ
る。
【０００５】一方、第２の方法は、最初にシリコン基板
上にシリコン窒化膜もしくはシリコン酸窒化膜を形成
し、それに対してラジカル酸化（もしくはプラズマ酸
化）を行うことである。この方法では窒素の含有量を大
きくすることができるので誘電率の向上が期待され、ま
た、界面近くに窒素が存在するためにホットキャリア耐
性も改善することが期待されるが、前記参考文献のうち
Ｔｏｇｏらの報告によると、それほど大きな誘電率を得
ることができない。（窒素濃度12%で誘電率5.1程度）そ
のため、第2の方法は、とくにゲート絶縁膜のリーク電
流(ダイレクト・トンネル電流)の抑制において第１の方
法よりも劣っている。
上にシリコン窒化膜もしくはシリコン酸窒化膜を形成
し、それに対してラジカル酸化（もしくはプラズマ酸
化）を行うことである。この方法では窒素の含有量を大
きくすることができるので誘電率の向上が期待され、ま
た、界面近くに窒素が存在するためにホットキャリア耐
性も改善することが期待されるが、前記参考文献のうち
Ｔｏｇｏらの報告によると、それほど大きな誘電率を得
ることができない。（窒素濃度12%で誘電率5.1程度）そ
のため、第2の方法は、とくにゲート絶縁膜のリーク電
流(ダイレクト・トンネル電流)の抑制において第１の方
法よりも劣っている。
【０００６】
【発明が解決しようとする課題】上記のように、従来検
討されているシリコン酸化膜のラジカル窒化、及びシリ
コン窒化膜やシリコン酸窒化膜のラジカル酸化では、絶
縁膜の誘電率を大きくできず、したがって、リーク電流
を十分に下げられないという問題点がある。
討されているシリコン酸化膜のラジカル窒化、及びシリ
コン窒化膜やシリコン酸窒化膜のラジカル酸化では、絶
縁膜の誘電率を大きくできず、したがって、リーク電流
を十分に下げられないという問題点がある。
【０００７】本発明者らは誘電率の向上を実現できる絶
縁膜の形成方法として窒素の導入量を大きくできるシリ
コン窒化膜もしくはシリコン酸窒化膜のラジカル酸化
（前記第２の方法）に着目した。本発明は、絶縁膜の誘
電率の更なる向上を図り、かつ能動素子に用いた場合に
リーク電流を少なくし、かつホットキャリア耐性も改善
し、半導体素子の特性の向上を図ることを目的とする。
縁膜の形成方法として窒素の導入量を大きくできるシリ
コン窒化膜もしくはシリコン酸窒化膜のラジカル酸化
（前記第２の方法）に着目した。本発明は、絶縁膜の誘
電率の更なる向上を図り、かつ能動素子に用いた場合に
リーク電流を少なくし、かつホットキャリア耐性も改善
し、半導体素子の特性の向上を図ることを目的とする。
【０００８】
【課題を解決するための手段】＜本発明の構成＞本発明
は、少なくともシリコン基板と、シリコン基板上に形成
された絶縁膜と、前記絶縁膜上に形成された電極とを備
えた素子が形成されている半導体装置において、前記絶
縁膜は、少なくともシリコン、酸素、及び窒素をその主
成分として含有し、前記絶縁膜中に含まれるＳｉ−Ｏ−
Ｓｉ結合のうち１２０°以下の結合角を有するＳｉ−Ｏ
−Ｓｉ結合がＳｉ−Ｏ−Ｓｉ結合全体の１％以上、かつ
１２５°以下の結合角を有するＳｉ−Ｏ−Ｓｉ結合がＳ
ｉ−Ｏ−Ｓｉ結合全体の７％以上存在することを特徴と
する半導体装置である。
は、少なくともシリコン基板と、シリコン基板上に形成
された絶縁膜と、前記絶縁膜上に形成された電極とを備
えた素子が形成されている半導体装置において、前記絶
縁膜は、少なくともシリコン、酸素、及び窒素をその主
成分として含有し、前記絶縁膜中に含まれるＳｉ−Ｏ−
Ｓｉ結合のうち１２０°以下の結合角を有するＳｉ−Ｏ
−Ｓｉ結合がＳｉ−Ｏ−Ｓｉ結合全体の１％以上、かつ
１２５°以下の結合角を有するＳｉ−Ｏ−Ｓｉ結合がＳ
ｉ−Ｏ−Ｓｉ結合全体の７％以上存在することを特徴と
する半導体装置である。
【０００９】前記絶縁膜は、ＭＩＳ型電界効果トランジ
スタのゲート絶縁膜であることが望ましい。
スタのゲート絶縁膜であることが望ましい。
【００１０】また、本発明は、シリコン基板上に絶縁膜
を形成する工程を備える半導体装置の製造方法におい
て、前記絶縁膜を形成する工程は、シリコン基板上にシ
リコン窒化膜もしくはシリコン酸窒化膜を形成する窒化
処理工程と、前記シリコン窒化膜もしくは前記シリコン
酸窒化膜をラジカル酸素を含む雰囲気に晒す酸化処理工
程とを備え、前記酸化処理工程におけるラジカル酸素の
曝露量は５×１０3ラングミュア以上１．２×１０5 ラ
ングミュア以下であることを特徴とする半導体装置の製
造方法である。
を形成する工程を備える半導体装置の製造方法におい
て、前記絶縁膜を形成する工程は、シリコン基板上にシ
リコン窒化膜もしくはシリコン酸窒化膜を形成する窒化
処理工程と、前記シリコン窒化膜もしくは前記シリコン
酸窒化膜をラジカル酸素を含む雰囲気に晒す酸化処理工
程とを備え、前記酸化処理工程におけるラジカル酸素の
曝露量は５×１０3ラングミュア以上１．２×１０5 ラ
ングミュア以下であることを特徴とする半導体装置の製
造方法である。
【００１１】また、本発明は、シリコン基板上に絶縁膜
を形成する工程を備える半導体装置の製造方法におい
て、前記絶縁膜を形成する工程は、シリコン基板上にシ
リコン窒化膜もしくはシリコン酸窒化膜を形成する窒化
処理工程と、前記シリコン窒化膜もしくは前記シリコン
酸窒化膜をラジカル酸素を含む雰囲気に晒す酸化処理工
程とを備え、前記酸化処理工程はラジカル酸素の曝露量
が、２．５×１０3／αラングミュア以上６×１０4／α
ラングミュア以下（但しαはラジカル酸素を形成する方
法がＯ2を含んだガスの電磁波励起によって行われる場
合の前記Ｏ2からラジカル酸素が生成する確率とする）
であることを特徴とする半導体装置の製造方法である。
を形成する工程を備える半導体装置の製造方法におい
て、前記絶縁膜を形成する工程は、シリコン基板上にシ
リコン窒化膜もしくはシリコン酸窒化膜を形成する窒化
処理工程と、前記シリコン窒化膜もしくは前記シリコン
酸窒化膜をラジカル酸素を含む雰囲気に晒す酸化処理工
程とを備え、前記酸化処理工程はラジカル酸素の曝露量
が、２．５×１０3／αラングミュア以上６×１０4／α
ラングミュア以下（但しαはラジカル酸素を形成する方
法がＯ2を含んだガスの電磁波励起によって行われる場
合の前記Ｏ2からラジカル酸素が生成する確率とする）
であることを特徴とする半導体装置の製造方法である。
【００１２】各々の製造方法において、前記酸化処理工
程前にシリコン基板上に形成されたシリコン窒化膜もし
くはシリコン酸窒化膜中に存在する窒素の面密度が８×
１０ 15ｃｍ-2よりも小さいことが望ましい.。 ＜作用＞本発明者らは、最初にシリコン基板上にシリコ
ン窒化膜もしくはシリコン酸窒化膜を形成し、次にラジ
カル酸化を行う絶縁膜の形成方法について鋭意検討した
結果、以下の知見を得た。
程前にシリコン基板上に形成されたシリコン窒化膜もし
くはシリコン酸窒化膜中に存在する窒素の面密度が８×
１０ 15ｃｍ-2よりも小さいことが望ましい.。 ＜作用＞本発明者らは、最初にシリコン基板上にシリコ
ン窒化膜もしくはシリコン酸窒化膜を形成し、次にラジ
カル酸化を行う絶縁膜の形成方法について鋭意検討した
結果、以下の知見を得た。
【００１３】シリコン基板上に形成したシリコン窒化膜
もしくはシリコン酸窒化膜にラジカル酸化を施した場
合、まずシリコン窒化膜もしくはシリコン酸窒化膜とシ
リコン基板との界面までラジカル酸化が進みシリコン酸
化膜が形成され、このとき形成されるシリコン酸化膜は
高誘電率（比誘電率６−７）を有する。
もしくはシリコン酸窒化膜にラジカル酸化を施した場
合、まずシリコン窒化膜もしくはシリコン酸窒化膜とシ
リコン基板との界面までラジカル酸化が進みシリコン酸
化膜が形成され、このとき形成されるシリコン酸化膜は
高誘電率（比誘電率６−７）を有する。
【００１４】一方、シリコン基板との界面には１モノレ
ーヤ程度の窒素が残存し、絶縁膜トータルの誘電率は＞
５と高いものとなる。
ーヤ程度の窒素が残存し、絶縁膜トータルの誘電率は＞
５と高いものとなる。
【００１５】しかしながら、この状態でさらにラジカル
酸化を進めると、誘電率の低いシリコン酸化膜（誘電率
３−４）が生成するとともに、窒素を含むシリコン基板
との界面層の誘電率も低下するというものである。
酸化を進めると、誘電率の低いシリコン酸化膜（誘電率
３−４）が生成するとともに、窒素を含むシリコン基板
との界面層の誘電率も低下するというものである。
【００１６】したがって、誘電率の高い絶縁膜を得るに
は、シリコン基板上にシリコン窒化膜もしくはシリコン
酸窒化膜を形成し、次にラジカル酸化を行う際、初期に
形成したシリコン窒化膜もしくはシリコン酸窒化膜のバ
ルク部分だけをラジカル酸化し、さらにシリコン基板界
面まで酸化が進行した後にさらに酸化を続けることがな
いようにラジカル酸素の曝露量を小さく設定することに
よって、誘電率の高い絶縁膜が得られる。さらにこのと
き窒素が絶縁膜中(シリコン基板との界面)に存在するこ
とになりそれによりホットキャリアによるデバイス特性
の劣化を抑制させるという効果も同時に生じる。
は、シリコン基板上にシリコン窒化膜もしくはシリコン
酸窒化膜を形成し、次にラジカル酸化を行う際、初期に
形成したシリコン窒化膜もしくはシリコン酸窒化膜のバ
ルク部分だけをラジカル酸化し、さらにシリコン基板界
面まで酸化が進行した後にさらに酸化を続けることがな
いようにラジカル酸素の曝露量を小さく設定することに
よって、誘電率の高い絶縁膜が得られる。さらにこのと
き窒素が絶縁膜中(シリコン基板との界面)に存在するこ
とになりそれによりホットキャリアによるデバイス特性
の劣化を抑制させるという効果も同時に生じる。
【００１７】また本発明者らは、上記のようにして得ら
れた絶縁膜は、酸素、窒素、シリコンを主成分とし、Ｓ
ｉ−Ｏ−Ｓｉ結合の低角度成分を比較的多く含み、かつ
この絶縁膜は誘電率が高く、リーク電流を低減させるこ
とができることを見出した。Ｓｉ−Ｏ−Ｓｉ結合の低角
度成分を多く含む絶縁膜の誘電率が高い理由についての
詳細は明らかではないが、Ｓｉ−Ｏ−Ｓｉ結合の低角度
成分を多く含む絶縁膜は、膜の原子密度が高く格子欠陥
が少ないといった理由が考えられる。さらに絶縁膜は、
シリコン基板との界面に窒素、酸素、シリコンを含む層
と、とシリコン酸化膜層との積層構造にすることにより
ホットキャリアによるデバイス特性の劣化を抑制させる
という効果も同時に生じる。
れた絶縁膜は、酸素、窒素、シリコンを主成分とし、Ｓ
ｉ−Ｏ−Ｓｉ結合の低角度成分を比較的多く含み、かつ
この絶縁膜は誘電率が高く、リーク電流を低減させるこ
とができることを見出した。Ｓｉ−Ｏ−Ｓｉ結合の低角
度成分を多く含む絶縁膜の誘電率が高い理由についての
詳細は明らかではないが、Ｓｉ−Ｏ−Ｓｉ結合の低角度
成分を多く含む絶縁膜は、膜の原子密度が高く格子欠陥
が少ないといった理由が考えられる。さらに絶縁膜は、
シリコン基板との界面に窒素、酸素、シリコンを含む層
と、とシリコン酸化膜層との積層構造にすることにより
ホットキャリアによるデバイス特性の劣化を抑制させる
という効果も同時に生じる。
【００１８】このようにして誘電率の高い絶縁膜が得ら
れれば、ＭＩＳ型半導体素子のゲート容量を一定に保ち
ながらゲート絶縁膜の実膜厚を厚くすることができるの
で、ゲート絶縁膜を流れるリーク電流を抑制することが
でき、かつホットキャリアによるデバイス特性の劣化を
抑制させる。
れれば、ＭＩＳ型半導体素子のゲート容量を一定に保ち
ながらゲート絶縁膜の実膜厚を厚くすることができるの
で、ゲート絶縁膜を流れるリーク電流を抑制することが
でき、かつホットキャリアによるデバイス特性の劣化を
抑制させる。
【００１９】
【発明の実施の形態】（ＭＩＳ型トランジスタの製造方
法）図１から図６は、本発明の実施の形態（以下、実施
例という）に係るｎ型ＭＩＳトランジスタの製造工程を
示す断面図である。
法）図１から図６は、本発明の実施の形態（以下、実施
例という）に係るｎ型ＭＩＳトランジスタの製造工程を
示す断面図である。
【００２０】まず、図１に示すように、単結晶のｐ型シ
リコン基板１の表面に、素子分離の役割を果たす深い溝
２を形成する。その後、例えばＣＶＤ法により、深い溝
２をシリコン酸化膜３で埋め込む。
リコン基板１の表面に、素子分離の役割を果たす深い溝
２を形成する。その後、例えばＣＶＤ法により、深い溝
２をシリコン酸化膜３で埋め込む。
【００２１】次に、図２に示すように、ゲート絶縁膜４
を形成する。ゲート絶縁膜４の形成方法は後で述べる。
を形成する。ゲート絶縁膜４の形成方法は後で述べる。
【００２２】次に図３に示すようにゲート絶縁膜４の上
部にはポリシリコン膜５を形成する。
部にはポリシリコン膜５を形成する。
【００２３】さらに、図４に示すように、フォトレジス
トパターン６をマスクとして、ポリシリコン膜５を反応
性イオンエッチングにより第１のゲート電極状にパター
ニングする。
トパターン６をマスクとして、ポリシリコン膜５を反応
性イオンエッチングにより第１のゲート電極状にパター
ニングする。
【００２４】次いで、図５に示すように、フォトレジス
トパターンを除去した後、砒素を、例えば加速電圧４０
ｋｅＶ、ドーズ量２×１０15ｃｍ-2の条件でイオン注入
して、高不純物濃度のｎ+型ゲート電極（ゲート電極
５）、ｎ+型ソース領域７、ｎ+型ドレイン領域８を同時
に形成する。
トパターンを除去した後、砒素を、例えば加速電圧４０
ｋｅＶ、ドーズ量２×１０15ｃｍ-2の条件でイオン注入
して、高不純物濃度のｎ+型ゲート電極（ゲート電極
５）、ｎ+型ソース領域７、ｎ+型ドレイン領域８を同時
に形成する。
【００２５】次に、図６に示すように、全面に層間絶縁
膜として厚さ３００ｎｍのシリコン酸化膜９をＣＶＤ法
により形成した後、このシリコン酸化膜９上にコンタク
トホール形成用のフォトレジストパターン（不図示）を
形成し、これをマスクとして反応性イオンエッチング法
によりシリコン酸化膜９をエッチングして、コンタクト
ホールを開口する。
膜として厚さ３００ｎｍのシリコン酸化膜９をＣＶＤ法
により形成した後、このシリコン酸化膜９上にコンタク
トホール形成用のフォトレジストパターン（不図示）を
形成し、これをマスクとして反応性イオンエッチング法
によりシリコン酸化膜９をエッチングして、コンタクト
ホールを開口する。
【００２６】最後に、全面にＡｌ膜をスパッタ法により
形成した後、これをパターニングして、ソース電極１
０、ドレイン電極１１、および第２のゲート電極１２を
形成してｎ型ＭＯＳトランジスタが完成する。なお、本
実施例では、ｎ型ＭＩＳトランジスタの製造工程を示し
たが、ｐ型ＭＩＳトランジスタでは導電型がｎ型とｐ型
で入れ替わる点が異なるだけであり、基本的な製造工程
はまったく同じである。
形成した後、これをパターニングして、ソース電極１
０、ドレイン電極１１、および第２のゲート電極１２を
形成してｎ型ＭＯＳトランジスタが完成する。なお、本
実施例では、ｎ型ＭＩＳトランジスタの製造工程を示し
たが、ｐ型ＭＩＳトランジスタでは導電型がｎ型とｐ型
で入れ替わる点が異なるだけであり、基本的な製造工程
はまったく同じである。
【００２７】以上のようにして、シリコン基板と、シリ
コン基板上に形成された絶縁膜と、前記絶縁膜上に形成
された電極とを備え、前記シリコン基板は少なくともそ
の表面に第１導電型のシリコン層を有し前記第１導電型
のシリコン層の表面には互いに離間して設けられた一対
の第２導電型の半導体領域が形成されており、前記絶縁
膜は前記第１導電型のシリコン層上でかつ前記第２導電
型の半導体領域の間に形成されたＩＳ型電界効果トラン
ジスタを得た。 （ゲート絶縁膜の製造工程）本実施例において最も重要
であるゲート絶縁膜の形成工程の概略を図７、及び図８
に示すＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃ
ｅｓｓｉｎｇ） 装置の概略断面図を用いて説明する。
コン基板上に形成された絶縁膜と、前記絶縁膜上に形成
された電極とを備え、前記シリコン基板は少なくともそ
の表面に第１導電型のシリコン層を有し前記第１導電型
のシリコン層の表面には互いに離間して設けられた一対
の第２導電型の半導体領域が形成されており、前記絶縁
膜は前記第１導電型のシリコン層上でかつ前記第２導電
型の半導体領域の間に形成されたＩＳ型電界効果トラン
ジスタを得た。 （ゲート絶縁膜の製造工程）本実施例において最も重要
であるゲート絶縁膜の形成工程の概略を図７、及び図８
に示すＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃ
ｅｓｓｉｎｇ） 装置の概略断面図を用いて説明する。
【００２８】まず図７に示すようにシリコン基板に対し
て（１）ＲＣＡ洗浄を施した後、（２）窒化処理を行っ
てシリコン窒化膜もしくはシリコン酸窒化膜を形成し、
その後、前記シリコン窒化膜もしくは前記シリコン酸窒
化膜を、原子状酸素を含む雰囲気に晒す酸化処理として
（３）ラジカル酸化を行った。ラジカル酸化とはO2を含
んだガスの電磁波励起によってラジカル酸素を形成し、
そのラジカル酸素をもって酸化を行う処理である。
て（１）ＲＣＡ洗浄を施した後、（２）窒化処理を行っ
てシリコン窒化膜もしくはシリコン酸窒化膜を形成し、
その後、前記シリコン窒化膜もしくは前記シリコン酸窒
化膜を、原子状酸素を含む雰囲気に晒す酸化処理として
（３）ラジカル酸化を行った。ラジカル酸化とはO2を含
んだガスの電磁波励起によってラジカル酸素を形成し、
そのラジカル酸素をもって酸化を行う処理である。
【００２９】また、シリコン基板に対してドライＯ2酸
化（７６０Torr,８４０℃、１０分間）を行ったサンプ
ルも比較データとして用意した。
化（７６０Torr,８４０℃、１０分間）を行ったサンプ
ルも比較データとして用意した。
【００３０】図７では四角く囲った条件のプロセスを用
いるものが本発明の実施例に相当し、その他は比較デー
タとして示すものである。 ＜窒化処理＞本実施例では（２）窒化処理は図７に示す
条件で行った。
いるものが本発明の実施例に相当し、その他は比較デー
タとして示すものである。 ＜窒化処理＞本実施例では（２）窒化処理は図７に示す
条件で行った。
【００３１】具体的には、図８に示すＲＴＰ装置中へ石
英トレイ１８を用いてシリコン・ウェハ１５を搬送し、
ＮＨ3ガスにさらすことよって行った。このときＲＴＰ
装置にガス導入口１７から１０ＴｏｒｒのＮＨ3ガスを
導入し、ランプ１４による加熱でシリコン基板の温度を
７３０℃もしくは８７０℃として６０秒間そのままの状
態に保ち、膜厚０．６−１．０ｎｍのシリコン窒化膜を
形成した。
英トレイ１８を用いてシリコン・ウェハ１５を搬送し、
ＮＨ3ガスにさらすことよって行った。このときＲＴＰ
装置にガス導入口１７から１０ＴｏｒｒのＮＨ3ガスを
導入し、ランプ１４による加熱でシリコン基板の温度を
７３０℃もしくは８７０℃として６０秒間そのままの状
態に保ち、膜厚０．６−１．０ｎｍのシリコン窒化膜を
形成した。
【００３２】なお、本実施例において前記窒化処理はＮ
Ｈ3ガスに晒すことによって行ったが、本発明におい
て、窒化処理としては、ＮＯガスに晒す酸窒化処理な
ど、シリコン基板の表面にシリコン酸窒化膜、またはシ
リコン窒化膜を形成することのできる他のプロセスで代
替することもできる。
Ｈ3ガスに晒すことによって行ったが、本発明におい
て、窒化処理としては、ＮＯガスに晒す酸窒化処理な
ど、シリコン基板の表面にシリコン酸窒化膜、またはシ
リコン窒化膜を形成することのできる他のプロセスで代
替することもできる。
【００３３】また、本発明における窒化処理によってシ
リコン基板上に形成するシリコン窒化膜もしくはシリコ
ン酸窒化膜は、いずれも電気膜厚０．０５nm以上０．５
ｎｍ以下が望ましい。実膜厚は０．１ｎｍ以上１．０nm
以下が望ましい。
リコン基板上に形成するシリコン窒化膜もしくはシリコ
ン酸窒化膜は、いずれも電気膜厚０．０５nm以上０．５
ｎｍ以下が望ましい。実膜厚は０．１ｎｍ以上１．０nm
以下が望ましい。
【００３４】また、本発明において、窒化処理時の加熱
の温度は６００℃以上９５０℃以下であればよいが、８
５０℃〜９００℃付近の加熱温度で高い誘電率と少ない
リーク電流を示す絶縁膜が得られるため望ましい。加熱
の時間に関しては、シリコン窒化膜の膜厚が飽和するの
で、３０秒以上の時間であればとくに制約はなく、自由
に選べる。ただし、サーマルバジェットを大きくしすぎ
ない点で６０秒間程度の時間が望ましい。また、導入す
るＮＨ3ガスの圧力に関してはとくに制約が無い。
の温度は６００℃以上９５０℃以下であればよいが、８
５０℃〜９００℃付近の加熱温度で高い誘電率と少ない
リーク電流を示す絶縁膜が得られるため望ましい。加熱
の時間に関しては、シリコン窒化膜の膜厚が飽和するの
で、３０秒以上の時間であればとくに制約はなく、自由
に選べる。ただし、サーマルバジェットを大きくしすぎ
ない点で６０秒間程度の時間が望ましい。また、導入す
るＮＨ3ガスの圧力に関してはとくに制約が無い。
【００３５】また、本発明において、前記窒化処理によ
って形成されるシリコン窒化膜もしくはシリコン酸窒化
膜は、膜厚が厚くなる（窒素の面密度が大きくなる）と
最終的に得られる絶縁膜中に欠陥が残留してリーク電流
特性が劣化したり電気膜厚Ｔ effが大きくなったりし、
極薄ゲート絶縁膜としては使えなくなってしまう恐れが
ある。そのためラジカル酸化を行う前のシリコン窒化膜
もしくはシリコン酸窒化膜中の窒素面密度は、窒素面密
度は８×１０15ｃｍ-2よりも低くなるよう形成すること
が望ましい。 ＜酸化処理＞本実施例では、次にそれぞれのサンプルに
対して（３）ラジカル酸化を図７に示す条件で行った。
って形成されるシリコン窒化膜もしくはシリコン酸窒化
膜は、膜厚が厚くなる（窒素の面密度が大きくなる）と
最終的に得られる絶縁膜中に欠陥が残留してリーク電流
特性が劣化したり電気膜厚Ｔ effが大きくなったりし、
極薄ゲート絶縁膜としては使えなくなってしまう恐れが
ある。そのためラジカル酸化を行う前のシリコン窒化膜
もしくはシリコン酸窒化膜中の窒素面密度は、窒素面密
度は８×１０15ｃｍ-2よりも低くなるよう形成すること
が望ましい。 ＜酸化処理＞本実施例では、次にそれぞれのサンプルに
対して（３）ラジカル酸化を図７に示す条件で行った。
【００３６】具体的にはＲＴＰ装置中へ圧力５Ｔｏｒｒ
のＯ2ガスを導入した。このときＯ2ガスに加えてＮ2、
Ｈｅ、Ａｒ、Ｋｒ等のキャリア・ガスを同時に流しても
よい。ガス導入口１７の外部に設置された放電電極２０
から出るマイクロ波によってガス導入口の内部で酸素プ
ラズマが発生し、そのプラズマ中に存在するラジカル酸
素がウェハ１５まで到達し、ラジカル酸化が進行する。
のＯ2ガスを導入した。このときＯ2ガスに加えてＮ2、
Ｈｅ、Ａｒ、Ｋｒ等のキャリア・ガスを同時に流しても
よい。ガス導入口１７の外部に設置された放電電極２０
から出るマイクロ波によってガス導入口の内部で酸素プ
ラズマが発生し、そのプラズマ中に存在するラジカル酸
素がウェハ１５まで到達し、ラジカル酸化が進行する。
【００３７】このときのマイクロ波出力条件は、２．４
５ＧＨｚ，２００Ｗとした。ランプ加熱によってラジカ
ル酸化時のシリコン・ウェハの温度を８４０℃とし、４
５秒、もしくは９０秒間もしくは３００秒間のラジカル
酸化を行った。
５ＧＨｚ，２００Ｗとした。ランプ加熱によってラジカ
ル酸化時のシリコン・ウェハの温度を８４０℃とし、４
５秒、もしくは９０秒間もしくは３００秒間のラジカル
酸化を行った。
【００３８】なお、本実施例ではＯ2ガスの圧力を５Ｔ
ｏｒｒとしたが、この圧力に関しては、マイクロ波励起
で酸素プラズマが形成される限り、とくに制約は無い。
また、ラジカル酸化の進行過程（成膜レート）は温度に
ほとんど依存しないことが知られているので、ラジカル
酸化を行う際のシリコン基板の温度に関してもとくに制
約は無く、常温から９００℃までの範囲で自由に選ぶこ
とができる。なお、基板温度が９００℃を超えると形成
された酸化膜のエッチングが起こり得るので、９００℃
以上の温度は避けるのが望ましい。 （絶縁膜の実膜厚と電気膜厚の関係）以上のようにして
得られた絶縁膜の実膜厚と電気膜厚の関係を図９に示
す。
ｏｒｒとしたが、この圧力に関しては、マイクロ波励起
で酸素プラズマが形成される限り、とくに制約は無い。
また、ラジカル酸化の進行過程（成膜レート）は温度に
ほとんど依存しないことが知られているので、ラジカル
酸化を行う際のシリコン基板の温度に関してもとくに制
約は無く、常温から９００℃までの範囲で自由に選ぶこ
とができる。なお、基板温度が９００℃を超えると形成
された酸化膜のエッチングが起こり得るので、９００℃
以上の温度は避けるのが望ましい。 （絶縁膜の実膜厚と電気膜厚の関係）以上のようにして
得られた絶縁膜の実膜厚と電気膜厚の関係を図９に示
す。
【００３９】図９の横軸の実膜厚ｄoxyは、ＸＰＳ（Ｘ
−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）のＳｉ ２ｐスペクトルから以下の式に
よって求めた（Z. H. Lu, J. P. McCaffrey, B. Brar,
G. D. Wilk, R. M. Wallace,L. C. Feldman, S. P. Ta
y, Appl. Phys. Lett. 71, 2764 (1997)）。 ｄoxy ＝ λoxyｓｉｎα ｌｎ［Ｉoxy／（βＩSi）＋
１］ ここで、λoxy＝２．９６ｎｍ（光電子の脱出深さ）、
β＝０．７５、Ｉoxy／ＩSiはＳｉ ２ｐ信号におい
て、酸化または窒化されたＳｉの信号強度Ｉoxyと、元
素状態のＳｉ信号強度ＩSiとの比率である（Ｓｉ基板界
面近くのサブオキサイドはＩoxyに含める）。また、α
＝４５°は光電子の検出角度である。
−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）のＳｉ ２ｐスペクトルから以下の式に
よって求めた（Z. H. Lu, J. P. McCaffrey, B. Brar,
G. D. Wilk, R. M. Wallace,L. C. Feldman, S. P. Ta
y, Appl. Phys. Lett. 71, 2764 (1997)）。 ｄoxy ＝ λoxyｓｉｎα ｌｎ［Ｉoxy／（βＩSi）＋
１］ ここで、λoxy＝２．９６ｎｍ（光電子の脱出深さ）、
β＝０．７５、Ｉoxy／ＩSiはＳｉ ２ｐ信号におい
て、酸化または窒化されたＳｉの信号強度Ｉoxyと、元
素状態のＳｉ信号強度ＩSiとの比率である（Ｓｉ基板界
面近くのサブオキサイドはＩoxyに含める）。また、α
＝４５°は光電子の検出角度である。
【００４０】また、図９の縦軸の電気膜厚は、それぞれ
のゲート絶縁膜のＣ−Ｖ特性で、Ｖ fb（フラットバンド
電圧）を起点として蓄積(accumulation)側にキャパシタ
ンスをゲート電圧で積分し、Ｅox＝５ＭＶ／ｃｍ， ε
ox＝３．９×８．８５４×１０-14 （Ｆ／ｃｍ）と定
義したとき、単位面積あたりの電荷量(もしくは絶縁膜
中の電束密度)がＱ＝εoＥoxとなるゲート電圧でのキャ
パシタンスＣ（単位面積あたり）から、Ｔeff＝εox／
Ｃとして求められた電気膜厚である。
のゲート絶縁膜のＣ−Ｖ特性で、Ｖ fb（フラットバンド
電圧）を起点として蓄積(accumulation)側にキャパシタ
ンスをゲート電圧で積分し、Ｅox＝５ＭＶ／ｃｍ， ε
ox＝３．９×８．８５４×１０-14 （Ｆ／ｃｍ）と定
義したとき、単位面積あたりの電荷量(もしくは絶縁膜
中の電束密度)がＱ＝εoＥoxとなるゲート電圧でのキャ
パシタンスＣ（単位面積あたり）から、Ｔeff＝εox／
Ｃとして求められた電気膜厚である。
【００４１】図９から、それぞれの絶縁膜の誘電率は、
次のように求められる。 ε＝３．９×Ｔphys／（Ｔeff０．４ ｎｍ） ここで、Ｔphys は実膜厚、Ｔeff は電気膜厚、０．
４ｎｍはＳｉ基板の蓄積層キャパシタンスに相当する電
気膜厚である。したがって、（Ｔphys，Ｔeff）＝（０
ｎｍ，０．４ｎｍ）と各データ点を結ぶ直線の傾きの逆
数が誘電率を与えることになる。すなわち（Ｔphys，Ｔ
eff）＝（０ｎｍ，０．４ｎｍ）と各データ点を結ぶ直
線の傾きが小さいほど誘電率が高い。
次のように求められる。 ε＝３．９×Ｔphys／（Ｔeff０．４ ｎｍ） ここで、Ｔphys は実膜厚、Ｔeff は電気膜厚、０．
４ｎｍはＳｉ基板の蓄積層キャパシタンスに相当する電
気膜厚である。したがって、（Ｔphys，Ｔeff）＝（０
ｎｍ，０．４ｎｍ）と各データ点を結ぶ直線の傾きの逆
数が誘電率を与えることになる。すなわち（Ｔphys，Ｔ
eff）＝（０ｎｍ，０．４ｎｍ）と各データ点を結ぶ直
線の傾きが小さいほど誘電率が高い。
【００４２】図９から、以下の３つのことが理解され
る。 (1)シリコン基板上のドライＯ2酸化膜に比べて、ラジカ
ル酸化を行った絶縁膜膜の誘電率は高い。 (2)最初にＮＨ3窒化でシリコン窒化膜を形成しておく
と、ラジカル酸化の時間が短い場合には、シリコン基板
上のラジカル酸化膜よりもさらに高い誘電率が得られ
る。 (3)ＮＨ3窒化後のラジカル酸化の時間が４５秒、９０秒
では誘電率は高いが、ラジカル酸化の時間が３００秒で
は誘電率が低い。 （ラジカル酸化の時間とゲート絶縁膜の誘電率）最も良
好なデータが得られた８７０℃のＮＨ3窒化膜のラジカ
ル酸化に関して、ラジカル酸化時間とともに絶縁膜の誘
電率がどのように変化するのかを示したのが図１０であ
る。この図から明らかなように、ラジカル酸化の時間が
２分を超えると誘電率の劣化が認められる。
る。 (1)シリコン基板上のドライＯ2酸化膜に比べて、ラジカ
ル酸化を行った絶縁膜膜の誘電率は高い。 (2)最初にＮＨ3窒化でシリコン窒化膜を形成しておく
と、ラジカル酸化の時間が短い場合には、シリコン基板
上のラジカル酸化膜よりもさらに高い誘電率が得られ
る。 (3)ＮＨ3窒化後のラジカル酸化の時間が４５秒、９０秒
では誘電率は高いが、ラジカル酸化の時間が３００秒で
は誘電率が低い。 （ラジカル酸化の時間とゲート絶縁膜の誘電率）最も良
好なデータが得られた８７０℃のＮＨ3窒化膜のラジカ
ル酸化に関して、ラジカル酸化時間とともに絶縁膜の誘
電率がどのように変化するのかを示したのが図１０であ
る。この図から明らかなように、ラジカル酸化の時間が
２分を超えると誘電率の劣化が認められる。
【００４３】今回のＲＴＰ装置では、ラジカル酸素の形
成 Ｏ2 →２Ｏ* の確率αは、α＝１０-4であったので、２分間のラジカ
ル酸化でシリコン・ウェハに注がれるラジカル酸素の量
は、５（Ｔｏｒｒ）×１２０（ｓ）×１０-4×２＝０．
１２（Ｔｏｒｒ ｓ）、すなわち１．２×１０5ラング
ミュアとなる。この曝露量以下でラジカル酸化を行うこ
とによって、誘電率の高いゲート絶縁膜を実現すること
ができる。
成 Ｏ2 →２Ｏ* の確率αは、α＝１０-4であったので、２分間のラジカ
ル酸化でシリコン・ウェハに注がれるラジカル酸素の量
は、５（Ｔｏｒｒ）×１２０（ｓ）×１０-4×２＝０．
１２（Ｔｏｒｒ ｓ）、すなわち１．２×１０5ラング
ミュアとなる。この曝露量以下でラジカル酸化を行うこ
とによって、誘電率の高いゲート絶縁膜を実現すること
ができる。
【００４４】なお、初期に形成されていた窒化膜もしく
は酸窒化膜とＳｉ基板の界面まで十分なラジカル酸化を
行うために必要な最低のラジカル酸素曝露量は５×１０
3ラングミュア程度であり、ラジカル酸素の曝露量はこ
れ以上であることが望ましい。なお、１ラングミュアと
いう曝露量の単位は、１０-6（Ｔｏｒｒ）×１（ｓ）で
あり、また、前記の式で×２というファクタは、ひとつ
のＯ2分子から２個のラジカル酸素が生成することに対
応している。
は酸窒化膜とＳｉ基板の界面まで十分なラジカル酸化を
行うために必要な最低のラジカル酸素曝露量は５×１０
3ラングミュア程度であり、ラジカル酸素の曝露量はこ
れ以上であることが望ましい。なお、１ラングミュアと
いう曝露量の単位は、１０-6（Ｔｏｒｒ）×１（ｓ）で
あり、また、前記の式で×２というファクタは、ひとつ
のＯ2分子から２個のラジカル酸素が生成することに対
応している。
【００４５】但しαは、上記のように、ラジカル酸素を
形成する方法がＯ2を含んだガスの電磁波励起によって
行われる場合前記Ｏ2からラジカル酸素が生成する確率
であるがこのαは使用する装置にその値が依存する。あ
るＲＴＰ装置でＯ2分子からラジカル酸素が形成される
確率をαとすれば、シリコン・ウェハに曝露するO2の量
を２．５×１０3／αラングミュアから６×１０4／αラ
ングミュアの範囲に設定することにより、誘電率を高く
するという本発明の効果が得られる。 （絶縁膜のリーク電流特性）次に、本実施例で形成され
たゲート絶縁膜のリーク電流特性を示す。図１１には、
実効電界Ｅox＝５ＭＶ／ｃｍのゲート電圧におけるキャ
パシタンスから評価した電気膜厚と、そのゲート電圧に
おけるゲート・リーク電流の関係を示した。
形成する方法がＯ2を含んだガスの電磁波励起によって
行われる場合前記Ｏ2からラジカル酸素が生成する確率
であるがこのαは使用する装置にその値が依存する。あ
るＲＴＰ装置でＯ2分子からラジカル酸素が形成される
確率をαとすれば、シリコン・ウェハに曝露するO2の量
を２．５×１０3／αラングミュアから６×１０4／αラ
ングミュアの範囲に設定することにより、誘電率を高く
するという本発明の効果が得られる。 （絶縁膜のリーク電流特性）次に、本実施例で形成され
たゲート絶縁膜のリーク電流特性を示す。図１１には、
実効電界Ｅox＝５ＭＶ／ｃｍのゲート電圧におけるキャ
パシタンスから評価した電気膜厚と、そのゲート電圧に
おけるゲート・リーク電流の関係を示した。
【００４６】図１１から、 (1)シリコン基板上に形成したドライＯ2酸化膜よりも、
ラジカル酸化膜でリーク電流が少なくなっている。 (2)ＮＨ3窒化を７３０℃または８７０℃で行ってシリコ
ン窒化膜を形成した後に９０秒間のラジカル酸化を行っ
た場合には、シリコン基板上に形成したラジカル酸化膜
（O*９０秒、３００秒で引いた検量線）よりもさらにリ
ーク電流を抑制することができる。
ラジカル酸化膜でリーク電流が少なくなっている。 (2)ＮＨ3窒化を７３０℃または８７０℃で行ってシリコ
ン窒化膜を形成した後に９０秒間のラジカル酸化を行っ
た場合には、シリコン基板上に形成したラジカル酸化膜
（O*９０秒、３００秒で引いた検量線）よりもさらにリ
ーク電流を抑制することができる。
【００４７】ということが分かる。（２）の理由は、密
度および誘電率の高いシリコン酸化膜と、シリコン基板
との界面付近に存在する高い誘電率を持つシリコン酸窒
化膜との積層膜が形成されているためであると考えられ
る。また、シリコン基板上に直接ラジカル酸化膜を形成
する場合にはRTPの昇温時の窒素雰囲気中に含まれる水
分によって、ラジカル酸化の前に誘電率の低い酸化膜が
薄く形成されるが、窒化膜を最初に形成しておくとその
ような意図しない酸化膜の形成を完全に防ぐことがで
き、純粋なラジカル酸化膜(高い誘電率を持つ)だけが形
成されるので、結果として絶縁膜全体の誘電率が向上す
ると考えられる。 （ゲート絶縁膜の誘電率と膜中窒素濃度）図１２には、
図１０から求められた絶縁膜の誘電率と、膜中の窒素濃
度との関係を示す。
度および誘電率の高いシリコン酸化膜と、シリコン基板
との界面付近に存在する高い誘電率を持つシリコン酸窒
化膜との積層膜が形成されているためであると考えられ
る。また、シリコン基板上に直接ラジカル酸化膜を形成
する場合にはRTPの昇温時の窒素雰囲気中に含まれる水
分によって、ラジカル酸化の前に誘電率の低い酸化膜が
薄く形成されるが、窒化膜を最初に形成しておくとその
ような意図しない酸化膜の形成を完全に防ぐことがで
き、純粋なラジカル酸化膜(高い誘電率を持つ)だけが形
成されるので、結果として絶縁膜全体の誘電率が向上す
ると考えられる。 （ゲート絶縁膜の誘電率と膜中窒素濃度）図１２には、
図１０から求められた絶縁膜の誘電率と、膜中の窒素濃
度との関係を示す。
【００４８】絶縁膜中の窒素濃度は、次のようにして求
めた。ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ ｍａｓ
ｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の測定結果から求めら
れる膜厚方向の窒素・酸素の積分量（いずれも基板のＳ
ｉの２次イオン数で規格化した値）を、ＲＢＳ（Ｒｕｔ
ｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐ
ｅｃｔｒｏｓｃｏｐｙ）で較正済みの標準試料における
ＳＩＭＳの窒素・酸素の膜厚方向積分量と比較して、本
実施例の絶縁膜における窒素・酸素の面密度を算出し
た。
めた。ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ ｍａｓ
ｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の測定結果から求めら
れる膜厚方向の窒素・酸素の積分量（いずれも基板のＳ
ｉの２次イオン数で規格化した値）を、ＲＢＳ（Ｒｕｔ
ｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐ
ｅｃｔｒｏｓｃｏｐｙ）で較正済みの標準試料における
ＳＩＭＳの窒素・酸素の膜厚方向積分量と比較して、本
実施例の絶縁膜における窒素・酸素の面密度を算出し
た。
【００４９】窒素と酸素の面密度をそれぞれ［Ｎ］、
［Ｏ］とすれば、本実施例のシリコン酸窒化膜（ＳｉＯ
2）x（Ｓｉ3Ｎ4）1-xのアロイ組成比ｘは ｘ＝１／（１＋０．５［Ｎ］／［Ｏ］） と求められる。
［Ｏ］とすれば、本実施例のシリコン酸窒化膜（ＳｉＯ
2）x（Ｓｉ3Ｎ4）1-xのアロイ組成比ｘは ｘ＝１／（１＋０．５［Ｎ］／［Ｏ］） と求められる。
【００５０】このアロイ組成比を使って、膜中の窒素濃
度は（４−４ｘ）／（７−４ｘ）×１００（ａｔｏｍｉ
ｃ ％）として得られる。
度は（４−４ｘ）／（７−４ｘ）×１００（ａｔｏｍｉ
ｃ ％）として得られる。
【００５１】今回の評価では、ＳＩＭＳの測定条件とし
て１次イオンに３５０ｅＶのＣｓ+を用い、２次イオン
としてＣｓＮ+とＣｓＯ+を検出した。また、標準試料の
ＲＢＳ測定は、３００ｋＶのＨｅ+イオンをＳｉ基板の
＜１０１＞方向から入射させ、散乱角８０°のＨｅ+イ
オンを検出した。
て１次イオンに３５０ｅＶのＣｓ+を用い、２次イオン
としてＣｓＮ+とＣｓＯ+を検出した。また、標準試料の
ＲＢＳ測定は、３００ｋＶのＨｅ+イオンをＳｉ基板の
＜１０１＞方向から入射させ、散乱角８０°のＨｅ+イ
オンを検出した。
【００５２】図１２において、実線は、標準的なシリコ
ン酸窒化膜における誘電率の窒素濃度依存性を表してい
る（X. Guo and T. P. Ma, IEEE Electron Device Let
t. 19, 207 (1998)のデータを参照した）。
ン酸窒化膜における誘電率の窒素濃度依存性を表してい
る（X. Guo and T. P. Ma, IEEE Electron Device Let
t. 19, 207 (1998)のデータを参照した）。
【００５３】この実線と比較すると、 （１）シリコン基板上にラジカル酸化膜を形成した場
合、窒素が存在しないにも関わらず、６以上の大きな誘
電率が得られる。 （２）シリコン基板上に窒化膜を形成した後にラジカル
酸化を行った場合には、さらに大きな誘電率（最大で７
程度）が得られるが、ラジカル酸化の時間を長くすれば
誘電率は低下し、一般的なシリコン酸窒化膜の誘電率に
近づく。ということが分かる。 （窒素の膜厚方向分布）図１３は高い誘電率が得られた
８７０℃、ＮＨ3窒化の後、８４０℃、９０ｓのラジカ
ル酸化を行って形成したゲート絶縁膜のＳＩＭＳプロフ
ァイルである。図１３から分かるように、酸素は膜の表
面側に多く、窒素はＳｉ基板との界面側に多く分布して
いる。このＳＩＭＳプロファイルから見積もった窒素の
面密度は、１．４×１０15ｃｍ-2であり、これは界面付
近に１モノレーヤの窒素が存在することに対応する。
合、窒素が存在しないにも関わらず、６以上の大きな誘
電率が得られる。 （２）シリコン基板上に窒化膜を形成した後にラジカル
酸化を行った場合には、さらに大きな誘電率（最大で７
程度）が得られるが、ラジカル酸化の時間を長くすれば
誘電率は低下し、一般的なシリコン酸窒化膜の誘電率に
近づく。ということが分かる。 （窒素の膜厚方向分布）図１３は高い誘電率が得られた
８７０℃、ＮＨ3窒化の後、８４０℃、９０ｓのラジカ
ル酸化を行って形成したゲート絶縁膜のＳＩＭＳプロフ
ァイルである。図１３から分かるように、酸素は膜の表
面側に多く、窒素はＳｉ基板との界面側に多く分布して
いる。このＳＩＭＳプロファイルから見積もった窒素の
面密度は、１．４×１０15ｃｍ-2であり、これは界面付
近に１モノレーヤの窒素が存在することに対応する。
【００５４】即ち本発明の絶縁膜は、シリコン基板上に
形成され、シリコン基板との界面に酸素、シリコン及び
窒素を主成分とする第１の絶縁膜と、第１の絶縁膜上に
形成され、酸素及びシリコンを主成分とする第２の絶縁
膜との積層構造を有することが望ましい。 （望ましい窒素濃度）図１４には、図１３に示した８７
０℃、ＮＨ3窒化の後、８４０℃、９０ｓのラジカル酸
化を行って形成したゲート絶縁膜と、ＮＨ3窒化の温度
を変化させて（７３０℃）初期の窒化膜厚を変え、ラジ
カル酸化（８４０℃、９０ｓ）をおこなって形成した絶
縁膜の膜中に残存している窒素の面密度を示す。（いず
れの場合にも窒素はＳｉ基板界面付近に多く残存するこ
とが確認されている。） いずれのサンプルも比誘電率及びリーク電流特性では良
好な特性を示すものであるが、窒素の面密度は約１モノ
レーヤ（＝１．４×１０15ｃｍ-2）以下に抑えられてい
る。
形成され、シリコン基板との界面に酸素、シリコン及び
窒素を主成分とする第１の絶縁膜と、第１の絶縁膜上に
形成され、酸素及びシリコンを主成分とする第２の絶縁
膜との積層構造を有することが望ましい。 （望ましい窒素濃度）図１４には、図１３に示した８７
０℃、ＮＨ3窒化の後、８４０℃、９０ｓのラジカル酸
化を行って形成したゲート絶縁膜と、ＮＨ3窒化の温度
を変化させて（７３０℃）初期の窒化膜厚を変え、ラジ
カル酸化（８４０℃、９０ｓ）をおこなって形成した絶
縁膜の膜中に残存している窒素の面密度を示す。（いず
れの場合にも窒素はＳｉ基板界面付近に多く残存するこ
とが確認されている。） いずれのサンプルも比誘電率及びリーク電流特性では良
好な特性を示すものであるが、窒素の面密度は約１モノ
レーヤ（＝１．４×１０15ｃｍ-2）以下に抑えられてい
る。
【００５５】窒素の残存量が多くなる場合、それはシリ
コン基板界面近くまで酸素が届いていないことを意味
し、ａｓ−ｇｒｏｗｎ窒化膜中に不可避的に存在する欠
陥がリーク電流を増大させるおそれがある。したがって
絶縁膜中に含まれる窒素の面密度は多くても２×１０15
ｃｍ-2以下にすることが望ましい。
コン基板界面近くまで酸素が届いていないことを意味
し、ａｓ−ｇｒｏｗｎ窒化膜中に不可避的に存在する欠
陥がリーク電流を増大させるおそれがある。したがって
絶縁膜中に含まれる窒素の面密度は多くても２×１０15
ｃｍ-2以下にすることが望ましい。
【００５６】一方、窒素濃度の下限に関してはｐチャネ
ルＭＯＳＦＥＴにおけるボロンの突き抜けによる閾値電
圧のバラツキを抑制する観点からは３×１０14ｃｍ-2以
上の窒素が存在することが望ましい。また、ホットキャ
リア効果によるMIS型半導体素子の特性劣化を抑制する
観点からも、少なくともこの程度の量の窒素が界面付近
（第１の絶縁層）に存在することが望ましい。 （赤外吸収特性と膜構造）８７０℃のＮＨ3窒化の後、
８４０℃、９０秒間のラジカル酸化を行って形成した絶
縁膜の膜構造は、図９に示したように、実膜厚４．０ｎ
ｍ、電気膜厚２．２−２．３ｎｍ（絶縁膜部分だけの電
気膜厚、シリコン基板の蓄積層容量の寄与を除く）とな
っている。この場合、Ｓｉ基板界面付近に窒素が面密度
で１．４×１０15ｃｍ-2存在するので（図１４）、この
絶縁膜の膜構造は、界面に存在するＳｉ3Ｎ4膜とその表
面側に存在するＳｉＯ2膜の積層膜として近似すること
ができる。このように２層の積層膜で近似すると、「実
膜厚４．０ｎｍ、絶縁膜部分のみの電気膜厚２．２−
２．３ｎｍ」となるためには、ＳｉＯ2膜の誘電率が
６．５程度になっていなければならないことが分かる
（図１５）。 このＳｉＯ2層の誘電率は、シリコン基板
を直接ラジカル酸化した場合の誘電率（図１２）とほぼ
等しい。このことは、このＳｉＯ2層（図１５）と、シ
リコン基板を直接ラジカル酸化した場合のＳｉＯ2膜で
は、両者の膜構造がきわめて近いことを意味している。
ルＭＯＳＦＥＴにおけるボロンの突き抜けによる閾値電
圧のバラツキを抑制する観点からは３×１０14ｃｍ-2以
上の窒素が存在することが望ましい。また、ホットキャ
リア効果によるMIS型半導体素子の特性劣化を抑制する
観点からも、少なくともこの程度の量の窒素が界面付近
（第１の絶縁層）に存在することが望ましい。 （赤外吸収特性と膜構造）８７０℃のＮＨ3窒化の後、
８４０℃、９０秒間のラジカル酸化を行って形成した絶
縁膜の膜構造は、図９に示したように、実膜厚４．０ｎ
ｍ、電気膜厚２．２−２．３ｎｍ（絶縁膜部分だけの電
気膜厚、シリコン基板の蓄積層容量の寄与を除く）とな
っている。この場合、Ｓｉ基板界面付近に窒素が面密度
で１．４×１０15ｃｍ-2存在するので（図１４）、この
絶縁膜の膜構造は、界面に存在するＳｉ3Ｎ4膜とその表
面側に存在するＳｉＯ2膜の積層膜として近似すること
ができる。このように２層の積層膜で近似すると、「実
膜厚４．０ｎｍ、絶縁膜部分のみの電気膜厚２．２−
２．３ｎｍ」となるためには、ＳｉＯ2膜の誘電率が
６．５程度になっていなければならないことが分かる
（図１５）。 このＳｉＯ2層の誘電率は、シリコン基板
を直接ラジカル酸化した場合の誘電率（図１２）とほぼ
等しい。このことは、このＳｉＯ2層（図１５）と、シ
リコン基板を直接ラジカル酸化した場合のＳｉＯ2膜で
は、両者の膜構造がきわめて近いことを意味している。
【００５７】一方、８７０℃のＮＨ3窒化の後、８４０
℃、３００秒間という長い時間のラジカル酸化を行って
形成したゲート絶縁膜の誘電率は低く、一般的なシリコ
ン酸窒化膜（ＳｉＯ2）x（Ｓｉ3Ｎ4）1-xの誘電率に近
い値をとる（図１２）。したがって、この場合のゲート
絶縁膜中のＳｉＯ2成分は、一般的なシリコン酸窒化膜
アロイ（ＳｉＯ2）x（Ｓｉ3Ｎ4）1-x の元となるＳｉ
Ｏ2、つまりドライＯ2酸化膜に近い構造を有していると
推定される。
℃、３００秒間という長い時間のラジカル酸化を行って
形成したゲート絶縁膜の誘電率は低く、一般的なシリコ
ン酸窒化膜（ＳｉＯ2）x（Ｓｉ3Ｎ4）1-xの誘電率に近
い値をとる（図１２）。したがって、この場合のゲート
絶縁膜中のＳｉＯ2成分は、一般的なシリコン酸窒化膜
アロイ（ＳｉＯ2）x（Ｓｉ3Ｎ4）1-x の元となるＳｉ
Ｏ2、つまりドライＯ2酸化膜に近い構造を有していると
推定される。
【００５８】以上の内容をまとめると、図１６のように
なる。ラジカル酸化９０秒、３００秒を行ったときに形
成されるＳｉＯ2層は、それぞれ、シリコン基板上に形
成されたラジカル酸化膜、ドライＯ2酸化膜ときわめて
近い膜構造を有していると考えられる。
なる。ラジカル酸化９０秒、３００秒を行ったときに形
成されるＳｉＯ2層は、それぞれ、シリコン基板上に形
成されたラジカル酸化膜、ドライＯ2酸化膜ときわめて
近い膜構造を有していると考えられる。
【００５９】そこで、以下では、評価・解析を行いやす
い、シリコン基板上のラジカル酸化膜とドライＯ2酸化
膜の構造を詳細に解析することによって、初期窒化膜が
存在する場合のラジカル時間の長短による膜構造の違い
（図１６）を特徴づける。
い、シリコン基板上のラジカル酸化膜とドライＯ2酸化
膜の構造を詳細に解析することによって、初期窒化膜が
存在する場合のラジカル時間の長短による膜構造の違い
（図１６）を特徴づける。
【００６０】図１７は、シリコン基板上に形成したラジ
カル酸化膜とドライＯ2酸化膜の赤外吸収特性を示す。
この図には、Ｓｉ−Ｏ−Ｓｉ結合のＬＯフォノン吸収帯
を示す。酸化膜の膜厚はいずれも３．８ｎｍであり、極
薄酸化膜の赤外吸収特性を感度よく測定するために、Ｆ
Ｚ（ｆｌｏａｔｉｎｇ ｚｏｎｅ）基板上にこれらの酸
化膜を形成した。シリコン・ウェハ面の法線に対して６
０°の方向から赤外線を入射させ、透過法で赤外吸収特
性を測定した。
カル酸化膜とドライＯ2酸化膜の赤外吸収特性を示す。
この図には、Ｓｉ−Ｏ−Ｓｉ結合のＬＯフォノン吸収帯
を示す。酸化膜の膜厚はいずれも３．８ｎｍであり、極
薄酸化膜の赤外吸収特性を感度よく測定するために、Ｆ
Ｚ（ｆｌｏａｔｉｎｇ ｚｏｎｅ）基板上にこれらの酸
化膜を形成した。シリコン・ウェハ面の法線に対して６
０°の方向から赤外線を入射させ、透過法で赤外吸収特
性を測定した。
【００６１】ラジカル酸化膜の方がドライＯ2酸化膜に
比べて、ピーク波数（１２５０ｃｍ- 1）よりも波数の低
いところで吸収量が多いことが分かる（図１７）。この
ことを、中心力モデル（Ｐ． Ｎ． Ｓｅｎ ａｎｄ
Ｍ． Ｆ． Ｔｈｏｒｐｅ，Ｐｈｙｓ． Ｒｅｖ． Ｂ
１５， ４０３０ （１９７７）．）で解釈すると、
ラジカル酸化膜の方がドライＯ2酸化膜に比べて結合角
の小さいＳｉ−Ｏ−Ｓｉ結合を多く含むと結論づけられ
る。
比べて、ピーク波数（１２５０ｃｍ- 1）よりも波数の低
いところで吸収量が多いことが分かる（図１７）。この
ことを、中心力モデル（Ｐ． Ｎ． Ｓｅｎ ａｎｄ
Ｍ． Ｆ． Ｔｈｏｒｐｅ，Ｐｈｙｓ． Ｒｅｖ． Ｂ
１５， ４０３０ （１９７７）．）で解釈すると、
ラジカル酸化膜の方がドライＯ2酸化膜に比べて結合角
の小さいＳｉ−Ｏ−Ｓｉ結合を多く含むと結論づけられ
る。
【００６２】中心力モデルでは、Ｓｉ−Ｏ−Ｓｉ結合の
逆対称伸縮振動の固有振動数は、 υ＝υ0ｓｉｎ（θ／２） と表される。ここでυ＝１３２０ｃｍ-1である。赤外吸
収特性ｇ（υ）をＳｉ−Ｏ−Ｓｉ結合角の分布ｆ（θ）
に変換するためには、これらｇ（υ）、ｆ（θ）の分布
が等価でなければならず、そのためにはｇ（υ）ｄυ
＝ ｆ（θ）ｄθが成り立つ必要がある。このことから ｆ（θ）＝ ｇ（θ）＊υ0／２＊｛１（υ／υ0）2｝
0.5 θ＝２ａｒｃｓｉｎ（υ／υ0） でＳｉ−Ｏ−Ｓｉ結合角の分布を求めることができる。
なお、結合角分布関数ｆ（θ）の算出においては、さら
に、ｆ（θ）のθによる積分値が1になるように規格化
した。このようにして得られたＳｉ−Ｏ−Ｓｉ結合の結
合角分布を、累積値として表示したのが図１８である。
この図の横軸はＳｉ−Ｏ−Ｓｉ結合角の値、縦軸は、横
軸に示した結合角の値よりも小さい結合角を持つＳｉ−
Ｏ−Ｓｉ結合が全体に占める割合を表している。
逆対称伸縮振動の固有振動数は、 υ＝υ0ｓｉｎ（θ／２） と表される。ここでυ＝１３２０ｃｍ-1である。赤外吸
収特性ｇ（υ）をＳｉ−Ｏ−Ｓｉ結合角の分布ｆ（θ）
に変換するためには、これらｇ（υ）、ｆ（θ）の分布
が等価でなければならず、そのためにはｇ（υ）ｄυ
＝ ｆ（θ）ｄθが成り立つ必要がある。このことから ｆ（θ）＝ ｇ（θ）＊υ0／２＊｛１（υ／υ0）2｝
0.5 θ＝２ａｒｃｓｉｎ（υ／υ0） でＳｉ−Ｏ−Ｓｉ結合角の分布を求めることができる。
なお、結合角分布関数ｆ（θ）の算出においては、さら
に、ｆ（θ）のθによる積分値が1になるように規格化
した。このようにして得られたＳｉ−Ｏ−Ｓｉ結合の結
合角分布を、累積値として表示したのが図１８である。
この図の横軸はＳｉ−Ｏ−Ｓｉ結合角の値、縦軸は、横
軸に示した結合角の値よりも小さい結合角を持つＳｉ−
Ｏ−Ｓｉ結合が全体に占める割合を表している。
【００６３】この結果より、ラジカル酸化膜は、ドライ
Ｏ2酸化膜とは異なり、膜中に含まれるＳｉ−Ｏ−Ｓｉ
結合のうち、１２０°以下の結合角を有するものがＳｉ
−Ｏ−Ｓｉ結合全体の１％以上、また、１２５°以下の
結合角を有するものがＳｉ−Ｏ−Ｓｉ結合全体の７％以
上存在する、という特徴を持つことが分かる。
Ｏ2酸化膜とは異なり、膜中に含まれるＳｉ−Ｏ−Ｓｉ
結合のうち、１２０°以下の結合角を有するものがＳｉ
−Ｏ−Ｓｉ結合全体の１％以上、また、１２５°以下の
結合角を有するものがＳｉ−Ｏ−Ｓｉ結合全体の７％以
上存在する、という特徴を持つことが分かる。
【００６４】図１８に示した酸化膜構造の違いは、前述
のとおり、シリコン基板表面に窒化膜を形成した後にラ
ジカル酸化９０秒、３００秒を施して形成したＳｉＯ2
層の膜構造の違いにも適用されるものと考えられる。
のとおり、シリコン基板表面に窒化膜を形成した後にラ
ジカル酸化９０秒、３００秒を施して形成したＳｉＯ2
層の膜構造の違いにも適用されるものと考えられる。
【００６５】
【発明の効果】本発明によれば、絶縁膜の誘電率の更な
る向上を図り、かつ能動素子に用いた場合にリーク電流
を少なくし、半導体素子の特性の向上を図られる。
る向上を図り、かつ能動素子に用いた場合にリーク電流
を少なくし、半導体素子の特性の向上を図られる。
【図１】 本発明のｎ型ＭIＳトランジスタの製造工程
を示す断面図。
を示す断面図。
【図２】 本発明のｎ型ＭIＳトランジスタの製造工程
を示す断面図。
を示す断面図。
【図３】 本発明のｎ型ＭIＳトランジスタの製造工程
を示す断面図。
を示す断面図。
【図４】 本発明のｎ型ＭIＳトランジスタの製造工程
を示す断面図。
を示す断面図。
【図５】 本発明のｎ型ＭIＳトランジスタの製造工程
を示す断面図。
を示す断面図。
【図６】 本発明のｎ型ＭIＳトランジスタの製造工程
を示す断面図。
を示す断面図。
【図７】 本発明のゲート絶縁膜の製造工程に関する実
施例の説明図。
施例の説明図。
【図８】 本発明の実施例でＮＨ3窒化、およびラジカ
ル酸化を行うＲＴＰ装置の断面図。
ル酸化を行うＲＴＰ装置の断面図。
【図９】 本発明の実施例におけるゲート絶縁膜の実膜
厚と電気膜厚の関係を示す特性図。
厚と電気膜厚の関係を示す特性図。
【図１０】 ＮＨ3８７０℃、６０秒でシリコン窒化膜
を形成した後にラジカル酸化を実施した場合の、酸化時
間およびラジカル酸素曝露量と、形成されたゲート絶縁
膜の比誘電率の関係を示す特性図。
を形成した後にラジカル酸化を実施した場合の、酸化時
間およびラジカル酸素曝露量と、形成されたゲート絶縁
膜の比誘電率の関係を示す特性図。
【図１１】 本発明の実施例で形成されたゲート絶縁膜
の電気膜厚とゲート・リーク電流の関係を示す特性図。
の電気膜厚とゲート・リーク電流の関係を示す特性図。
【図１２】 本発明の実施例で形成されたゲート絶縁膜
の窒素濃度と比誘電率の関係を示す特性図。
の窒素濃度と比誘電率の関係を示す特性図。
【図１３】 本発明の実施例のうち、ＮＨ3 ８７０
℃、６０秒でシリコン窒化膜を形成した後にラジカル酸
化８４０℃、９０秒を行って形成したゲート絶縁膜のＳ
ＩＭＳプロファイルを示す特性図。
℃、６０秒でシリコン窒化膜を形成した後にラジカル酸
化８４０℃、９０秒を行って形成したゲート絶縁膜のＳ
ＩＭＳプロファイルを示す特性図。
【図１４】 本発明の実施例のうち最初にシリコン窒化
膜を形成するときのＮＨ 3窒化の温度と、９０秒のラジ
カル酸化を行った後に膜中に残留している窒素の面密度
との関係を示す特性図。
膜を形成するときのＮＨ 3窒化の温度と、９０秒のラジ
カル酸化を行った後に膜中に残留している窒素の面密度
との関係を示す特性図。
【図１５】 本発明の実施例のうち、ＮＨ3 ８７０
℃、６０秒でシリコン窒化膜を形成した後にラジカル酸
化８４０℃、９０秒を行って形成したゲート絶縁膜の実
膜厚、および誘電率の膜厚方向分布を２層近似で解析し
た結果を示す図。
℃、６０秒でシリコン窒化膜を形成した後にラジカル酸
化８４０℃、９０秒を行って形成したゲート絶縁膜の実
膜厚、および誘電率の膜厚方向分布を２層近似で解析し
た結果を示す図。
【図１６】 本発明の実施例のうち、シリコン窒化膜の
ラジカル酸化時間と、その際に形成される膜構造との対
応関係を示す図。
ラジカル酸化時間と、その際に形成される膜構造との対
応関係を示す図。
【図１７】 シリコン基板上に形成したラジカル酸化膜
とドライＯ2酸化膜の赤外吸収特性を示す特性図。
とドライＯ2酸化膜の赤外吸収特性を示す特性図。
【図１８】 ラジカル酸化膜とドライＯ2酸化膜のＳｉ
−Ｏ−Ｓｉ結合角分布を示す特性図。
−Ｏ−Ｓｉ結合角分布を示す特性図。
１ ｐ型シリコン基板 ２ 素子分離用の溝 ３ シリコン酸化膜（素子分離領域） ４ ゲート絶縁膜 ５ ポリシリコン膜 ６ フォトレジストパターン ７ ｎ+型ソース領域 ８ ｎ+型ドレイン領域 ９ シリコン酸化膜（層間絶縁膜） １０ ソース電極（金属電極） １１ ドレイン電極（金属電極） １２ ゲート電極（金属電極） １３ 筐体（石英） １４ ランプ １５ ウェハ １６ 石英管 １７ ガス導入口 １８ 石英トレイ １９ ドア ２０ マイクロ波放電電極 ２１ パイロメータ ２２ ガス排出口
Claims (5)
- 【請求項１】少なくともシリコン基板と、シリコン基板
上に形成された絶縁膜と、前記絶縁膜上に形成された電
極とを備えた素子が形成されている半導体装置におい
て、前記絶縁膜は、少なくともシリコン、酸素、及び窒
素をその主成分として含有し、前記絶縁膜中に含まれる
Ｓｉ−Ｏ−Ｓｉ結合のうち１２０°以下の結合角を有す
るＳｉ−Ｏ−Ｓｉ結合がＳｉ−Ｏ−Ｓｉ結合全体の１％
以上、かつ１２５°以下の結合角を有するＳｉ−Ｏ−Ｓ
ｉ結合がＳｉ−Ｏ−Ｓｉ結合全体の７％以上存在するこ
とを特徴とする半導体装置。 - 【請求項２】前記絶縁膜は、ＭＩＳ型電界効果トランジ
スタのゲート絶縁膜であることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】シリコン基板上に絶縁膜を形成する工程を
備える半導体装置の製造方法において、前記絶縁膜を形
成する工程は、シリコン基板上にシリコン窒化膜もしく
はシリコン酸窒化膜を形成する窒化処理工程と、前記シ
リコン窒化膜もしくは前記シリコン酸窒化膜をラジカル
酸素を含む雰囲気に晒す酸化処理工程とを備え、前記酸
化処理工程におけるラジカル酸素の曝露量は５×１０3
ラングミュア以上１．２×１０5 ラングミュア以下で
あることを特徴とする半導体装置の製造方法。 - 【請求項４】シリコン基板上に絶縁膜を形成する工程を
備える半導体装置の製造方法において、前記絶縁膜を形
成する工程は、シリコン基板上にシリコン窒化膜もしく
はシリコン酸窒化膜を形成する窒化処理工程と、前記シ
リコン窒化膜もしくは前記シリコン酸窒化膜をラジカル
酸素を含む雰囲気に晒す酸化処理工程とを備え、前記酸
化処理工程はラジカル酸素の曝露量が、２．５×１０3
／αラングミュア以上６×１０4／αラングミュア以下
（但しαはラジカル酸素を形成する方法がＯ2を含んだ
ガスの電磁波励起によって行われる場合の前記Ｏ2から
ラジカル酸素が生成する確率とする）であることを特徴
とする半導体装置の製造方法。 - 【請求項５】前記酸化処理工程前にシリコン基板上に形
成されたシリコン窒化膜もしくはシリコン酸窒化膜中に
存在する窒素の面密度が８×１０15ｃｍ-2よりも小さい
ことを特徴とする請求項５または請求項６記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000394358A JP2002198522A (ja) | 2000-12-26 | 2000-12-26 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000394358A JP2002198522A (ja) | 2000-12-26 | 2000-12-26 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198522A true JP2002198522A (ja) | 2002-07-12 |
Family
ID=18860000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000394358A Pending JP2002198522A (ja) | 2000-12-26 | 2000-12-26 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198522A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2000
- 2000-12-26 JP JP2000394358A patent/JP2002198522A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667251B2 (en) | Plasma nitridation for reduced leakage gate dielectric layers | |
| US7268047B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8828830B2 (en) | Semiconductor device having STI with nitride liner and UV light shielding film | |
| KR100237798B1 (ko) | 반도체장치의 제조방법 | |
| US6960502B2 (en) | Semiconductor device fabrication method | |
| US8486792B2 (en) | Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device | |
| TWI400741B (zh) | 利用預置金屬介電質線性應力之高性能互補金氧半導體電晶體 | |
| TW200404332A (en) | Semiconductor device | |
| WO2000028582A1 (en) | Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology | |
| JPH0969562A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
| Fukuda et al. | Low-Temperature Formation of High-Quality $\hbox {GeO} _ {2} $ Interlayer for High-$\kappa $ Gate Dielectrics/Ge by Electron-Cyclotron-Resonance Plasma Techniques | |
| Mitani et al. | Improvement of charge-to-breakdown distribution by fluorine incorporation into thin gate oxides | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| US7867918B1 (en) | Semiconductor topography including a thin oxide-nitride stack and method for making the same | |
| JP3474843B2 (ja) | 半導体装置及びその製造方法 | |
| US6916709B2 (en) | Non-volatile semiconductor memory device and manufacturing method for the same | |
| JP2002198522A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3425579B2 (ja) | 半導体装置の製造方法 | |
| KR100967772B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법과 평가 방법, 및프로세스 조건 평가 방법 | |
| JPH03129774A (ja) | 半導体装置及びその製造方法 | |
| JPH1140805A (ja) | 半導体装置およびその製造方法 | |
| JP2004119899A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7682988B2 (en) | Thermal treatment of nitrided oxide to improve negative bias thermal instability | |
| JPWO2005004224A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |