KR100237748B1 - 반도체 장치의 층간 절연막 형성방법 - Google Patents

반도체 장치의 층간 절연막 형성방법 Download PDF

Info

Publication number
KR100237748B1
KR100237748B1 KR1019960061704A KR19960061704A KR100237748B1 KR 100237748 B1 KR100237748 B1 KR 100237748B1 KR 1019960061704 A KR1019960061704 A KR 1019960061704A KR 19960061704 A KR19960061704 A KR 19960061704A KR 100237748 B1 KR100237748 B1 KR 100237748B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
film
forming
ion implantation
oxide film
Prior art date
Application number
KR1019960061704A
Other languages
English (en)
Other versions
KR19980043745A (ko
Inventor
배영백
박민규
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960061704A priority Critical patent/KR100237748B1/ko
Publication of KR19980043745A publication Critical patent/KR19980043745A/ko
Application granted granted Critical
Publication of KR100237748B1 publication Critical patent/KR100237748B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 BPSG막 증착시 PH3와 B2H6가스가 웨이퍼 표면에서 반응하지 못하고, 웨이퍼 위쪽에서 반응하여 BPO4라는 결정 결함이 생겨 제조 공정 상의 수율을 저하시키는 문제점이 있었음.
3. 발명의 해결방법의 요지
이온주입을 사용하여 BPSG막을 형성함으로써 결정 결함의 발생을 방지하는 반도체 장치의 층간 절연막 형성방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치의 BPSG막 형성에 이용됨.

Description

반도체 장치의 층간 절연막 형성방법
본 발명은 반도체 장치의 배선층 간의 절연을 위한 층간 절연막 형성방법에 관한 것으로, 특히 평탄화 특성이 우수하여 고집적 반도체 장치에서 사용되는 BPSG(BoroPhosphric Silicate Glass)막 형성방법에 관한 것이다.
일반적으로, 반도체 장치의 배선 층간 절연막, 금속 배선 전의 평탄화 등의 목적으로 사용하고 있는 BPSG막은 산화막 증착시에 붕소(B) 또는 인(P)를 함유하는 반응물을 첨가하여 증착된 SiO2- P2O5- B2O3의 혼합 산화막으로서 금속 배선 이전의 배선 층간 절연막으로 사용되고 있다. 불순물을 첨가한 산화막으로써 반도체 장치의 집적도가 높아짐에 따라 더욱 중요시 되고 있다.
현재 사용 중인 BPSG막은 상압 화학 기상 증착 방식의 SiH4계 BPSG막인데, 이때 예상되는 화학 반응식은 다음과 같다.
SiH4+ 2PH3+ B2H6+ 9O2→ SiO2+ P2O5+ B2O3+ 8H2O↑
그러나, BPSG막의 평탄화를 위한 리플로우(reflow)시 막의 유동성을 위해 붕소가 첨가되며 리플로우 온도를 낮추기 위하여 인이 일정량 첨가 되었으나, 리플로우를 위해서 증착후 곧바로 다른 반응로로 이동시키는 과정에서 대기중의 수분에 노출되어 BPSG막 상에 O-H기가 흡착되고, 리플로우를 위한 열공정후 온도의 급속한 하강으로 인하여 PH3와 B2H6가스가 웨이퍼 표면에서 반응하지 못하고, 웨이퍼 위쪽에서 반응하여 불용성 결함인 BPO4라는 결정 결함이 발생한다.
이러한 결정 결함은 대기 중의 수분에 의해 발생되지만, 근본적으로 BPSG막 형성시 첨가되는 붕소, 인의 몰(mole)비가 과도하게 첨가될 경우 발생하게 되며, 이후의 금속 배선시 금속막의 균일성을 방해하고, 콘택에서의 접촉 저항을 증가시킴으로서 반도체 장치의 전기적 특성을 저하시키는 요인이 된다.
본 발명은 이온주입을 사용하여 BPSG막을 형성함으로써 결정 결함의 발생을 방지하는 반도체 장치의 층간 절연막 형성방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른 BPSG막 형성 공정을 설명하기 위한 단면도,
도 2는 본 발명의 다른 실시예에 따른 BPSG막 형성 공정을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10, 20 : 실리콘 기판11, 21 : 하부층
12 : BSG막22 : PSG막
상기와 같은 목적을 달성하기 위하여 본 발명은 소정의 하부층이 형성된 반도체 기판 상에 붕소 또는 인 중 어느 하나를 첨가한 산화막을 형성하는 단계와, 상기 산화막 상에 붕소 또는 인 중 상기 산화막에 첨가되지 않은 어느 하나를 이온주입하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 1을 참조하여 본 발명의 일실시예를 상술한다.
먼저, 도면 부호 10은 실리콘 기판, 11은 하부층, 12는 BSG막을 각각 나타낸다.
도 1에 도시된 바와 같이 실리콘 기판(10) 상에 소정의 하부층(11)을 형성하고, 그 상부에 플라즈마 화학 기상 증착(PECVD : Plasma Enhanced Chemical Vapor Deposition) 방식을 사용하여 약 4500Å 내지 약 5500Å 두께로 BSG막(12)을 증착한다. 이때, 증착시 약 5000sccm의 O2가스, 약 1500 내지 약 2000sccm의 Si(OCH)4가스, 약 100 내지 약 150sccm의 (CH3O)3B 가스를 사용하며, 고주파/저주파 전력의 비율이 0.7㎾/0.3㎾인 듀얼 전력원을 사용한다. 또한, 붕소(B)의 wt% 값은 약 2.9 내지 약 3.1로 한다.
다음으로, BSG막(12) 상에 P 이온을 이온주입시켜 BPSG막을 형성하고, 약 850℃ 내지 약 950℃의 온도 범위에서 플로우(flow)시켜 평탄화를 이룬다. 이때, 이온주입은 약 40keV 내지 약 70keV의 이온주입 에너지를 가하여, 약 5×1012내지 약 5×1015의 농도로 실시한다.
이하, 첨부된 도면 도 2을 참조하여 본 발명의 다른 실시예를 상술한다.
먼저, 도면 부호 20은 실리콘 기판, 21은 하부층, 22는 PSG막을 각각 나타낸다.
도 2에 도시된 바와 같이 실리콘 기판(20) 상에 소정의 하부층(21)을 형성하고, 그 상부에 플라즈마 화학 기상 증착(PECVD : Plasma Enhanced Chemical Vapor Deposition) 방식을 사용하여 약 4500Å 내지 약 5500Å 두께로 PSG막(22)을 증착한다. 이때, 증착시 약 5000sccm의 O2가스, 약 1500 내지 약 2000sccm의 Si(OCH)4가스, 약 100sccm 내지 약 150sccm의 (CH3O)3P 가스를 사용하며, 고주파/저주파 전력의 비율이 0.7㎾/0.3㎾인 듀얼 전력원을 사용한다.
다음으로, PSG막(22) 상에 B 이온을 이온주입시켜 BPSG막을 형성하고, 약 850℃ 내지 약 950℃의 온도 범위에서 플로우(flow)시켜 평탄화를 이룬다. 이때, 이온주입은 약 40keV 내지 약 70keV의 이온주입 에너지를 가하여, 약 5×1012내지 약 5×1015의 농도로 실시한다.
상기와 같은 본 발명의 일실시예 및 다른 실시예에 나타난 바와 같이 본 발명을 실시하면 결정 결함을 방지할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같이 본 발명은 BSG막 또는 PSG막 상에 P 또는 B 이온주입을 실시하여 BPSG막을 형성함으로써 결정 결함 발생을 방지할 수 있어 반도체 장치의 신뢰도 및 수율을 향상시키는 효과가 있다.

Claims (5)

  1. 소정의 하부층이 형성된 반도체 기판 상에 붕소 또는 인 중 어느 하나를 첨가한 산화막을 형성하는 단계와,
    상기 산화막 상에 붕소 또는 인 중 상기 산화막에 첨가되지 않은 어느 하나를 이온주입하는 단계를 포함하여 이루어진 반도체 장치의 층간 절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 이온주입하는 단계 이후에 상기 이온주입된 산화막을 약 850℃ 내지 약 950℃의 온도에서 플로우시키는 단계를 더 포함하여 이루어진 반도체 장치의 층간 절연막 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 산화막을 형성하는 단계는 플라즈마 화학 기상 증착(PECVD)을 사용하는 것을 특징으로하는 반도체 장치의 층간 절연막 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 이온주입은 약 40keV 내지 약 70keV의 이온주입 에너지를 사용하여 수행되는 것을 특징으로하는 반도체 장치의 층간 절연막 형성방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 이온주입은 불순물 농도를 약 5×1012내지 약 5×1015로하여 수행되는 것을 특징으로하는 반도체 장치의 층간 절연막 형성방법.
KR1019960061704A 1996-12-04 1996-12-04 반도체 장치의 층간 절연막 형성방법 KR100237748B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960061704A KR100237748B1 (ko) 1996-12-04 1996-12-04 반도체 장치의 층간 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061704A KR100237748B1 (ko) 1996-12-04 1996-12-04 반도체 장치의 층간 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR19980043745A KR19980043745A (ko) 1998-09-05
KR100237748B1 true KR100237748B1 (ko) 2000-01-15

Family

ID=19485718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061704A KR100237748B1 (ko) 1996-12-04 1996-12-04 반도체 장치의 층간 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100237748B1 (ko)

Also Published As

Publication number Publication date
KR19980043745A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
US7129132B2 (en) Semiconductor device and method of manufacturing the same
KR100424969B1 (ko) 반도체 장치의 제조방법
US5336640A (en) Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film
KR100489456B1 (ko) 반도체장치및그제조방법
KR20020093197A (ko) 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
JPH06177120A (ja) 層間絶縁膜の形成方法
US6846737B1 (en) Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials
US6013583A (en) Low temperature BPSG deposition process
KR100237748B1 (ko) 반도체 장치의 층간 절연막 형성방법
JP3371188B2 (ja) 絶縁膜の成膜方法
KR20040055576A (ko) 반도체장치의 제조방법
KR100361576B1 (ko) 반도체 소자의 금속전 절연막 제조 방법
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR100363839B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR100212014B1 (ko) 반도체 소자의 비피에스지막 형성방법
KR100248159B1 (ko) 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법
KR100562316B1 (ko) 반도체 소자의 금속전 유전체막 제조 방법
KR0125782B1 (ko) 금속배선형성을 위한 평탄화방법
JPH08203890A (ja) 半導体装置の層間絶縁膜形成方法
KR100197119B1 (ko) 반도체 소자의 절연막 형성방법
KR100193888B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20000044867A (ko) 반도체 소자의 콘택홀 형성 방법
KR19980043736A (ko) 반도체 장치의 층간 절연막 형성방법
KR970007968B1 (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee