KR100197119B1 - 반도체 소자의 절연막 형성방법 - Google Patents
반도체 소자의 절연막 형성방법 Download PDFInfo
- Publication number
- KR100197119B1 KR100197119B1 KR1019950052577A KR19950052577A KR100197119B1 KR 100197119 B1 KR100197119 B1 KR 100197119B1 KR 1019950052577 A KR1019950052577 A KR 1019950052577A KR 19950052577 A KR19950052577 A KR 19950052577A KR 100197119 B1 KR100197119 B1 KR 100197119B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- planarization insulating
- film
- planarization
- bpsg
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title abstract description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 8
- 150000001875 compounds Chemical class 0.000 claims abstract description 8
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- 238000009413 insulation Methods 0.000 claims abstract description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 description 46
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 절연막 형성방법, 특히 평탄화 절연막의 형성 방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 평탄화 절연막 형성방법은 층간 절연 및 평탄화가 요구되는 웨이퍼상에 평탄화 절연막을 도포하는 단계; 평탄화 절연막이 도포된 웨이퍼를 세정장치내에 배치하고, 과산화수소를 공급하여 이때 발생되는 가스들과 평탄화 절연막 내의 미반응 화합물을 반응시키는 단계; 도포된 평탄화 절연막을 리플로우시키는 단계를 포함하는 것을 특징으로 한다.
Description
제1도는 본 발명의 일실시에에 따른 BPSG막의 미반응 물질을 안정된 막으로 바꾸기 위한 세정장치내의 가스분포 상태를 보인 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 1 : BPSG 평탄화 절연막
본 발명은 반도체 소자의 절연막 형성방법에 관한 것으로 특히 평탄화 절연막의 형성방법에 관한 것이다.
일반적으로 막의 증차에 사용되는 증착공정이라 함은 기체상태의 소스부터 늑정원자나 분자를 고상화시켜 필요로 하는 박막을 얻어내는 일종의 물질합성과정을 통칭한다. 반도체 소자의 제조에는 박막을 얻어내는 일종의 물질합성과정을 통칭한다. 반도체 소자의 제조에는 다결정 실리콘 산화막, 질화막, 여러종류의 금속 혹을 실리사이드 박막이 필요하며 이와 같은 박막들은 모두 증착공정에 의해서 형성된다.
증착공정은 박막형성법(Thin Film Procrss)이라고 말할 수 있으며, 이는 크게 물리증착법(Physical Vapor Deposition: PVD)과 화학증착법(Chemical Vapor Deposition)으로 대별된다. 물리증착은 소스부터 임의 다른 성분이 더해지거나 감해지지 않고 상의 변환과정만을 통하여 증착되는 것이다. 반면에 화학증착은 화학반응을 수반하기 때문에 소스와 증착산물간의 물리화학적 구조의 차이가 있다.
이러한 증착공정을 이용하여 반도체 소자에 사용되는 구성막으로는 크게 절연막과 도전막으로 구성되고, 절연막으로는 SiO2, PSG, BPSG 와 같은 산화막과 Si3N4와 같은 질화막이 있으며, 물리화학증착법중의 일종인 회전도포법(spin coating)의 원리를 이용한 SOG(Spin On Glass)와 PIQ(Polyimide)가 있는데, SOG는 무기계의 실리사이는 SOG와 유기계의 실록산 SOG가 있다.
이러한 SOG는 주로 금속간 유전체(Intermetal Dielectric)용으로 적용된다. 한편, 폴리이미드는 평탄화 능력이 우수한 다층배선 층간 절연막으로서, 두꺼운 막이 가능해서 알파선 저지막으로도 쓰인다.
상기 절연막중 PSG막은 불순물이 도핑되지 않은 SiO2에 인(phosphorous)성분을 포함시킨 절연막이며, BPSG막은 불순물이 도핑되지 않은 SiO2에 인 및 보론(boron) 성분을 포함시킨 절연막이다. 반도체 소자의 제조에 있어서, 신호전달 및 전원인가 등을 위해서 형성되는 금속배선막은 집적도의 증가로 인하여 배선 자체의 선폭감소 및 배선간의 간격이 점점 좁아지게 된다. 이러한 금속배선막의 형성후에는 같은 층의 금속배선막들 간이나 상부 층의 금속배선막과의 절연을 위하여 그 사이와 상부에 절연층이 형성된다.
이러한 절연층은 통상의 화학기상 증착법에 의하여 형성된다. 상기 방법에 의하여 BPSG 절연막을 형성할 경우, BPSG막의 도포는 Sih4, O2, PH3, B2H5의 가스에 의하여 행해지는 데 종래에는 특별한 화학처리없이 평탄화를 위할 리플로우 공정을 진행함으로써 웨이퍼를 리플로우 공정을 위한 튜브에 로딩할 때 BPSG 막의 도포시의 과량의 미반응 화합물들(특히 phosphorus 계)이 대기중의 O2성분과 반응하면서 대기중의 불순물들을 내포함에 따라 결정질 결함이 형성되었다. 더욱이 리플로우 공정시의 온도는 900 내지 950℃ 의 고온이므로 미세한 미반응 화합물조차 반응하여 결정질 결함을 생성하기 좋은 조건이었다. 이러한 결정질 결함의 존재는 BPSG 막의 콘택식각시 요구된 식각패턴대로의 식각을 방해하여 제대로 콘택홀이 형성되지 않음으로써, 소자에 치명적인 악영향을 미치는 문제점이 있었다.
따라서, 본 발명의 목적은 BPSG 막 도포후 리플로우 공정시에 BPSG형성시 과량의 미반응 화합물들이 대기중의 불술물이 함유된 산소 가스와 반응하면서 생성되는 결정질 결함의 생성을 방지할 수 있는 반도체 소자의 형성방법을 제공하기 위한 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 절연막 형성방법은 층간 절연 및 평탄화가 요구되는 웨이퍼상에 BPSG 평탄화 절연막을 도포하는 단계; BPSG 평탄화 절연막이 도포된 웨이퍼를 세정장치내에 배치하고 과산화수소를 공급하여 이때, 발생되는 가스들과 평탄화 절연막내의 미반응 화합물을 반응시키는 단계; 도포된 평탄화 절연막을 리플로우 시키는 단계를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
첨부된 도면 제1도는 본 발명의 실시에에 따른 세정장치내의 가스분포 상태를 보인 단면도인다. 먼저, 층간 절연 및 평탄화가 요구되는 웨이퍼(1)상에 400℃ 내지 450℃ 온도와 대기압하에서 BPSG 평탄화 절연막(2)을 도포한다. 그후 세정장치내에 BPSG 평탄화 절연막이 도포된 웨이퍼(1)를 배치하고, 과산화 수소를 공급한 후 가열하여 65℃ 내지 85℃로 세팅하고 10분 내지 15분정도 화학적 처리를 한다.
그러면 BPSG 막 표면 및 내에 존재하는 미반응 화합물들은, 특히 반응성이 좋은 인성분은 산소와 반응하여 P2O2막을 형성하고 붕소 성분은 산소와 반응하여 b2O3막을 형성하며, 일부 붕소성분은 H2O와 반응하여 H3PO4를 형성한다.
그 다음, 웨이퍼를 리플로우 공정을 위한 튜브에 로딩하고 900 내지 920℃의 온도에서 도포된 BPSG 평탄화 절연막을 리플로우시킨다.
상기 제1실시예에서는 BPSG 막에 대하여 설명하였지만, 보론성분이 첨가된 PSG막의 경우에 있어서도, 본 발명을 적용할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 반도체 소자의 절연막 형성방법은 BPSG 막이나 PSG막의 도포후, 평탄화를 위한 리플로우 공정시 공기중의 불순물이 함유된 산소와 평탄화 절연막내의 미반응 물질과의 반응에 의한 결정질 결함의 발생을 방지하여 줌으로써, 소자의 품질개선 및 수율을 향상시키는 효과와 특히 콘택홀 형성시의 식각이 제대로 행해지므로써 소자의 저항이 개선되는 효과를 제공한다.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하 특허 청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (5)
- 층간 절연 및 평탄화가 요구되는 웨이퍼상에 평탄화 절연막을 도포하는 단계; 평탄화 절연막이 도포된 웨이퍼를 세정장치내에 배치하고 과산화 수소를 공급하여 이때 발생되는 가스들과 평탄화 절연막내의 미반응 화합물을 반응시키는 단계; 도포된 평탄화 절연막을 리플로우시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
- 제1항에 있어서, 상기 평탄화 절연막은 BPSG인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
- 제1항에 있어서, 상기 평탄화 절연막은 PSG 인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
- 제1항에 있어서, 상기 미반응 화합물을 반응시키는 단계는 처리온도가 65℃ 내지 85℃이고, 처리시간은 10분 내지 15분인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
- 제1항에 있어서, 도포된 평탄화 절연막을 리플로우시키는 단계는 처리온도가 900 내지 920℃인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052577A KR100197119B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052577A KR100197119B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052824A KR970052824A (ko) | 1997-07-29 |
| KR100197119B1 true KR100197119B1 (ko) | 1999-06-15 |
Family
ID=19441752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052577A KR100197119B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100197119B1 (ko) |
-
1995
- 1995-12-20 KR KR1019950052577A patent/KR100197119B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052824A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313035B1 (en) | Chemical vapor deposition using organometallic precursors | |
| EP0832311B1 (en) | Process for plasma enhanced anneal of titanium nitride | |
| US8122850B2 (en) | Method and apparatus for processing polysilazane film | |
| US5336640A (en) | Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film | |
| US20010029114A1 (en) | Method of forming polymeric layers of silicon oxynitride | |
| US6174808B1 (en) | Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS | |
| JPH08153784A (ja) | 半導体装置の製造方法 | |
| WO1998008249A1 (en) | Method and apparatus for depositing a planarized dielectric layer on a semiconductor substrate | |
| EP0421203B1 (en) | An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same | |
| US5217567A (en) | Selective etching process for boron nitride films | |
| JPH06333858A (ja) | 低温フローのｂｐｓｇを形成するプラズマｃｖｄプロセス | |
| KR100470973B1 (ko) | 고밀도 플라즈마 화학기상증착 공정 | |
| KR20010021449A (ko) | 질화 규소계 막의 성막 방법 | |
| JPH10116899A (ja) | 半導体装置の製造方法 | |
| JPWO2004017396A1 (ja) | 半導体基体上の絶縁膜を形成する方法 | |
| JPH0831825A (ja) | 半導体装置の製造方法 | |
| KR100197119B1 (ko) | 반도체 소자의 절연막 형성방법 | |
| KR20020082139A (ko) | 실리콘 옥사이드막 증착 방법 | |
| US6090725A (en) | Method for preventing bubble defects in BPSG film | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100259166B1 (ko) | 반도체 소자의 제조방법 | |
| US5985769A (en) | Method of forming an interlayer insulating film | |
| KR19980018503A (ko) | 박막제작방법 및 박막제작장치 | |
| KR0149468B1 (ko) | 반도체 장치의 제조방법 | |
| KR100237748B1 (ko) | 반도체 장치의 층간 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |