KR100363839B1 - 반도체 소자의 층간 절연막 형성 방법 - Google Patents

반도체 소자의 층간 절연막 형성 방법 Download PDF

Info

Publication number
KR100363839B1
KR100363839B1 KR1019990061786A KR19990061786A KR100363839B1 KR 100363839 B1 KR100363839 B1 KR 100363839B1 KR 1019990061786 A KR1019990061786 A KR 1019990061786A KR 19990061786 A KR19990061786 A KR 19990061786A KR 100363839 B1 KR100363839 B1 KR 100363839B1
Authority
KR
South Korea
Prior art keywords
teos
interlayer insulating
insulating film
forming
reactor
Prior art date
Application number
KR1019990061786A
Other languages
English (en)
Other versions
KR20010063710A (ko
Inventor
김선우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990061786A priority Critical patent/KR100363839B1/ko
Priority to US09/739,743 priority patent/US20010023126A1/en
Priority to JP2000393459A priority patent/JP2001244264A/ja
Priority to TW089127976A priority patent/TW473913B/zh
Publication of KR20010063710A publication Critical patent/KR20010063710A/ko
Application granted granted Critical
Publication of KR100363839B1 publication Critical patent/KR100363839B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 소자의 고집적화에 따라 단차비가 큰 배선 패턴 간에 층간 절연막이 완전히 매립되지 않아 보이드 등의 결함이 발생하여 소자의 절연특성이 저하되는 문제점을 해결하기 위하여, 기화된 TEOS와 과산화수소를 반응시켜 이의 중간 반응 물질 및 축합반응의 활발한 유동성에 의하여 배선 패턴 간의 골 매립 특성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성 방법이 개시된다.

Description

반도체 소자의 층간 절연막 형성 방법{Method of forming an inter-layer dielectric film in a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고집적 반도체 소자의 하부 배선 패턴간의 절연 특성 및 갭 매립 특성을 우수하게 할 수 있는 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
반도체 소자의 층간 절연막은 배선 패턴간의 전기적 절연을 위해 반드시 필요하다. 그러나, 반도체 소자가 고집적화될수록 소자의 에스펙트 비(Aspect Ratio)가 증가되어 배선 패턴간의 갭 매립 특성이 불량해져 소자의 신뢰성을 저하시키는 문제가 있다.
도 1a 및 1b는 종래 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 도시한 소자의 단면도이다.
도 1a에 도시된 바와 같이, 하부구조가 형성된 반도체 기판(11) 상에 배선 패턴(12)을 형성하고, 전체구조 상에 층간 절연막(13)을 증착한다.
여기에서 층간 절연막은 TEOS를 오존(O3), O2N2O 등과 같은 활성 산소와 반응시키고 보론(B), 인(P) 등과 같은 불순물을 포함시켜 증착한 후, 800℃ 이상의 고온에서 열처리하여 배선 패턴 간을 치밀화시키는 방법으로 형성된다. 그러나 소자가 고집적화됨에 따라 배선의 단차비가 6 이상이 되고 동시에 얕은 접합 형성에 따른 열 버젯(budget)의 제한으로 인하여 배선간에 층간 절연막이 완전히 매립되지 않고 보이드(A)가 발생되게 된다.
도 1b는 화학적 기계적 연마(CMP) 공정 등을 통해 층간 절연막(13) 표면을 평탄화한 후, 감광막 패턴(14)을 형성하고 식각 공정을 실시하여 콘택 홀을 형성한 상태를 나타내는 소자의 단면도이다. 그런데, 감광막의 노광식 식각 공정시 보이드(A)가 발생했던 위치에 폴리머가 잔류하여, 이 폴리머가 콘택 홀 식각 공정시 식각 장벽층으로 작용하므로써 콘택 홀 내부의 층간 절연막이 완전히 제거되지 않고 잔류하는 것(B)을 알 수 있다. 이와 같이, 콘택 홀 내에 잔류물(B)이 남게 되면 배선 패턴 간에 전기적 신호가 진행하는 것을 방해하여 소자가 오동작하게 되는 문제점이 있다.
또한, 최근 0.13㎛ 이상의 디자인 룰(Design rule)에서는 저저항 워드라인 및 비트라인 배선 구조가 도입됨에 따라 배선 재료로써 사용되는 금속-실리콘 합금, 실리사이드 또는 금속 질화물 및 금속물질 등이 후속 열처리 공정에 의하여 변성되거나 열화되는 현상이 발생하게 된다. 따라서, 800℃이하의 저온에서 우수한 층간 매립 특성을 갖는 층간 절연 물질 및 이를 이용한 층간 절연막 형성 방법이요구되고 있다.
이러한 문제점을 개선하기 위하여 SiH4와 H2O2를 이용한 층간 절연막 형성 방법이 개발되어 있으나, 거의 0℃에 가까운 저온 증착에 따른 공정의 재현성 및 후속 열처리 공정의 추가에 따라 공정 집적도 및 증착막의 불안정성으로 인해 크랙(Crack)이 발생하는 등 소자의 안정성이 결여되는 문제점이 있다.
따라서, 본 발명은 기화된 TEOS와 과산화수소를 반응시켜 이의 중간 반응 물질 및 축합반응에 의하여 배선 패턴 간의 골 매립 특성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법은 배선 패턴이 형성된 웨이퍼를 반응로에 장착하고, 액화 상태의 TEOS 및 H2O2를 기화시켜 상기 반응로에 장착된 상기 웨이퍼 표면에 분사하는 단계; 및 상기 혼합된 TEOS 및 H2O2가 상기 웨이퍼 표면에서 상호 반응을 일으켜 반응 중간 물질이 생성되고 상기 반응 중간 물질의 축합 반응 결과물에 의해 상기 웨이퍼의 전체구조 상에 층간 절연막이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 및 1b는 종래 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 도시한 소자의 단면도.
도 2는 본 발명에 적용되는 반도체 소자의 층간 절연막 증착 장비의 개략도.
도 3a 및 3b는 TEOS와 과산화수소의 반응 과정을 설명하기 위한 화학 구조도.
도 4a 내지 4c는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 5a 및 5b는 TEOS의 변형물질과 과산화수소의 반응을 설명하기 위해 도시한 화학 구조도.
<도면의 주요 부분에 대한 부호 설명>
20 : 반응로 21 : 웨이퍼
22 : 서셉터 23 : 온도 조절 장치
24 : 가스 분사구 25, 27 : 기화 및 가스 유량 조절 장치
26, 28 : 전달가스 공급부 29 : 보조가스 공급부
41 : 반도체 기판 42 : 배선 패턴
43A, 43 : 층간 절연막 44 : 반응 중간 물질
일반적으로 TEOS와 산소 또는 산화제가 접촉하게 되면 TEOS는 Si-O-Si 결합또는 -Si-OH 결합을 형성하게 되며, 특히 Si-OH 결합은 상호간의 축합 반응에 의하여 Si-OH + OH-Si →Si-O-Si + H2O를 형성하게 된다. 이러한 반응의 진행에 의하여 TEOS + 산소 →SiO2+ 부산물의 반응을 형성하게 된다. 대개의 경우 이 반응은 인입되는 물질의 양 및 비에 의하여 결정될 정도로 빠르게 일어나며, 표면에서의 물질 이동이 어느 정도 가능한 수준의 중간 물질을 형성하여 실리콘 산화막을 형성하게 된다.
본 발명에서는 TEOS와 H2O2의 반응은 일단의 TEOS 및 H2O2를 액상에서 기상으로 변화시켜 반응로로 도입하며, 반응 표면에서 비로소 H2O2→H2O + O로 분리되어 반응성과 활성도가 우수한 산소 이온을 발생하게 되어 TEOS와 반응하게 된다. 또한, 분산물로 존재하는 H2O가 적당량 반응된 TEOS + O →-Si-O 또는 Si-OH 결합이 형성되는 반응에 있어서, 반응 속도 및 반응 후 표면에서의 물질 이동을 위한 충분한 환경 형성 및 액상화를 확보하여 중간 물질 및 반응 완성물의 유동성을 확보하게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명에 적용되는 반도체 소자의 층간 절연막 증착 장비의 개략도이다.
웨이퍼(21)는 반응로(20) 내의 서셉터(22)에 장착되고, 서셉터(22)에는 필요에 따라 반응로(20) 내부를 가열/냉각시켜 증착 온도를 변화시킬 수 있도록 한 온도 조절 장치(23)가 부착되어 있다. 온도 조절 장치(23)에 의한 반응로(20) 내의 온도 조절 범위는 -20 ∼600℃이고 압력은 1 내지 2Torr 범위이다. TEOS와 H2O2는 각각 독립된 관을 통하여 기화되어 반응로(20) 내부로 도입된다. 즉, 기화 및 가스 유량 조절 장치(25, 27)를 통해 기화되어 공급되는 TEOS 및 H2O2는 반응로(20) 내의 가스 분사구(24)에서 혼합되고 분사된다. TEOS 및 H2O2는 초음파 분무, 진공상태에서의 기화 또는 저압 분위기로의 주입 등을 통한 방법으로 반응로(20)까지 액화되지 않은 상태로 도입되게 된다. TEOS와 H2O2를 각각 기화 및 가스 유량 조절 장치(25, 27)로 공급할 때에는 액상 전달을 위하여 전달가스 공급부(26, 28)를 통해 Ar, He, N2등의 불활성 기체를 공급한다. 또한, 기화된 TEOS 및 H2O2를 반응로(20) 내에 공급할 때, 반응로(20) 내부의 균일도를 향상시키기 위하여, 보조가스 공급부(29)를 통하여 Ar, He, N2등의 불활성 기체가 공급된다.
도 3a 및 3b는 TEOS와 과산화수소의 반응 과정을 설명하기 위한 화학 구조도로서, 도 2를 재참조하여 본 발명에 따른 층간 절연막 형성 방법의 원리를 설명하면 다음과 같다.
반응로(20) 내의 가스 분사구(24)로 인입된 TEOS 및 H2O2의 기화된 원료는 웨이퍼(21) 표면에서 서로 접촉하게 된다. 이에 따라, (C2H5O)-Si-(OH5C2) 등의 결합이 H2O2에서 탈리된 활성화된 O에 의하여 (C2H5O)-Si-O의 구조로 바뀌며, 이러한 반응은 하나의 실리콘 원자에 네 개의 C2H5O 결합을 갖고 있는 TEOS의 각 결합에서 일어나게 된다. [화학식 1]은 TEOS와 H2O2의 반응을 도식화한 것이고, 도 3a는 이에 대응하는 화학구조도이다. 또한, [화학식 2]는 H2O2에서 O가 탈리되는 것을 설명하기 위한 화학식이다.
TEOS + H2O2→[중간 반응 물질]*→SiO2(고상) + 부산물
H2O2→H2O + O*
또한, 이렇게 형성된 Si-O 또는 Si-OH 결합은, 도 3b에 도시된 바와 같이, 강력한 결합 특성을 갖기 때문에 근처의 Si-O 결합 및 Si-OH 결합 등과의 축합반응에 의하여 -O-Si-O의 결합을 형성하므로써 실리콘 산화막을 확보할 수 있게 된다.
TEOS 및 O의 축합 반응에 의하여 생성된 H2O는 TEOS와 H2O2의 격렬하면서도 순간적인 반응을 억제하는 매질의 역할을 함과 동시에, 각각 생성된 중간 물질 즉, (C2H5O)-Si-O 또는 -OH 결합 구조 등을 갖고 있는 최종 단계 이전의 중간 과정에서 생성된 물질 등의 유동성을 확보하게 된다. 일반적으로 화학기상 증착법에 의하여형성되는 박막의 경우 표면에서 미약하나마 어느 정도 표면 이동성을 갖고 있지만, 본 발명에서는 반응의 부산물에서 발생되는 H2O가 상당히 중요한 역할을 수행한다. 따라서, 기존의 방법에서보다 뛰어난 표면 이동성을 확보하게 되어 통상적인 BPSG 형성 공정 및 후속 열처리에서 확보될 수 있는 층간 매립 특성을 후속 열처리 공정 없이 확보할 수 있는 장점이 있다.
도 4a 내지 4c는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 4a에 도시된 바와 같이, 하부구조가 형성된 반도체 기판(41) 상에 배선 패턴(42)을 형성한다. 이후, TEOS와 H2O2의 중간 반응 물질 및 후속 축합 반응에 의하여 배선 패턴(42) 간이 매립되도록 층간 절연막을 형성한다. 증착 초기에는 반응로 내의 가스 분사구로부터 혼합되어 분사되는 기상의 TEOS와 H2O2가 웨이퍼 표면에 접촉되기 시작한다.
도 4b는 증착이 어느정도 진행된 후의 단면도인데, TEOS와 H2O2의 중간 반응 물질의 축합반응에 의하여 -O-Si-O의 결합을 형성하므로써 층간 절연막(실리콘 산화막; 43A)이 확보되기 시작하는 것을 알 수 있다. 배선 패턴(42) 간의 좁은 골은 증착 특성이 열악한데, TEOS와 H2O2 반응의 중간 물질(44)이 표면에서 활발한 유동성을 갖기 때문에 배선 패턴(42) 간의 골이 용이하게 매립될 수 있다.
도 4c는 층간 절연막(43) 증착 완료 후 연마공정을 실시한 후의 소자의 단면도이다. 증착 초기부터 말기까지 TEOS와 H2O2의 반응에 의해 생성된 중간 물질 및 생성 물질들의 활발한 유동성에 의해 배선패턴(42) 사이의 깊은 골이 보이드의 발생 없이 완전히 매립된 것을 알 수 있다.
[화학식 3]은 TEOS 및 H2O2와 함께 보론(B)이나 인(P)에 해당하는 원료를 각각 또는 함께 도입한 경우를 나타낸다.
TEOS + H2O2+ [B-dopant] →BSG + 부산물
TEOS + H2O2+ [P-dopant] →PSG + 부산물
TEOS + H2O2+ [B-dopant] + [P-dopant] →BPSG + 부산물
이와 같이, TEOS + H2O2에 B나 P 또는 B와 P를 함께 도입하여 BPSG막을 형성할 수 있으며, 여기에서 B-도펀트로는 TEB, TMB 등이 주로 사용되고, P-도펀트로는 TEOP, TMP 등이 주로 사용된다.
도 5a 및 5b는 TEOS의 변형물질과 과산화수소의 반응을 설명하기 위해 도시한 화학 구조도이다.
이상에서 설명한 원리를 이용하면 소오스 물질로서 TEOS 뿐만 아니라 실리콘과 결합이 가능한 유기물 또는 불순물이 함유된 원료를 이용하여 층간 절연막을 형성할 수 있다. 도 5a는 실리콘과 결합하는 4개의 C2H5O 중 하나가 CH3로 친환된 경우를 나나낸다. 이러한 변형 TEOS와 H2O2가 반응하게 되면 CH3가 도핑된 저유전 실리콘 산화막(SiOx(CH3)y)이 형성된다. 도 5b는 실리콘과 결합하는 4개의 C2H5O 중 하나가 F로 치환된 경우를 나나낸다. 이러한 변형 TEOS와 H2O2가 반응하게 되면 F가 도핑된 저유전 실리콘 산화막(SiOxFy)이 형성된다.
이와 같이 변형 TEOS를 이용하는 경우에도 저온 증착 및 일정 범위에서 증착 온도의 조절이 가능한 조건에서 층간 절연막을 형성할 수 있다. 따라서 후속 열처리 공정을 실시할 필요 없이 800℃ 이하의 공정 온도에서 층간 절연막을 형성할 수 있다. 또한, 필요에 따라서는 층간 절연막 형성 후 후속 열처리 공정을 실시하여 층간 절연막의 절연 특성을 확보할 수 있다.
상술한 바와 같이 본 발명은 기화된 TEOS와 H2O2의 중간 생성물 및 축합 반응 결과물의 활발한 유동성을 이용하여 층간 절연막을 형성하므로써, 0.13㎛ 이하의 고집적화 공정에서 소자의 동작속도를 향상시킬 수 있고 고집적 회로 제작 기술을 획기적으로 향상시킬 수 있다. 또한, 고단차에서의 층간 매립 특성을 개선할 수 있어서 저저항의 워드라인 및 비트라인을 제조할 수 있다.

Claims (8)

  1. 배선 패턴이 형성된 웨이퍼를 반응로에 장착하고, CH3또는 F로 치환된 변형 TEOS와 H2O2를 각각 독립된 관으로 주입하여 전달하되, 상기 CH3또는 F로 치환된 변형 TEOS와 H2O2를 액상 상태로 전달하기 위하여 상기 관내로 불활성 기체의 전달가스를 공급하는 단계;
    액상 상태의 변형 TEOS와 H2O2를 기화시켜 상기 반응로 내의 가스 분사구로 공급하되, 상기 반응로 내부의 균일도를 유지시키기 위하여 상기 가스 분사구로 불활성 기체인 보조가스를 함께 공급하는 단계;
    상기 가스 분사구로 공급된 기화 상태의 변형 TEOS, H2O2및 상기 보조가스를 상기 웨이퍼의 표면에 분사하는 단계; 및
    상기 기화 상태의 변형 TEOS 및 H2O2가 상기 웨이퍼의 표면에서 상호 반응을 일으켜 반응 중간 물질이 생성되고, 상기 반응 중간 물질의 축합 반응 결과물에 의해 상기 웨이퍼의 전체구조 상에 상기 CH3또는 상기 F가 도핑된 층간 절연막이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 반응로 내의 온도는 온도 조절 장치에 의해 -20 내지 600℃ 사이에서 조절가능하도록 하고, 반응로 내의 압력은 1 내지 2Torr인 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
KR1019990061786A 1999-12-24 1999-12-24 반도체 소자의 층간 절연막 형성 방법 KR100363839B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990061786A KR100363839B1 (ko) 1999-12-24 1999-12-24 반도체 소자의 층간 절연막 형성 방법
US09/739,743 US20010023126A1 (en) 1999-12-24 2000-12-20 Method for manufacturing interlayer dielectric layer in semiconductor device
JP2000393459A JP2001244264A (ja) 1999-12-24 2000-12-25 半導体素子の層間絶縁膜形成方法
TW089127976A TW473913B (en) 1999-12-24 2000-12-27 Method for manufacturing interlayer dielectric layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061786A KR100363839B1 (ko) 1999-12-24 1999-12-24 반도체 소자의 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20010063710A KR20010063710A (ko) 2001-07-09
KR100363839B1 true KR100363839B1 (ko) 2002-12-06

Family

ID=19629361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061786A KR100363839B1 (ko) 1999-12-24 1999-12-24 반도체 소자의 층간 절연막 형성 방법

Country Status (4)

Country Link
US (1) US20010023126A1 (ko)
JP (1) JP2001244264A (ko)
KR (1) KR100363839B1 (ko)
TW (1) TW473913B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
JP4154471B2 (ja) 2002-11-15 2008-09-24 富士通株式会社 半導体装置の製造方法
JP6713878B2 (ja) 2016-08-25 2020-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013556A (ko) * 1997-07-03 1999-02-25 야스카와히데아키 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013556A (ko) * 1997-07-03 1999-02-25 야스카와히데아키 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2001244264A (ja) 2001-09-07
US20010023126A1 (en) 2001-09-20
KR20010063710A (ko) 2001-07-09
TW473913B (en) 2002-01-21

Similar Documents

Publication Publication Date Title
US6331494B1 (en) Deposition of low dielectric constant thin film without use of an oxidizer
KR100801369B1 (ko) 유전체 막을 증착시키는 방법
KR100424969B1 (ko) 반도체 장치의 제조방법
US20030073321A1 (en) Etch process for dielectric materials comprising oxidized organo silane materials
JP4533304B2 (ja) 半導体装置の製造方法
JPH08153784A (ja) 半導体装置の製造方法
KR100483594B1 (ko) 반도체 소자의 금속배선 형성방법
TWI414042B (zh) 使用蝕刻阻劑硼及磷材料之電子結構及其形成方法
KR100430114B1 (ko) 층간 절연막 형성 방법 및 반도체 장치
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
JPH1154504A (ja) 積層絶縁体膜の形成方法およびこれを用いた半導体装置
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
KR100470973B1 (ko) 고밀도 플라즈마 화학기상증착 공정
JPH06177120A (ja) 層間絶縁膜の形成方法
US6472334B2 (en) Film forming method, semiconductor device manufacturing method, and semiconductor device
KR100363839B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100542749B1 (ko) 반도체 장치의 박막 형성 방법, 층간 절연막 형성 방법 및평탄화 방법.
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR100384832B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100522423B1 (ko) 고압 공정을 이용한 실리콘산화막 형성 방법
KR100397177B1 (ko) 절연막 제조 방법 및 반도체 장치의 제조 방법
KR100237748B1 (ko) 반도체 장치의 층간 절연막 형성방법
JPH098030A (ja) シリコン系酸化膜の製造方法
KR100486235B1 (ko) 도핑되지않은실리콘유리(usg)막의형성방법
JPH1098102A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee