JP2001244264A - 半導体素子の層間絶縁膜形成方法 - Google Patents
半導体素子の層間絶縁膜形成方法Info
- Publication number
- JP2001244264A JP2001244264A JP2000393459A JP2000393459A JP2001244264A JP 2001244264 A JP2001244264 A JP 2001244264A JP 2000393459 A JP2000393459 A JP 2000393459A JP 2000393459 A JP2000393459 A JP 2000393459A JP 2001244264 A JP2001244264 A JP 2001244264A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- hydrogen peroxide
- forming
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 46
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000006482 condensation reaction Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract description 6
- 239000007795 chemical reaction product Substances 0.000 abstract description 2
- 239000013067 intermediate product Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000007796 conventional method Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- 238000011049 filling Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910018557 Si O Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000543 intermediate Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- -1 O 2 or N 2 O Chemical compound 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 2
- 229910006358 Si—OH Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000007806 chemical reaction intermediate Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- WRECIMRULFAWHA-UHFFFAOYSA-N trimethyl borate Chemical compound COB(OC)OC WRECIMRULFAWHA-UHFFFAOYSA-N 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 気化されたＴＥＯＳと過酸化水素との中間生
成物及び縮合反応結果物の活発な流動性を利用して、優
れたギャップ特性を有する層間絶縁膜を形成する方法を
提供する。 【解決手段】 半導体基板２１０及び前記半導体基板上
に形成された配線２２０からなる活性マトリックスを反
応器内３１０に装着する第１ステップと、前記活性マト
リックス上に気体状態でシリコンソース物質と過酸化水
素（Ｈ２Ｏ２）とを噴射する第２ステップと、前記シリ
コンソース物質と過酸化水素との縮合反応により前記活
性マトリックス上に層間絶縁膜２３０を形成する第３ス
テップとを含んでなる。
成物及び縮合反応結果物の活発な流動性を利用して、優
れたギャップ特性を有する層間絶縁膜を形成する方法を
提供する。 【解決手段】 半導体基板２１０及び前記半導体基板上
に形成された配線２２０からなる活性マトリックスを反
応器内３１０に装着する第１ステップと、前記活性マト
リックス上に気体状態でシリコンソース物質と過酸化水
素（Ｈ２Ｏ２）とを噴射する第２ステップと、前記シリ
コンソース物質と過酸化水素との縮合反応により前記活
性マトリックス上に層間絶縁膜２３０を形成する第３ス
テップとを含んでなる。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体素子の製造
方法に関し、特に、高集積半導体素子の下部配線パター
ン間の絶縁特性及びギャップ埋め込み特性を向上するこ
とのできる半導体素子の層間絶縁膜形成方法に関する。
方法に関し、特に、高集積半導体素子の下部配線パター
ン間の絶縁特性及びギャップ埋め込み特性を向上するこ
とのできる半導体素子の層間絶縁膜形成方法に関する。
【０００２】
【従来の技術】周知のように、半導体素子は、微細化を
通じて高集積化されているが、依然としてメモリセルの
面積を減らす必要性がある。そのために、トレンチ（ｔ
ｒｅｎｃｈ）、またはスタック（ｓｔａｃｋ）構造のキ
ャパシタのような３次元構造に配列して、セル面積を減
らす方法が提案されている。
通じて高集積化されているが、依然としてメモリセルの
面積を減らす必要性がある。そのために、トレンチ（ｔ
ｒｅｎｃｈ）、またはスタック（ｓｔａｃｋ）構造のキ
ャパシタのような３次元構造に配列して、セル面積を減
らす方法が提案されている。
【０００３】しかし、このような３次元構造のキャパシ
タでは、セル領域と周辺領域との間の段差が大きくなっ
て高集積化された３次元構造は、ギャップ埋め込み特性
を低下させ層間絶縁膜のような膜を形成する時、段差被
覆特性を低下させることとなる。従って、層間絶縁膜の
蒸着時、ギャップ特性及び段差被覆特性の低下によって
蒸着後内部にはボイド（ｖｏｉｄ）が形成されることと
なる。
タでは、セル領域と周辺領域との間の段差が大きくなっ
て高集積化された３次元構造は、ギャップ埋め込み特性
を低下させ層間絶縁膜のような膜を形成する時、段差被
覆特性を低下させることとなる。従って、層間絶縁膜の
蒸着時、ギャップ特性及び段差被覆特性の低下によって
蒸着後内部にはボイド（ｖｏｉｄ）が形成されることと
なる。
【０００４】図１乃至５は、従来の層間絶縁膜を含んだ
半導体素子の製造方法を説明するための断面図である。
従来の半導体メモリ素子の製造は、まず所定の工程が進
行されて下部構造が形成されたシリコン基板１１０の準
備から始まる。次いで、導電膜を半導体基板１１０上に
形成し、第１の所定の形態にパターンニングして配線１
２０を形成する。その後、層間絶縁膜１３０を図１に示
したように配線１２０の高さより高く全体表面上に形成
する。ここで、配線１２０間の距離が狭くて配線の高さ
は高いため、縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）は増
加する。従って、層間絶縁膜１３０の蒸着時、ギャップ
特性が悪くなるため、層間絶縁膜内にボイドが形成され
ることとなる。
半導体素子の製造方法を説明するための断面図である。
従来の半導体メモリ素子の製造は、まず所定の工程が進
行されて下部構造が形成されたシリコン基板１１０の準
備から始まる。次いで、導電膜を半導体基板１１０上に
形成し、第１の所定の形態にパターンニングして配線１
２０を形成する。その後、層間絶縁膜１３０を図１に示
したように配線１２０の高さより高く全体表面上に形成
する。ここで、配線１２０間の距離が狭くて配線の高さ
は高いため、縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）は増
加する。従って、層間絶縁膜１３０の蒸着時、ギャップ
特性が悪くなるため、層間絶縁膜内にボイドが形成され
ることとなる。
【０００５】以下、層間絶縁膜１３０を形成する従来の
方法をさらに詳細に説明する。まず、ＴＥＯＳをＯ３、
Ｏ２、またはＮ２Ｏのような活性酸素と反応させ、ホウ
素（Ｂ）、リン（Ｐ）などのような不純物を含ませて蒸
着した後、８００℃以上の高温で熱処理して配線パター
ン間を緻密化させる方法により形成する。
方法をさらに詳細に説明する。まず、ＴＥＯＳをＯ３、
Ｏ２、またはＮ２Ｏのような活性酸素と反応させ、ホウ
素（Ｂ）、リン（Ｐ）などのような不純物を含ませて蒸
着した後、８００℃以上の高温で熱処理して配線パター
ン間を緻密化させる方法により形成する。
【０００６】次のステップで、層間絶縁膜１３０の上部
面を化学機械的研磨（ＣＭＰ）工程により平坦化する。
この場合、層間絶縁膜１３０の平坦化された上部面は、
配線１２０の高さより高くする。次いで、フォトレジス
ト膜１４０を層間絶縁膜１３０の平坦化された上部面に
形成する（図２）。
面を化学機械的研磨（ＣＭＰ）工程により平坦化する。
この場合、層間絶縁膜１３０の平坦化された上部面は、
配線１２０の高さより高くする。次いで、フォトレジス
ト膜１４０を層間絶縁膜１３０の平坦化された上部面に
形成する（図２）。
【０００７】次いで、図３に示したように、フォトレジ
スト膜１４０を第２の所定の形態にパターンニングし
て、フォトレジストパターン１４０Ａを形成する。
スト膜１４０を第２の所定の形態にパターンニングし
て、フォトレジストパターン１４０Ａを形成する。
【０００８】次いで、図５に示したように、層間絶縁膜
１３０を第２の所定の形態にパターンニングして、コン
タク孔１３５を形成する。ここで、層間絶縁膜１３０を
エッチングして形成する時、ポリマーがボイド１１５に
残留するため、ボイド１１５内のポリマーはエッチング
防止膜として作用することとなり、結局ボイド１１５と
半導体基板１１０との間に残留酸化物１２５が残ること
となる。
１３０を第２の所定の形態にパターンニングして、コン
タク孔１３５を形成する。ここで、層間絶縁膜１３０を
エッチングして形成する時、ポリマーがボイド１１５に
残留するため、ボイド１１５内のポリマーはエッチング
防止膜として作用することとなり、結局ボイド１１５と
半導体基板１１０との間に残留酸化物１２５が残ること
となる。
【０００９】最後のステップで、フォトレジストパター
ン１４０Ａを除去して、製造工程が完成する。この時、
残留酸化物１２５が残ることとなる。
ン１４０Ａを除去して、製造工程が完成する。この時、
残留酸化物１２５が残ることとなる。
【００１０】上記のように、従来の層間絶縁膜形成方法
においては、層間絶縁膜を形成する時、ボイドが形成さ
れ、これは、エッチング工程後に酸化物を残留させる。
このような残留酸化物は、素子の不良を引き起こす。ま
た、膜質を緻密化するためのアニール（ａｎｎｅａｌｉ
ｎｇ）工程が８００℃の高温で実施されるため、金属−
シリコン合金、シリサイド（ｓｉｌｉｃｉｄｅ）、また
は金属窒化物及び金属物質などがアニール工程時劣化さ
れることとなる。
においては、層間絶縁膜を形成する時、ボイドが形成さ
れ、これは、エッチング工程後に酸化物を残留させる。
このような残留酸化物は、素子の不良を引き起こす。ま
た、膜質を緻密化するためのアニール（ａｎｎｅａｌｉ
ｎｇ）工程が８００℃の高温で実施されるため、金属−
シリコン合金、シリサイド（ｓｉｌｉｃｉｄｅ）、また
は金属窒化物及び金属物質などがアニール工程時劣化さ
れることとなる。
【００１１】このような問題を解決するため、ＳｉＨ４
と過酸化水素とを利用して層間絶縁膜を形成するもう一
つの方法が提示されたが、この方法では、０℃に近い低
温蒸着による工程の再現性、及び後続熱処理工程の追加
による工程集積度、及び蒸着膜の不安定性等の要因によ
って、クラック（ｃｒａｃｋ）が発生する等、素子の安
定性が欠如するという問題点がある。
と過酸化水素とを利用して層間絶縁膜を形成するもう一
つの方法が提示されたが、この方法では、０℃に近い低
温蒸着による工程の再現性、及び後続熱処理工程の追加
による工程集積度、及び蒸着膜の不安定性等の要因によ
って、クラック（ｃｒａｃｋ）が発生する等、素子の安
定性が欠如するという問題点がある。
【００１２】
【発明が解決しようとする課題】そこで、本発明は上記
従来の半導体素子の層間絶縁膜形成方法における問題点
に鑑みてなされたものであって、気化されたＴＥＯＳと
過酸化水素とを反応させて、これらの中間反応物質及び
縮合反応によって配線パターン間のギャップ埋め込み特
性を向上させることのできる半導体素子の層間絶縁膜形
成方法を提供することにその目的がある。
従来の半導体素子の層間絶縁膜形成方法における問題点
に鑑みてなされたものであって、気化されたＴＥＯＳと
過酸化水素とを反応させて、これらの中間反応物質及び
縮合反応によって配線パターン間のギャップ埋め込み特
性を向上させることのできる半導体素子の層間絶縁膜形
成方法を提供することにその目的がある。
【００１３】
【発明を解決するための手段】上記のような目的を達成
するためになされた本発明による半導体素子の層間絶縁
膜形成方法は、半導体基板及び前記半導体基板上に形成
された配線からなる活性マトリックスを反応器内に装着
する第１ステップと、前記活性マトリックス上に気体状
態でシリコンソース物質と過酸化水素（Ｈ２Ｏ２）とを
噴射する第２ステップと、前記シリコンソース物質と過
酸化水素との縮合反応により前記活性マトリックス上に
層間絶縁膜を形成する第３ステップとを含んでなること
を特徴とする。
するためになされた本発明による半導体素子の層間絶縁
膜形成方法は、半導体基板及び前記半導体基板上に形成
された配線からなる活性マトリックスを反応器内に装着
する第１ステップと、前記活性マトリックス上に気体状
態でシリコンソース物質と過酸化水素（Ｈ２Ｏ２）とを
噴射する第２ステップと、前記シリコンソース物質と過
酸化水素との縮合反応により前記活性マトリックス上に
層間絶縁膜を形成する第３ステップとを含んでなること
を特徴とする。
【００１４】
【発明の実施例】次に、本発明にかかる半導体素子の層
間絶縁膜形成方法の実施の形態の具体例を図面を参照し
ながら説明する。
間絶縁膜形成方法の実施の形態の具体例を図面を参照し
ながら説明する。
【００１５】図６乃至図１０は、本発明の実施例による
層間絶縁膜を含んだ半導体素子の製造方法を説明するた
めの断面図である。
層間絶縁膜を含んだ半導体素子の製造方法を説明するた
めの断面図である。
【００１６】半導体メモリ素子の製造は、まず、図６、
に示したように所定の工程が実行されて下部構造が形成
されたシリコン基板２１０の準備から始まる。次いで、
導電膜を半導体基板２１０上に形成し、第１の所定の形
態にパターンニングして配線２２０を形成する。次い
で、ＴＥＯＳ及び過酸化水素を用いて層間絶縁膜２３０
を図７に示したように配線２２０の高さより高く全体表
面上に形成する。
に示したように所定の工程が実行されて下部構造が形成
されたシリコン基板２１０の準備から始まる。次いで、
導電膜を半導体基板２１０上に形成し、第１の所定の形
態にパターンニングして配線２２０を形成する。次い
で、ＴＥＯＳ及び過酸化水素を用いて層間絶縁膜２３０
を図７に示したように配線２２０の高さより高く全体表
面上に形成する。
【００１７】以下、層間絶縁膜２３０を形成する方法を
さらに詳細に説明する。図１１は、層間絶縁膜２３０を
形成するための装置の概略図である。まず、ウェーハ３
１２を反応器のサセプター（ｓｕｓｃｅｐｔｏｒ）３１
４に装着し、サセプター３１４には必要に応じて反応器
３１０内部を加熱及び冷却させて蒸着温度を変化させる
ことができるようにした温度調節装置３１６が付着され
ている。温度調節装置３１６による反応器内の温度調節
範囲は、−２０℃から６００℃までであり、圧力は、１
乃至２Ｔｏｒｒの範囲である。ＴＥＯＳと過酸化水素と
は、各々独立した管を介して気化されて反応器３１０内
部に導入される。
さらに詳細に説明する。図１１は、層間絶縁膜２３０を
形成するための装置の概略図である。まず、ウェーハ３
１２を反応器のサセプター（ｓｕｓｃｅｐｔｏｒ）３１
４に装着し、サセプター３１４には必要に応じて反応器
３１０内部を加熱及び冷却させて蒸着温度を変化させる
ことができるようにした温度調節装置３１６が付着され
ている。温度調節装置３１６による反応器内の温度調節
範囲は、−２０℃から６００℃までであり、圧力は、１
乃至２Ｔｏｒｒの範囲である。ＴＥＯＳと過酸化水素と
は、各々独立した管を介して気化されて反応器３１０内
部に導入される。
【００１８】すなわち、ガス流量調節装置３２０、３２
４を介して気化されて供給されるＴＥＯＳ及び過酸化水
素は、反応器のガス噴射口３１８で混合されて噴射され
る。ＴＥＯＳ及び過酸化水素は、超音波噴霧、真空状態
における気化、または低圧雰囲気への注入などの方法に
より、反応器３１０に液化されない状態で導入されるこ
ととなる。ＴＥＯＳと過酸化水素とを各々ガス流量調節
装置３２０、３２４に供給する時には、液相伝達のため
に伝達ガス供給部３２２、３２６を介してＡｒ、Ｈｅ、
Ｎｅなどの不活性気体を供給する。また、気化されたＴ
ＥＯＳ及び過酸化水素を反応器内に供給する時には、反
応器３１０の内部の均一度を向上させるため、補助ガス
供給部３２８を介してＡｒ、Ｈｅ、Ｎｅなどの不活性気
体を供給する。
４を介して気化されて供給されるＴＥＯＳ及び過酸化水
素は、反応器のガス噴射口３１８で混合されて噴射され
る。ＴＥＯＳ及び過酸化水素は、超音波噴霧、真空状態
における気化、または低圧雰囲気への注入などの方法に
より、反応器３１０に液化されない状態で導入されるこ
ととなる。ＴＥＯＳと過酸化水素とを各々ガス流量調節
装置３２０、３２４に供給する時には、液相伝達のため
に伝達ガス供給部３２２、３２６を介してＡｒ、Ｈｅ、
Ｎｅなどの不活性気体を供給する。また、気化されたＴ
ＥＯＳ及び過酸化水素を反応器内に供給する時には、反
応器３１０の内部の均一度を向上させるため、補助ガス
供給部３２８を介してＡｒ、Ｈｅ、Ｎｅなどの不活性気
体を供給する。
【００１９】図７は、蒸着工程がある程度進行した後の
状態を示す断面図として、ここで、層間絶縁膜２２０は
ボイドなしに形成されることが分かる。以後、図１１の
噴射口３１８を介して反応器３１０に供給された気体状
態のＴＥＯＳと過酸化水素とがウェーハ表面で反応する
こととなる。前記反応によりＴＥＯＳの化学構造、すな
わち（Ｃ２Ｈ５ＯＨ）−Ｓｉ−（ＯＨ５Ｃ２）は、過酸
化水素から脱離された活性酸素によって（Ｃ２Ｈ５Ｏ
Ｈ）−Ｓｉ−Ｏに変わることとなる。特に、前記反応に
よって形成された中間物質であるＳｉ−Ｏ結合、または
Ｓｉ−ＯＨ結合は、縮合反応により−Ｏ−Ｓｉ−Ｏ−結
合を形成することとなる。前記縮合反応により形成され
る反応副産物であるＨ２Ｏは、ＴＥＯＳ及び過酸化水素
の激烈な反応を抑制する役割をし、（Ｃ２Ｈ５ＯＨ）−
Ｓｉ−Ｏ、または（Ｃ２Ｈ５ＯＨ）−Ｓｉ−ＯＨのよう
な反応中間物質２４０は、活発な流動性により配線２２
０間の深いギャップをボイドの発生なしに完全に埋め込
む役割をすることとなる。
状態を示す断面図として、ここで、層間絶縁膜２２０は
ボイドなしに形成されることが分かる。以後、図１１の
噴射口３１８を介して反応器３１０に供給された気体状
態のＴＥＯＳと過酸化水素とがウェーハ表面で反応する
こととなる。前記反応によりＴＥＯＳの化学構造、すな
わち（Ｃ２Ｈ５ＯＨ）−Ｓｉ−（ＯＨ５Ｃ２）は、過酸
化水素から脱離された活性酸素によって（Ｃ２Ｈ５Ｏ
Ｈ）−Ｓｉ−Ｏに変わることとなる。特に、前記反応に
よって形成された中間物質であるＳｉ−Ｏ結合、または
Ｓｉ−ＯＨ結合は、縮合反応により−Ｏ−Ｓｉ−Ｏ−結
合を形成することとなる。前記縮合反応により形成され
る反応副産物であるＨ２Ｏは、ＴＥＯＳ及び過酸化水素
の激烈な反応を抑制する役割をし、（Ｃ２Ｈ５ＯＨ）−
Ｓｉ−Ｏ、または（Ｃ２Ｈ５ＯＨ）−Ｓｉ−ＯＨのよう
な反応中間物質２４０は、活発な流動性により配線２２
０間の深いギャップをボイドの発生なしに完全に埋め込
む役割をすることとなる。
【００２０】次いで、図８に示したように、層間絶縁膜
２３０の上部面を化学機械的研磨工程により平坦化す
る。この時、層間絶縁膜２３０の平坦化された上部面
は、配線２２０の高さより高くする。
２３０の上部面を化学機械的研磨工程により平坦化す
る。この時、層間絶縁膜２３０の平坦化された上部面
は、配線２２０の高さより高くする。
【００２１】次いで、図９に示したように、フォトレジ
スト膜を層間絶縁膜２３０の平坦化された上部面上に形
成し、第２の所定の形態にパターンニングしてフォトレ
ジストパターン２５０を形成する。
スト膜を層間絶縁膜２３０の平坦化された上部面上に形
成し、第２の所定の形態にパターンニングしてフォトレ
ジストパターン２５０を形成する。
【００２２】次いで、フォトレジストパターン２５０を
マスクとして用いて、層間絶縁膜２３０を第２の所定の
形態にパターンニングしてコンタク孔２６０を形成す
る。ここで、層間絶縁膜２３０をエッチングする時、従
来の方法とは異なってエッチングを妨害するものが何も
ないことが分かる。最後に、フォトレジストパターン２
５０を除去して、図１０に示したように全ての製造工程
を完成する。
マスクとして用いて、層間絶縁膜２３０を第２の所定の
形態にパターンニングしてコンタク孔２６０を形成す
る。ここで、層間絶縁膜２３０をエッチングする時、従
来の方法とは異なってエッチングを妨害するものが何も
ないことが分かる。最後に、フォトレジストパターン２
５０を除去して、図１０に示したように全ての製造工程
を完成する。
【００２３】本発明では、ＴＥＯＳ及び過酸化水素を層
間絶縁膜の形成時用いた。しかし、ＴＥＯＳと過酸化水
素の以外に、ホウ素（Ｂ）、リン（Ｐ）、またはホウ素
とリンの混合物などの不純物を添加して形成することも
できる。すなわち、ＴＥＢ（Ｔｒｉ Ｅｔｈｙｌ Ｂｏ
ｒａｔｅ：（Ｂ（ＯＣ２Ｈ５）３）、ＴＭＢ（ＴｒｉＭ
ｅｔｈｙｌ Ｂｏｒａｔｅ：（Ｂ（ＯＣＨ３）３）、ま
たはＴＥＢとＴＭＢとを各々ホウ素、リン（Ｐ）、ホウ
素とリンの混合物とのドーパントとして用いてＢＳＧ
（Ｂｏｒｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ
（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、
またはＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉ
ｃａｔｅ Ｇｌａｓｓ）のような層間絶縁膜を形成する
こともできる。
間絶縁膜の形成時用いた。しかし、ＴＥＯＳと過酸化水
素の以外に、ホウ素（Ｂ）、リン（Ｐ）、またはホウ素
とリンの混合物などの不純物を添加して形成することも
できる。すなわち、ＴＥＢ（Ｔｒｉ Ｅｔｈｙｌ Ｂｏ
ｒａｔｅ：（Ｂ（ＯＣ２Ｈ５）３）、ＴＭＢ（ＴｒｉＭ
ｅｔｈｙｌ Ｂｏｒａｔｅ：（Ｂ（ＯＣＨ３）３）、ま
たはＴＥＢとＴＭＢとを各々ホウ素、リン（Ｐ）、ホウ
素とリンの混合物とのドーパントとして用いてＢＳＧ
（Ｂｏｒｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ
（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、
またはＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉ
ｃａｔｅ Ｇｌａｓｓ）のような層間絶縁膜を形成する
こともできる。
【００２４】また、ＴＥＯＳの代わりに４個のＣ２Ｈ５
ＯＨのいずれかがＣＨ３、またはＦ等で置換された変形
ＴＥＯＳを用いることができる。このような変形ＴＥＯ
Ｓを用いる場合には、層間絶縁膜にはＣＨ３がドーピン
グされたオイル低誘電シリコン酸化膜（ＳｉＯｘ（ＣＨ
３）ｙ）、または、Ｆがドーピングされた低誘電シリコ
ン酸化膜（ＳｉＯｘＦｙ）が形成されることとなる。
ＯＨのいずれかがＣＨ３、またはＦ等で置換された変形
ＴＥＯＳを用いることができる。このような変形ＴＥＯ
Ｓを用いる場合には、層間絶縁膜にはＣＨ３がドーピン
グされたオイル低誘電シリコン酸化膜（ＳｉＯｘ（ＣＨ
３）ｙ）、または、Ｆがドーピングされた低誘電シリコ
ン酸化膜（ＳｉＯｘＦｙ）が形成されることとなる。
【００２５】さらに、従来の技術と比較すれば、本発明
は、優れたギャップ埋め込み特性を有する層間絶縁膜の
形成方法を提供し、かつ８００℃以上の後続熱処理の工
程を実施する必要なしにその以下の温度で層間絶縁膜を
形成することができる。
は、優れたギャップ埋め込み特性を有する層間絶縁膜の
形成方法を提供し、かつ８００℃以上の後続熱処理の工
程を実施する必要なしにその以下の温度で層間絶縁膜を
形成することができる。
【００２６】尚、本発明は、本実施例に限られるもので
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
【００２７】
【発明の効果】上記のようになされた本発明は、気化さ
れたＴＥＯＳと過酸化水素との中間生成物及び縮合反応
結果物の活発な流動性を利用して層間絶縁膜を形成する
ことによって、高集積化工程における素子の動作速度を
向上させることができ、高集積回路製作技術を向上させ
ることができる。
れたＴＥＯＳと過酸化水素との中間生成物及び縮合反応
結果物の活発な流動性を利用して層間絶縁膜を形成する
ことによって、高集積化工程における素子の動作速度を
向上させることができ、高集積回路製作技術を向上させ
ることができる。
【００２８】また、高段差によるギャップ埋め込み特性
を改善することができるため、低抵抗のワードライン及
びビットラインを製造することができる。
を改善することができるため、低抵抗のワードライン及
びビットラインを製造することができる。
【図１】従来の層間絶縁膜を含んだ半導体素子の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図２】従来の層間絶縁膜を含んだ半導体素子の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図３】従来の層間絶縁膜を含んだ半導体素子の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図４】従来の層間絶縁膜を含んだ半導体素子の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図５】従来の層間絶縁膜を含んだ半導体素子の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図６】本発明の実施例による層間絶縁膜を含んだ半導
体素子の製造方法を説明するための断面図である。
体素子の製造方法を説明するための断面図である。
【図７】本発明の実施例による層間絶縁膜を含んだ半導
体素子の製造方法を説明するための断面図である。
体素子の製造方法を説明するための断面図である。
【図８】本発明の実施例による層間絶縁膜を含んだ半導
体素子の製造方法を説明するための断面図である。
体素子の製造方法を説明するための断面図である。
【図９】本発明の実施例による層間絶縁膜を含んだ半導
体素子の製造方法を説明するための断面図である。
体素子の製造方法を説明するための断面図である。
【図１０】本発明の実施例による層間絶縁膜を含んだ半
導体素子の製造方法を説明するための断面図である。
導体素子の製造方法を説明するための断面図である。
【図１１】本発明にかかる層間絶縁膜を形成するための
装置の概略図である。
装置の概略図である。
２１０ 半導体基板 ２２０ 配線 ２３０ 層間絶縁膜 ２４０ 反応中間物質 ２５０ フォトレジストパターン ３１０ 反応器 ３１２ ウェーハ ３１４ サセプター ３１６ 温度調節装置 ３１８ 噴射口 ３２０、３２４ ガス流量調節器 ３２２、３２６ ガス供給部 ３２８ 補助ガス供給部
Claims (7)
- 【請求項１】 半導体基板及び前記半導体基板上に形成
された配線からなる活性マトリックスを反応器内に装着
する第１ステップと、 前記活性マトリックス上に気体状態でシリコンソース物
質と過酸化水素（Ｈ２Ｏ２）とを噴射する第２ステップ
と、 前記シリコンソース物質と過酸化水素との縮合反応によ
り前記活性マトリックス上に層間絶縁膜を形成する第３
ステップとを含んでなることを特徴とする半導体素子の
層間絶縁膜形成方法。 - 【請求項２】 前記シリコンソース物質は、ＴＥＯＳ
（ｔｅｔｒａ−ｅｔｈｙｌ−ｏｒｔｈｏ−ｓｉｌｉｃａ
ｔｅ）であることを特徴とする請求項１に記載の半導体
素子の層間絶縁膜形成方法。 - 【請求項３】 前記シリコンソース物質は、変形ＴＥＯ
Ｓであることを特徴とする請求項１に記載の半導体素子
の層間絶縁膜形成方法。 - 【請求項４】 前記ソース物質と過酸化水素とが流量調
節器に供給される時、不活性気体も同時に供給されるこ
とを特徴とする請求項１に記載の半導体素子の層間絶縁
膜形成方法。 - 【請求項５】 前記ソース物質と過酸化水素とが前記反
応器内に供給される時、不活性気体も同時に供給される
ことを特徴とする請求項１に記載の半導体素子の層間絶
縁膜形成方法。 - 【請求項６】 前記層間絶縁膜は、前記ＴＥＯＳ及び前
記過酸化水素にホウ素（Ｂ）、リン（Ｐ）、またはホウ
素とリンの混合物を添加して形成されることを特徴とす
る請求項１に記載の層間絶縁膜形成方法。 - 【請求項７】 前記反応器内の温度は、約−２０℃から
６００℃までであり、圧力は、約１Ｔｏｒｒから２Ｔｏ
ｒｒであることを特徴とする請求項１に記載の層間絶縁
膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999/P61786 | 1999-12-24 | ||
| KR1019990061786A KR100363839B1 (ko) | 1999-12-24 | 1999-12-24 | 반도체 소자의 층간 절연막 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244264A true JP2001244264A (ja) | 2001-09-07 |
Family
ID=19629361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393459A Pending JP2001244264A (ja) | 1999-12-24 | 2000-12-25 | 半導体素子の層間絶縁膜形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20010023126A1 (ja) |
| JP (1) | JP2001244264A (ja) |
| KR (1) | KR100363839B1 (ja) |
| TW (1) | TW473913B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7189659B2 (en) | 2002-11-15 | 2007-03-13 | Fujitsu Limited | Method for fabricating a semiconductor device |
| US10186518B2 (en) | 2016-08-25 | 2019-01-22 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7069442B2 (en) | 2002-03-29 | 2006-06-27 | Intel Corporation | System and method for execution of a secured environment initialization instruction |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3456391B2 (ja) * | 1997-07-03 | 2003-10-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-12-24 KR KR1019990061786A patent/KR100363839B1/ko not_active IP Right Cessation
-
2000
- 2000-12-20 US US09/739,743 patent/US20010023126A1/en not_active Abandoned
- 2000-12-25 JP JP2000393459A patent/JP2001244264A/ja active Pending
- 2000-12-27 TW TW089127976A patent/TW473913B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7189659B2 (en) | 2002-11-15 | 2007-03-13 | Fujitsu Limited | Method for fabricating a semiconductor device |
| US10186518B2 (en) | 2016-08-25 | 2019-01-22 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010063710A (ko) | 2001-07-09 |
| US20010023126A1 (en) | 2001-09-20 |
| KR100363839B1 (ko) | 2002-12-06 |
| TW473913B (en) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5104482A (en) | Simultaneous glass deposition and viscoelastic flow process | |
| US5648175A (en) | Chemical vapor deposition reactor system and integrated circuit | |
| US7297608B1 (en) | Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition | |
| US20020052119A1 (en) | In-situ flowing bpsg gap fill process using hdp | |
| JP4731670B2 (ja) | バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層 | |
| EP1980646A1 (en) | Improved gap-fill despositions in the formation of silicon containing dielectric materials | |
| KR20090060768A (ko) | 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법 | |
| US7001854B1 (en) | Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures | |
| US5567661A (en) | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound | |
| KR100558999B1 (ko) | 기판 함몰부 충진 방법 | |
| JP2002539640A (ja) | 半導体ウェーハ上のギャップの充填方法 | |
| KR100470973B1 (ko) | 고밀도 플라즈마 화학기상증착 공정 | |
| US20010041458A1 (en) | Film forming method, semiconductor device manufacturing method, and semiconductor device | |
| JP3616035B2 (ja) | 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 | |
| US11728299B2 (en) | Semiconductor device with tilted insulating layers and method for fabricating the same | |
| JP2001244264A (ja) | 半導体素子の層間絶縁膜形成方法 | |
| KR100342294B1 (ko) | 저열수지 간극 충전을 위한 불소 혼입된 보로포스포실리케이트 유리 | |
| US6090725A (en) | Method for preventing bubble defects in BPSG film | |
| KR100888186B1 (ko) | 절연막 형성 방법 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| KR20110052475A (ko) | 갭필 방법 | |
| EP0460106A4 (en) | Novel glass deposition viscoelastic flow process | |
| KR100884632B1 (ko) | 에스아이오씨 박막 제조용 프리커서와 박막 형성방법 | |
| JP4160317B2 (ja) | 絶縁膜の製造方法および半導体装置の製造方法 | |
| KR100372658B1 (ko) | 반도체소자의금속배선간평탄화절연막형성방법 |