KR100384832B1 - 반도체 소자의 층간 절연막 형성방법 - Google Patents

반도체 소자의 층간 절연막 형성방법 Download PDF

Info

Publication number
KR100384832B1
KR100384832B1 KR10-2001-0038719A KR20010038719A KR100384832B1 KR 100384832 B1 KR100384832 B1 KR 100384832B1 KR 20010038719 A KR20010038719 A KR 20010038719A KR 100384832 B1 KR100384832 B1 KR 100384832B1
Authority
KR
South Korea
Prior art keywords
depositing
oxide film
gas
film
semiconductor device
Prior art date
Application number
KR10-2001-0038719A
Other languages
English (en)
Other versions
KR20030002889A (ko
Inventor
김시범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038719A priority Critical patent/KR100384832B1/ko
Publication of KR20030002889A publication Critical patent/KR20030002889A/ko
Application granted granted Critical
Publication of KR100384832B1 publication Critical patent/KR100384832B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

본 발명은 반도체 소자의 저온 층간절연막 형성방법에 대한 것으로 증착과정 초기에는 기존의 실리콘옥사이드계 산화막을 사용하고 중간스텝에서 B2O3막 또는 붕소가 과고용된 BSG막을 증착하여 미세 패턴에서의 갭필 특성을 향상시킨 것으로 이를 위한 본 발명은 소정의 도전 패턴이 형성된 기판 상에 고밀도 플라즈마 화학기상증착법으로 제1 실리콘옥사이드계 산화막을 증착하되, 상기 도전 패턴의 간극이 매립되지 않을 정도로 증착하는 단계와 상기 제1 실리콘옥사이드계 산화막 상에 고밀도 플라즈마 화학기상증착법으로 붕소를 포함하는 산화막을 증착하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 층간 절연막 형성방법 {The method for fabrication of inter layer dielectrics in semiconductor device}
본 발명은 반도체 제조기술에 관한 것으로, 특히 반도체 소자 제조 공정중 층간 절연막 형성 공정에 관한 것이다.
반도체 소자의 디자인 룰이 점점 더 축소되면서 좁은 패턴사이의 갭 필링이큰 문제로 대두되고 있다. 특히 차세대 고집적 소자에서 워드라인과 비트라인과 같은 도전패턴 사이의 매립을 위해 사용되는 층간절연막은 하부층의 리프팅을 방지하기 위해 저온 증착특성이 요구되며 높은 단차비를 가지는 패턴사이를 매립할 수 있는 우수한 매립특성이 요구되고 있다.
고밀도 플라즈마(High Density Plasma : HDP) 산화막은 저온 증착 특성(650℃이하)과 매립특성이 우수하기 때문에 고집적 소자의 층간절연막으로 각광을 받고 있다.
종래기술에 따른 HDP-CVD법은 도1a에 도시된 바와 같이 SiO2의 증착(SiH4+O2)과 함께 비등방성 식각(Ar+O2)이 유발되도록 하는 방식으로, 갭필특성이 우수하다. 즉, 도1b에 도시된 바와 같이 증착률이 높으면 도전패턴(2) 상부의 HDP산화막(3)이 이루는 경사각(θ)이 작고 식각률이 높아질수록 경사각(θ)이 증가하게 된다. 미설명부호 '1'은 하부층을 나타낸 것이다.
그러나, 패턴이 미세화되어 패턴사이의 공간이 감소함에 따라 HDP-CVD법에 의해서도 갭필을 원할히 구현할 수 없게 되었다. 통상적으로 HDP-CVD법에 의한 층간절연막 형성시 패턴사이의 공간이 0.1㎛ 이하인 경우에는 갭필이 상당히 어려워지며 그 공간이 0.05㎛ 이하로 좁아지면 공정의 재현성, 여유도 측면에서 한계에 직면하게 된다.
또한, HDP-CVD법에 의한 갭필 공정은 패턴의 측면기울기에 따라 민감히 변화하며, 음의 기울기를 가지는 경우는 공정의 원리상 보이드 없이 완벽한 갭필을 구현하는 것이 불가능해지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 미세 패턴에서의 갭필 특성을 향상시킨 반도체 소자의 층간절연막 형성방법을 제공함을 그 목적으로 한다.
도1a 내지 도1b는 HDP-CVD 증착방법의 원리를 도시한 도면
도2a 내지 도2b는 본 발명의 일실시예에 의한 HDP-CVD 갭필 공정도
*도면의 주요부분에 대한 부호의 설명*
10 : 하부막 11 : 도전패턴
12 : USG막 13 : B203막
상기한 바와 같은 종래의 문제점을 해결하기 위해 본 발명은 소정의 도전 패턴이 형성된 기판 상에 고밀도 플라즈마 화학기상증착법으로 제1 실리콘옥사이드계 산화막을 증착하되, 상기 도전 패턴의 간극이 매립되지 않을 정도로 증착하는 단계와 상기 제1 실리콘옥사이드계 산화막 상에 고밀도 플라즈마 화학기상증착법으로 붕소를 포함하는 산화막을 증착하는 단계를 포함하여 이루어진다.
본 발명은 HDP-CVD방식에 의한 저온 층간절연막 형성공정에서 통상의 HDP-CVD 장비 및 공정을 그대로 이용하면서, 증착과정 초기에는 기존의 HDP-CVD막을 그대로 사용하고 중간스텝에서 B2O3막을 증착하여 갭필 공정을 완성하는 것을 특징으로 하는 HDP-CVD 갭필 공정에 관한 발명이다. 즉, 초기 매립은 기존의 HDP-CVD 절연막 공정을 그대로 사용하며, 패턴상부 부위가 절연막에 의하여 막히기 전에 B2H6+ O2반응기체를 이용하여 B2O3막을 증착하며, 이때 공정온도를 450℃ 이상으로 하면 B2O3막의 유동성에 의해 갭필이 되는 공정을 구현한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2a 및 도2b는 본 발명의 일실시예에 따른 층간절연막 형성 공정도이다.
우선, 도2a에 도시된 바와 같이 도전패턴(11)이 형성된 하부층(10)상에 기존의 HDP-CVD USG (Undoped Silicate Glass) 공정을 이용하여 도전패턴(11) 상부가 막히지 않는 범위까지 HDP-CVD USG(12)막을 형성한다.
이때, SiH4/O2/Ar 또는 SiH4/O2/He의 반응기체를 사용하며, 고밀도 플라즈마 발생을 위한 파워는 1000 ~ 3000W, 바이어스 파워는 1000 ~ 2000W의 범위를 사용하고 식각/증착비율은 0.05 ~ 0.25의 범위로 조절하며 또한 증착두께는 패턴 사이의 공간에 따라 패턴 상부가 막히지 않는 두께로 증착한다.
한편, 상기 HDP-CVD USG막(12)을 대신하여 HDP-CVD PSG막을 증착할 수 있다. 이 경우에는 SiH4/O2/Ar/PH3또는 SiH4/O2/He/PH3의 반응기체를 사용하며, 나머지 공정조건은 앞에서 언급한 바와 동일하다.
이어서, 도2b에 도시된 바와 같이 B2H6+ O2반응기체만을 이용하여B2O3막(13)을 형성한다. 이때 고밀도 플라즈마 발생을 위한 파워는 1000 ~ 3000W, 바이어스 파워는 500 ~ 2000W의 범위를 사용하며 B2H6가스의 유량비는 10 ~ 100sccm, O2가스의 유량비는 10 ~ 200sccm을 사용한다.
이때, B2O3막(13)의 증착은 상기 HDP-CVD USG막(12)을 증착하는 장비내에서 인-시츄(In-situ)로 실시하며, 필요에 따라서 운반가스로 Ar 이나 He을 사용할 수도 있으며 식각/증착 비율은 0.02 ~ 0.25의 범위로 조절한다. 또한 공정온도는 400 ~ 700℃ 로 조절하여 B2O3막이 유동성을 갖게 한다.
한편, 상기의 B2O3막(13) 증착후 450 ∼ 700℃의 온도범위에서 열처리를 하여 붕소를 재확산시켜 막 성질을 개선시키는 방법이 적용될 수 있다.
B2O3막(13)은 450℃ 이상의 온도에서 유동성을 가지기 때문에 도전패턴(11) 사이의 미세간극에서 보이드를 유발하지 않고 갭필을 이룰 수 있다. 한편 이와 같이 갭필을 이룬 다음에는 다시 통상의 HDP-USG막 또는 HDP-PSG막을 증착하여 원하는 두께의 층간절연막을 얻을 수 있다.
한편, B2O3막(13)은 우수한 갭필특성을 가지나, 습식식각 속도가 크기 때문에 도전패턴(11)주위에 많은 양이 남을 경우에는 후속 공정에서 결함을 유발시킬 수 있다. 따라서 최종적으로 남게되는 B2O3막(13)을 최소화 하는 것이 바람직하다.
본 발명의 다른 실시예는 B2O3막 대신에 붕소가 과고용된 BGS (Borosilicste Glass)막을 사용하는 것이다.
즉, B2O3막을 증착하는 과정에서 B2O3막 + O2반응기체에 소량의 SiH4기체를 주입하여 붕소가 과고용된 BSG막을 증착한다.
이와 같이 붕소가 과고용된 BSG막을 증착하는 경우의 조건은 통상의 HDP-CVD 장비에서 고밀도 플라즈마 발생을 위한 파워는 1000 ~ 3000W, 바이어스 파워는 500 ~ 2000W의 범위를 사용하며 B2H6가스의 유량비는 10 ~ 100sccm, O2가스의 유량비는 10 ~ 200sccm을 사용한다. 주입되는 소량의 SiH4가스의 유량비는 B2H6가스의 유량비의 1/2 ~ 1/10 값을 갖도록 한다. 한편, 필요에 따라서 운반가스로 Ar 이나 He을 사용할 수도 있으며 식각/증착 비율은 0.02 ~ 0.25의 범위로 조절한다. 또한 공정온도는 600 ~ 750℃ 로 조절한다.
이와 같이 초기에는 기존의 HDP-CVD USG막(또는 PSG막)을 증착하고 중간스텝에서 붕소가 과고용된 BSG막을 증착하는 경우에도 우수한 갭필 특성을 얻을 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 살펴본 바와 같이 본 발명은 0.1㎛급 이상의 초고집적 소자에서 미세패턴 간극을 보이드 없이 갭필할 수 있으며, 이로 인하여 반도체 소자의 신뢰도 및 수율 개선을 기대할 수 있다.

Claims (18)

  1. 소정의 도전 패턴이 형성된 기판 상에 고밀도 플라즈마 화학기상증착법으로 제1 실리콘옥사이드계 산화막을 증착하되, 상기 도전 패턴의 간극이 매립되지 않을 정도로 증착하는 단계와,
    상기 제1 실리콘옥사이드계 산화막 상에 고밀도 플라즈마 화학기상증착법으로 붕소를 포함하는 산화막을 증착하는 단계
    를 포함하는 반도체 소자의 층간절연막 형성방법.
  2. 제1항에 있어서,
    상기 붕소를 포함하는 산화막 상에 고밀도 플라즈마 화학기상증착법으로 제2 실리콘옥사이드계 산화막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  3. 제1항에 있어서,
    상기 붕소를 포함하는 산화막은 B2O3막인 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  4. 제1항에 있어서,
    상기 붕소를 포함하는 산화막은 붕소가 과고용된 BSG막인 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  5. 제3항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    B2H6가스와 O2가스를 반응 소스 가스로 사용하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  6. 제5항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    Ar 또는 He 가스를 운반 가스로 사용하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  7. 제5항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    상기 B2H6가스의 유량비는 10∼100sccm이며, 상기 O2가스의 유량비는 10∼200sccm인 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  8. 제5항 또는 제7항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    1000∼3000W의 소스 파워와, 500∼2000W의 바이어스 파워를 사용하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  9. 제8항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    식각/증착 비율은 0.02∼0.25로 설정하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  10. 제8항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    공정 온도를 400∼700℃로 설정하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  11. 제2항에 있어서,
    상기 제1 및 제2 실리콘옥사이드계 산화막은 USG막 또는 PSG막인 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  12. 제3항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    B2H6가스, O2가스 및 SiH4가스를 반응 소스 가스로 사용하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  13. 제12항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    Ar 또는 He 가스를 운반 가스로 사용하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  14. 제12항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    상기 B2H6가스의 유량비는 10∼100sccm이며, 상기 O2가스의 유량비는 10∼200sccm, 상기 SiH4가스의 유량비는 상기 B2H6가스의 유량비의 1/2∼1/10인 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  15. 제12항 또는 제14항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    1000∼3000W의 소오스 파워와, 500∼2000W의 바이어스 파워를 사용하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  16. 제15항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    식각/증착 비율은 0.02∼0.25로 설정하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  17. 제15항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계에서,
    공정 온도를 600∼750℃로 설정하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  18. 제4항에 있어서,
    상기 붕소를 포함하는 산화막을 증착하는 단계 수행 후,
    450∼700℃ 온도로 열처리를 실시하여 상기 붕소가 과고용된 BSG막 내에 포함된 붕소의 재확산을 유도하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
KR10-2001-0038719A 2001-06-30 2001-06-30 반도체 소자의 층간 절연막 형성방법 KR100384832B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038719A KR100384832B1 (ko) 2001-06-30 2001-06-30 반도체 소자의 층간 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038719A KR100384832B1 (ko) 2001-06-30 2001-06-30 반도체 소자의 층간 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20030002889A KR20030002889A (ko) 2003-01-09
KR100384832B1 true KR100384832B1 (ko) 2003-05-23

Family

ID=27712639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038719A KR100384832B1 (ko) 2001-06-30 2001-06-30 반도체 소자의 층간 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100384832B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536604B1 (ko) 2003-08-14 2005-12-14 삼성전자주식회사 고밀도 플라즈마 증착법을 이용한 갭필 방법

Also Published As

Publication number Publication date
KR20030002889A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
US6331494B1 (en) Deposition of low dielectric constant thin film without use of an oxidizer
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
KR100655845B1 (ko) 트렌치절연방법
US6211040B1 (en) Two-step, low argon, HDP CVD oxide deposition process
US6448186B1 (en) Method and apparatus for use of hydrogen and silanes in plasma
KR100529663B1 (ko) 반도체 장치 및 그 제조 방법
KR20050067445A (ko) 반도체소자의 트렌치 소자분리 방법
EP0909461B1 (en) Method for simplifying the manufacture of an interlayer dielectric stack
KR20040076697A (ko) 고밀도 플라즈마 화학기상증착 공정
US6376391B1 (en) Pulsed or tailored bias for filling gaps with low dielectric constant material
KR100384832B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR20000076713A (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치
KR100538811B1 (ko) 반도체 소자의 제조방법
KR20000076611A (ko) 실리콘 질화물 복합 ｈｄｐ/ｃｖｄ 처리
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR100639886B1 (ko) 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법
KR100363839B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100529388B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100399903B1 (ko) 반도체 소자 제조시의 층간 평탄화방법
US6713406B1 (en) Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices
KR20000010134A (ko) 반도체 장치의 제조 방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100545710B1 (ko) 고밀도 플라즈마 산화막의 다단계 증착을 이용한 반도체 소자의층간절연막 형성방법
KR20090011937A (ko) 반도체 소자의 제조방법
KR100717823B1 (ko) 반도체 소자의 아이엠디막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee