KR100545710B1 - 고밀도 플라즈마 산화막의 다단계 증착을 이용한 반도체 소자의층간절연막 형성방법 - Google Patents

고밀도 플라즈마 산화막의 다단계 증착을 이용한 반도체 소자의층간절연막 형성방법 Download PDF

Info

Publication number
KR100545710B1
KR100545710B1 KR1019990018800A KR19990018800A KR100545710B1 KR 100545710 B1 KR100545710 B1 KR 100545710B1 KR 1019990018800 A KR1019990018800 A KR 1019990018800A KR 19990018800 A KR19990018800 A KR 19990018800A KR 100545710 B1 KR100545710 B1 KR 100545710B1
Authority
KR
South Korea
Prior art keywords
density plasma
deposition
high density
oxide film
plasma oxide
Prior art date
Application number
KR1019990018800A
Other languages
English (en)
Other versions
KR20000074688A (ko
Inventor
김승욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990018800A priority Critical patent/KR100545710B1/ko
Publication of KR20000074688A publication Critical patent/KR20000074688A/ko
Application granted granted Critical
Publication of KR100545710B1 publication Critical patent/KR100545710B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조 공정 기술에 관한 것으로, 특히 고밀도 플라즈마(high density plasma, HDP) 산화막을 이용한 층간절연막 형성방법에 관한 것이며, 하부 패턴의 손상 없이 우수한 매립 특성을 확보할 수 있는 반도체 소자의 층간절연막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 고밀도 플라즈마 산화막 증착시 식각증착비(<순증착량-실증착량>/순증착량)를 달리하여 다단계로 증착함으로써 패턴에 손상을 주지 않으며 매립 특성을 향상시키는 기술이다. 즉, 고밀도 플라즈마 산화막 증착 초기에는 식각비를 낮추어 하부 패턴에 손상을 주지 않도록 증착하고, 증착 중기에는 식각비를 높여 좁은 부분에도 매립이 가능하도록 하며, 증착 후기에는 다시 식각비를 낮추어 고밀도 플라즈마 산화막의 특징인 삼각형 모양의 탑 포폴로지(top topology)를 완화시켜 후속 평탄화 공정을 용이하게 한다.
고밀도 플라즈마 산화막, 다단계, 갭필링, 보이드, 층간절연막

Description

고밀도 플라즈마 산화막의 다단계 증착을 이용한 반도체 소자의 층간절연막 형성방법{Method of forming interlayer dielectric layer using multi-step deposition of high density plasma oxide in semiconductor device}
도 1a 및 도 1b는 종래기술에 따라 단일 증착법을 사용하여 고밀도 플라즈마 산화막이 형성된 반도체 소자의 단면도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 층간절연막 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 기판
21 : 전도라인
22a, 22b, 22c : HDP 산화막
본 발명은 반도체 제조 공정 기술에 관한 것으로, 특히 고밀도 플라즈마(high density plasma, HDP) 산화막을 이용한 층간절연막 형성방법에 관한 것이다.
반도체 소자의 디자인 룰(design rule)이 점점 더 축소되면서, 좁은 패턴 사이의 갭필링(gap filling)이 가장 큰 문제로 대두되고 있다. 특히, 차세대 고집적 소자에서 워드라인(word line), 비트라인(bit line)과 같은 전도라인 사이의 매립을 위해 사용되는 층간절연막은 하부층의 리프팅(lifting)을 방지하기 위해 저온 증착 특성이 요구되며, 높은 단차비(aspect ratio)를 가지는 패턴 사이에서 우수한 매립 특성이 요구되고 있다.
고밀도 플라즈마 산화막은 상기의 저온 증착 특성 및 매립 특성을 동시에 만족시킬 수 있어 고집적 소자의 층간절연막으로 각광 받고 있다. 고밀도 플라즈마 산화막은 그 증착과 식각이 동시에 진행되기 때문에 한번의 증착으로 기존의 증착/식각/증착 공정을 대체하여 우수한 매립특성을 보이게 된다. 그러나, 0.13㎛ 디자인 룰 이상의 고집적 소자 제조시에는 고밀도 플라즈마 산화막으로도 매립하기 어려운 좁은 패턴 간극이 나타나고 있다. 이처럼 좁은 패턴 간극을 매립하기 위하여 식각비를 늘이면 매립특성은 향상되나 기 형성된 하부 패턴에 손상(damage)을 가하여 여러 가지 문제를 유발하게 된다.
첨부된 도면 도 1a 및 도 1b는 종래기술에 따라 단일 증착법을 사용하여 플라즈마 산화막이 형성된 반도체 소자의 단면을 도시한 것으로, 증착비를 높여 증착할 경우 도 1a에 도시된 바와 같이 고밀도 플라즈마 산화막 증착 도중 갭의 입구가 막혀 보이드(A)가 형성되며, 보이드를 방지하기 위하여 식각비를 높여 증착할 경우 도 1b에 도시된 바와 같이 하부 전도라인(11)에 손상을 입히게 됨을 알 수 있다. 미설명 도면 부호 '10'은 기판, 't1', 't2', 't3'는 고밀도 플라즈마 산화막의 시간 변화에 따른 증착 상태를 각각 나타낸 것이다.
본 발명은 하부 패턴의 손상 없이 우수한 매립 특성을 확보할 수 있는 반도체 소자의 층간절연막 형성방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 반도체 소자의 층간절연막 형성방법은, 소정의 하부 패턴이 형성된 기판 상에 제1 식각증착비(<순증착량-실증착량>/순증착량)로 제1 고밀도 플라즈마 산화막을 증착하는 제1 단계; 상기 제1 고밀도 플라즈마 산화막 상에 상기 제1 식각증착비 보다 높은 제2 식각증착비로 제2 고밀도 플라즈마 산화막을 증착하는 제2 단계; 및 상기 제2 고밀도 플라즈마 산화막 상에 상기 제2 식각증착비 보다 낮은 제3 식각증착비로 제3 고밀도 플라즈마 산화막을 증착하는 제3 단계를 포함하여 이루어진다.
또한, 본 발명의 특징적인 반도체 소자의 층간절연막 형성방법은, 소정의 하부 패턴이 형성된 기판 상에 고밀도 플라즈마 산화막을 증착하되, 식각증착비(<순증착량-실증착량>/순증착량)를 달리하여 다단계로 증착하는 것을 특징으로 한다.
본 발명은 고밀도 플라즈마 산화막 증착시 식각증착비(<순증착량-실증착량>/ 순증착량)를 달리하여 다단계로 증착함으로써 패턴에 손상을 주지 않으며 매립 특성을 향상시키는 기술이다. 즉, 고밀도 플라즈마 산화막 증착 초기에는 식각비를 낮추어 하부 패턴에 손상을 주지 않도록 증착하고, 증착 중기에는 식각비를 높여 좁은 부분에도 매립이 가능하도록 하며, 증착 후기에는 다시 식각비를 낮추어 고밀도 플라즈마 산화막의 특징인 삼각형 모양의 탑 포폴로지(top topology)를 완화시켜 후속 평탄화 공정을 용이하게 한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 층간절연막 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 공정은 우선, 도 2a에 도시된 바와 같이 기판(20) 상에 전도라인(21)을 형성한 다음, 전체구조 상부에 제1 HDP 산화막(22a)을 증착한다. HDP 산화막으로 SiH4 가스를 이용한 USG(undoped silicate glass), PH3 가스를 이용한 PSG(phosphor silicate glass), SiF4 가스를 이용한 FSG(fluoro silicate glass)를 적용할 수 있다. 제1 HDP 산화막(22a)은 전체 증착 과정에서 증착초기에 해당하는 것으로, 식각증착비가 0.11∼0.25 정도가 되도록 설정하여 증착한다. 이때, 그 두께는 갭 높이의 1/4∼1/2(바람직하게는 1/3) 정도의 두께로 증착되어야 한다. 식각증착비가 0.11∼0.25 정도로 낮은 경우, 증착 두께가 너무 높으면 제1 HDP 산화막(22a)의 프로파일(profile)이 음의 기울기를 나타내기 때문에 매립이 어려워진다. 또한, 챔버(chamber) 내부의 전체 가스 흐름(total gas flow) 분압을 1∼3mT 정도로 낮게 유지하여야 이온 및 가스 분자의 평균자유행정(mean free path)의 증가로 매립이 용이해진다.
HDP 산화막 증착시 식각증착비를 결정하는 요소로는 크게 고주파 전원(high frequency power)과, 분위기 가스(예컨대 Ar 가스), O2 가스 등이 있다. 식각증착비를 0.11∼0.25로 설정하기 위해서는 고주파 전원을 600∼2000W, Ar 유량비를 20∼80sccm, O2 가스의 유량비를 40∼120sccm 정도로 세팅하여야 한다.
다음으로, 도 2b에 도시된 바와 같이 식각증착비를 0.3 이상으로 설정하여 제2 HDP 산화막(22b)을 증착한다. 이때, 식각증착비가 0.3 이상이 되면 기 증착된 제1 HDP 산화막(22a)이 식각되면서 증착이 이루어지기 때문에 전도라인(21)의 보호할 수 있다. 제2 HDP 산화막(22b)의 두께는 갭 높이의 0∼1/2(바람직하게는 1/3) 정도가 되도록 한다. 경우에 따라서 이 단계에서는 식각증착비를 1로 설정하여 증착은 이루어지지 않고 식각만 일어나도록 할 수도 있다.
계속하여, 도 2c에 도시된 바와 같이 식각증착비를 0.01∼0.1 정도로 설정하여 제3 HDP 산화막(22c)을 증착한다. 식각증착비가 낮더라도 이미 갭의 2/3 정도가 매립된 상태이기 때문에 충분한 매립이 이루어질 수 있으며 식각비를 낮춤으로서 HDP 산화막의 탑 프로파일을 완만하게 형성할 수 있다. 이후, 탑 프로파일을 더욱 완만하게 형성하기 위하여 제3 HDP 산화막(22c)을 식각할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 HDP 산화막을 3∼4 단계로 나누어 증착하였으나, 본 발명은 그 이상의 단계로 나누어 증착하는 경우에도 적용될 수 있다.
전술한 본 발명은 초고집적 소자의 층간절연막으로 저온 증착이 가능한 HDP 산화막을 다단계로 증착함으로써 고온에 의한 하부 패턴의 리프팅을 방지함은 물론 하부 패턴의 손상 없이도 우수한 매립 특성을 확보할 수 있다. 또한, 본 발명은 같은 장비에서 다단계 증착을 실시하므로 종래의 단일 증착법에 비해 생산성이 크게 저하되지 않으므로 쉽게 양산에 적용할 수 있다.

Claims (10)

  1. 소정의 하부 패턴이 형성된 기판 상에 제1 식각증착비(<순증착량-실증착량>/순증착량)로 제1 고밀도 플라즈마 산화막을 증착하는 제1 단계;
    상기 제1 고밀도 플라즈마 산화막 상에 상기 제1 식각증착비 보다 높은 제2 식각증착비로 제2 고밀도 플라즈마 산화막을 증착하는 제2 단계; 및
    상기 제2 고밀도 플라즈마 산화막 상에 상기 제2 식각증착비 보다 낮은 제3 식각증착비로 제3 고밀도 플라즈마 산화막을 증착하는 제3 단계
    를 포함하여 이루어진 반도체 소자의 층간절연막 형성방법.
  2. 제1항에 있어서,
    상기 제1 식각증착비가,
    0.11∼0.25인 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  3. 제2항에 있어서,
    상기 제2 식각증착비가,
    0.3∼1.0인 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  4. 제3항에 있어서,
    상기 제3 식각증착비가,
    0.01∼0.1인 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  5. 제1항에 있어서,
    상기 제1 내지 제3 고밀도 플라즈마 산화막이,
    SiH4 가스를 이용한 USG(undoped silicate glass), PH3 가스를 이용한 PSG(phosphor silicate glass), SiF4 가스를 이용한 FSG(fluoro silicate glass) 중 어느 하나의 물질로 이루어진 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  6. 제1항에 있어서,
    상기 제3 단계 수행 후,
    상기 제3 고밀도 플라즈마 산화막을 식각하여 전체구조를 평탄화하는 제4 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  7. 제2항에 있어서,
    상기 제1 단계가,
    1∼3mT의 챔버 압력하에서 수행되는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 내지 제3 고밀도 플라즈마 산화막 증착시,
    고주파 전원, 분위기 가스 유량, O2 가스 유량에 의해 상기 제1 내지 제3 식각증착비가 결정되는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  9. 제2항에 있어서,
    상기 제1 고밀도 플라즈마 산화막이,
    600∼2000W의 고주파전원, 20∼80sccm의 Ar 가스 유량비, 40∼120sccm의 O2 가스의 유량비를 사용하여 증착되는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  10. 삭제
KR1019990018800A 1999-05-25 1999-05-25 고밀도 플라즈마 산화막의 다단계 증착을 이용한 반도체 소자의층간절연막 형성방법 KR100545710B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990018800A KR100545710B1 (ko) 1999-05-25 1999-05-25 고밀도 플라즈마 산화막의 다단계 증착을 이용한 반도체 소자의층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990018800A KR100545710B1 (ko) 1999-05-25 1999-05-25 고밀도 플라즈마 산화막의 다단계 증착을 이용한 반도체 소자의층간절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20000074688A KR20000074688A (ko) 2000-12-15
KR100545710B1 true KR100545710B1 (ko) 2006-01-24

Family

ID=19587540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018800A KR100545710B1 (ko) 1999-05-25 1999-05-25 고밀도 플라즈마 산화막의 다단계 증착을 이용한 반도체 소자의층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100545710B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039865B1 (ko) * 2004-04-28 2011-06-09 주식회사 하이닉스반도체 반도체소자의 갭필 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163192A (ja) * 1996-10-03 1998-06-19 Fujitsu Ltd 半導体装置およびその製造方法
US5776834A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation
JPH1197533A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 半導体集積回路及びその製造方法
KR20000010134A (ko) * 1998-07-30 2000-02-15 윤종용 반도체 장치의 제조 방법
KR20000074692A (ko) * 1999-05-25 2000-12-15 김영환 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776834A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation
JPH10163192A (ja) * 1996-10-03 1998-06-19 Fujitsu Ltd 半導体装置およびその製造方法
JPH1197533A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 半導体集積回路及びその製造方法
KR20000010134A (ko) * 1998-07-30 2000-02-15 윤종용 반도체 장치의 제조 방법
KR20000074692A (ko) * 1999-05-25 2000-12-15 김영환 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법

Also Published As

Publication number Publication date
KR20000074688A (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
US6479380B2 (en) Semiconductor device and manufacturing method thereof
KR100492906B1 (ko) 반도체소자의 층간절연막 형성 방법
JP2003258090A (ja) 半導体装置の製造方法
CN104377189B (zh) 具有侧壁层和超厚金属层的集成电路及其制造方法
KR20060125063A (ko) 반도체 소자의 제조 방법
KR100545710B1 (ko) 고밀도 플라즈마 산화막의 다단계 증착을 이용한 반도체 소자의층간절연막 형성방법
KR20030001356A (ko) 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로
KR20060019357A (ko) 반도체 소자의 제조 방법
KR20000010134A (ko) 반도체 장치의 제조 방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
KR100493407B1 (ko) 반도체 소자의 제조 방법
KR100527866B1 (ko) 층간절연막을 매립하는 방법
KR20040059466A (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100384832B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100326262B1 (ko) 반도체장치제조방법
KR100723789B1 (ko) 반도체 소자의 평탄화 방법
KR100355867B1 (ko) 반도체 소자의 제조 방법
KR100898588B1 (ko) 반도체 소자의 갭필 방법
KR100945497B1 (ko) 고밀도플라즈마 장비를 이용한 배선간의 절연막 매립방법
KR100407996B1 (ko) 티이오에스 오존 유에스지막 형성방법
KR20010063640A (ko) 반도체 소자의 층간 절연막 형성방법
KR20030001056A (ko) 갭-필 특성을 향상시킨 층간절연막 형성방법
KR20080060310A (ko) 반도체소자의 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee