KR100898588B1 - 반도체 소자의 갭필 방법 - Google Patents

반도체 소자의 갭필 방법 Download PDF

Info

Publication number
KR100898588B1
KR100898588B1 KR1020020084492A KR20020084492A KR100898588B1 KR 100898588 B1 KR100898588 B1 KR 100898588B1 KR 1020020084492 A KR1020020084492 A KR 1020020084492A KR 20020084492 A KR20020084492 A KR 20020084492A KR 100898588 B1 KR100898588 B1 KR 100898588B1
Authority
KR
South Korea
Prior art keywords
gap
fill
insulating film
insulating layer
sog
Prior art date
Application number
KR1020020084492A
Other languages
English (en)
Other versions
KR20040057701A (ko
Inventor
김진웅
김한민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020084492A priority Critical patent/KR100898588B1/ko
Publication of KR20040057701A publication Critical patent/KR20040057701A/ko
Application granted granted Critical
Publication of KR100898588B1 publication Critical patent/KR100898588B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 갭(Gap)의 코너에서의 재증착을 방지하면서 보이드 발생없이 패턴 사이를 갭필할 수 있는데 적합한 반도체 소자의 갭필 방법을 제공하기 위한 것으로, 본 발명의 반도체 소자의 갭필 방법은 반도체 기판 상에 갭을 갖는 패턴을 형성하는 단계, 상기 패턴 상에 상기 갭의 바닥으로부터 바텀업시키는 조건으로 제1절연막을 형성하여 상기 갭을 1차 갭필하는 단계, 상기 제1절연막을 화학적기계적연마하여 상기 갭의 종횡비를 낮추는 단계, 및 상기 제1절연막 상에 제2절연막을 형성하여 상기 종횡비가 낮아진 갭을 2차 갭필하는 단계를 포함하므로써, 종횡비를 낮춘 상태에서 후속 절연막의 갭필을 진행하므로 보이드발생없이 패턴 사이의 갭을 용이하게 갭필할 수 있는 효과가 있다.
갭필, 화학적기계적연마, SOG, 포토레지스트, HDP CVD, 보이드, 재증착

Description

반도체 소자의 갭필 방법{Method of gapfilling in semiconductor device}
도 1은 종래 기술에 따른 반도체 소자의 갭필 방법을 도시한 도면,
도 2는 종래 기술에 따른 재증착 및 보이드를 나타낸 도면,
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 반도체 소자의 갭필 방법을 도시한 공정 단면도,
도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 반도체 소자의 갭필 방법을 도시한 공정 단면도,
도 5a 내지 도 5g는 본 발명의 제3실시예에 따른 반도체 소자의 갭필 방법을 도시한 공정 단면도,
도 6a 내지 도 6e는 본 발명의 제4실시예에 따른 반도체 소자의 갭필 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 패턴
23 : 제1절연막 24 : SOG
24a : SOG의 비큐어링영역 25 : 제2절연막
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 갭필(gapfill) 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 고단차의 좁은 간격의 패턴 사이를 내부 공극없이 절연막으로 채우는 갭필(gapfill) 기술은 반도체 소자 제조에 있어 중요한 기술중 하나이다.
일반적으로 고단차의 좁은 패턴 사이를 매립하기 위하여 통상 층간절연막으로 이용되는 BPSG(Boro Phospho Silicate Glass)막을 사용하는 경우, BPSG막내 보론(B)이나 인(P)의 확산 또는 BPSG를 플로잉(flowing)하기 위한 후속 열처리 공정이 가능한 경우에 한해서만 사용할 수 있는 단점이 있다.
또한 고밀도플라즈마 화학기상증착법(High Density Plasma Chemical Vapor Deposition; HDP CVD)에 의한 절연막을 적용하는 경우에는 증착(deposition) 및 식각(etch) 등 다중 공정(multi-process)을 사용하고 있다. 즉, 국부적인 증착법과 국부적인 식각법(etch)을 같은 장비(HDP 장비)에서 동시에 진행하는 것이다.
도 1은 종래 기술에 따른 반도체 소자의 갭필 방법을 도시한 도면이고, 도 2는 종래 기술에 따른 재증착 및 보이드를 나타낸 도면이다.
도 1에 도시된 바와 같이, 반도체 기판(11) 상에 게이트전극과 같은 갭(G)을 갖는 패턴(12)을 형성한 후, 패턴(12) 사이의 갭(G)을 채우도록 고밀도플라즈마 화 학기상증착법(HDP CVD)을 이용하여 절연막(13)를 증착 및 식각한다. 계속해서, 후속 공정으로 고밀도플라즈마 화학기상증착법을 이용한 절연막(13)의 증착 및 식각을 반복하므로써 갭(G)을 채운다.
위와 같이, 다중 공정을 진행하면, 갭(G)의 측벽에 매우 작은 두께로 절연막(13)이 증착되어 갭필 공정이 용이해지고, 더욱이 갭(G)의 측벽에 작은 두께로 절연막이 증착되지가 않고 갭(G)의 상부 코너(corner) 부분만 절연막(13)이 작은 두께로 증착된다.
이와 같이 고밀도 플라즈마 장비에서 국부적인 증착법과 국부적인 식각법을 반복하므로써 후속 증착시 입구폭(d)을 넓혀 갭을 채우고 있다.
그러나, 좁은 폭을 갖는 갭을 채우기 위해서 다중 공정을 이용할 경우에는 도 2에 도시한 바와 같이, 갭(G)의 입구에 반복적 식각시 스퍼터링된 물질들이 재증착(Redeposition)되어서 반대편 측벽과 붙어버리므로써 갭(G)의 입구를 막게 되어 보이드(void; v)가 형성된다.
결국, 이러한 다중 공정도 갭필시키는데 한계에 도달하고 있고, 갭필 마진을 더 확보할 수 있는 층간절연막의 갭필 방법이 요구되고 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 갭의 코너에서의 재증착을 방지하면서 보이드 발생없이 패턴 사이를 갭필할 수 있는데 적합한 반도체 소자의 갭필 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 갭필 방법은 반도체 기판 상에 갭을 갖는 패턴을 형성하는 단계; 상기 패턴 상에 상기 갭의 바닥으로부터 바텀업시키는 조건으로 제1절연막을 형성하여 상기 갭을 1차 갭필하는 단계; 상기 제1절연막 상에 SOG막을 도포하는 단계; 상기 SOG막을 큐어링하는 단계; 상기 패턴의 상부가 드러날때까지 상기 제1절연막과 상기 SOG막을 화학적기계적연마하는 단계; 상기 화학적기계적연마후에 잔류하는 상기 SOG막을 제거하는 단계; 및 상기 제1절연막 상에 제2절연막을 형성하여 상기 종횡비가 낮아진 갭을 2차 갭필하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체 소자의 갭필 방법은 반도체 기판 상에 갭을 갖는 패턴을 형성하는 단계, 상기 패턴 상에 상기 갭의 바닥으로부터 바텀업시키는 조건으로 제1절연막을 형성하여 상기 갭을 1차 갭필하는 단계, 상기 제1절연막을 화학적기계적연마하여 상기 갭의 종횡비를 낮추는 단계, 상기 제1절연막을 추가로 식각하여 상기 갭의 입구폭을 넓히는 단계, 및 상기 종횡비가 낮아지고 입구폭이 넓어진 상기 갭에 제2절연막을 형성하여 상기 갭을 2차 갭필하는 단계를 포함하는 것을 특징으로 하며, 상기 갭을 1차 갭필하는 단계는 상기 제1절연막 형성시 바이어스 파워를 낮추거나, 압력을 낮추거나, 또는 증착가스의 비율을 조절하여 이루어지는 것을 특징으로 하고, 상기 제1절연막을 화학적기계적연마하여 상기 갭의 종횡비를 낮추는 단계는 상기 제1절연막 상에 SOG막을 도포하는 단계, 상기 SOG막을 큐어링하는 단계, 상기 패턴의 상부가 드러날때가지 상기 제1절연막과 상기 SOG막을 화학적기계적연마하는 단계, 및 상기 화학적기계적연마후에 잔류하는 상기 SOG막을 제거하는 단계를 포함하는 것을 특징으로 하며, 상기 제1절연막을 추가로 식각하여 상기 갭의 입구폭을 넓히는 단계는 상기 제1절연막을 습식식각 또는 건식식각하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 반도체 소자의 갭필 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(21) 상에 높은 종횡비(x1)의 갭(G)을 갖는 패턴(22)을 형성한 후, 패턴(22) 사이의 갭(G)을 채우도록 고밀도플라즈마 화학기상증착법을 이용하여 제1절연막(23)를 증착한다. 이때, 제1절연막(23)은 갭(G)의 높은 종횡비(x1)를 채우도록 고밀도플라즈마 장비에서 증착하되, 가급적 패턴(22) 사이의 갭(G)의 바닥으로부터 바텀업(Bottom up; BU)되도록 고밀도플라즈마장비의 바이어스 파워를 낮추거나 압력을 낮추고, 또는 증착가스인 SiH4/O2의 비율을 조절한다.
여기서, 제1절연막(23)이 패턴(22) 사이의 갭(G)을 채우는 형태로 증착되기 때문에, 제1절연막(23)또한 표면이 굴곡지게 되어 갭(G)의 종횡비(x1)와 같은 종횡비(x1)를 갖는 골(valley)이 존재한다.
도 3b에 도시된 바와 같이, 제1절연막(23) 상에 후속 화학적기계적연마공정시의 연마보조막(polishing assist layer)을 형성하는데, 자체 평탄화 특성이 우수한 SOG(24)를 도포한다. 이때, SOG(24)는 제1절연막(23)의 골이 제공하는 종횡비(x1)를 채우도록 충분히 도포되고, 자체 평탄화 특성이 우수하므로 표면이 평탄하다.
도 3c에 도시된 바와 같이, SOG(24)를 큐어링한다. 이때, 제1절연막(23)의 골의 바닥에는 SOG(24)의 비큐어링영역(24a)이 존재한다. 이는 SOG(24)의 상부 영역은 큐어링되면서 산화막화가 되지만, 하부 영역는 큐어링이 되지 않기 때문이다.
여기서, 큐어링 정도는 큐어링 온도와 시간에 영향을 받는다. 무기 SOG의 경우 600℃에서 20분간 큐어링시 약 25% 정도의 수축(shringkage)이 발생하며, 거의 산화막과 같은 성질을 갖는다. 또한 SOG(24)의 비큐어링영역(24a)은 습식식각률이 매우 빠르며, 특히 제1절연막(23)에 비해 빠르다.
이와 같은 SOG(24)의 큐어링 방법으로 플라즈마, 온도, 전자빔(electron beam), 산소와 질소와의 가스 분위기에서 어닐한다. 한편, SOG막(24)의 큐어링 공정은 생략할 수도 있다.
도 3d에 도시된 바와 같이, 제1절연막(23)과 SOG막(24)을 화학적기계적연마(CMP)하여 평탄화시킨다. 이때, 패턴(22)의 표면이 드러날때까지 제1절연막(23)을 화학적기계적연마한다. 여기서, SOG(24)는 연마보조막으로서, 화학적기계적연마시 패턴(22)을 지지하는 역할을 함과 동시에 화학적기계적연마시의 슬러리가 패턴(22) 사이의 갭(G)으로 흘러들어가는 것을 방지하는 역할도 한다.
한편, 화학적기계적연마후에 제1절연막(23)의 골에 SOG(24)의 비큐어링영역(24a)이 일부 잔류한다.
도 3e에 도시된 바와 같이, 잔류하는 SOG(24)의 비큐어링영역(24a)을 습식식각을 통해 제거한다. 즉, 잘 알려진 바와 같이, 화학적기계적연마 공정후에 진행하는 연마부산물 제거와 같은 후속 공정시 SOG(24)의 비큐어링영역(24a)을 제거하는 것이다. 따라서, SOG(24)의 비큐어링영역(24a)은 위에서 기술한 것처럼, 습식식각률이 매우 빠르기 때문에 제1절연막(23)의 손실없이 제거하는 것이 용이하다.
SOG(24)의 비큐어링영역(24a)을 제거한 후의 결과를 살펴보면, 제1절연막(23)을 증착하기 전의 갭(G)의 종횡비(x1)에 비해 후속 제2절연막을 증착하기 위한 갭(G)의 종횡비(x2)가 상당히 작아져 있음을 알 수 있다. 결국, 평탄화후에 낮아진 종횡비(x2)를 갖는 갭, 즉 제1절연막(23)의 골에 후속 제2절연막을 증착하면 보이드 발생없이 패턴(22) 사이의 갭(G)을 채울 수 있다.
도 3f에 도시된 바와 같이, 평탄화되어 낮아진 종횡비(x2)를 갖는 갭(G), 즉 제1절연막(23) 상에 고밀도플라즈마 화학기상증착법을 이용하여 제2절연막(25)을 증착하여 갭(G)을 갭필한다.
도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 반도체 소자의 갭필 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 반도체 기판(31) 상에 높은 종횡비(x1)의 갭(G)을 갖는 패턴(32)을 형성한 후, 패턴(32) 사이의 갭(G)을 채우도록 고밀도플라즈마 화학기상증착법을 이용하여 제1절연막(33)를 증착한다. 이때, 제1절연막(33)은 갭(G)의 높은 종횡비(x1)를 채우도록 고밀도플라즈마 장비에서 증착하되, 가급적 패턴(32) 사이의 갭(G)의 바닥으로부터 바텀업(Bottom up; BU)되도록 고밀도플라즈마장비의 바이어스 파워를 낮추거나 압력을 낮추고, 또는 SiH4/O2 비율을 조절한다.
여기서, 제1절연막(33)이 패턴(32) 사이의 갭(G)을 채우는 형태로 증착되기 때문에, 제1절연막(33)또한 표면이 굴곡지게 되어 갭(G)의 종횡비(x1)와 같은 종횡비(x1)를 갖는 골(valley)이 존재한다.
도 4b에 도시된 바와 같이, 제1절연막(33) 상에 후속 화학적기계적연마공정시의 연마보조막을 형성하는데, 포토레지스트(34)를 도포한다. 이때, 포토레지스트(34)는 제1절연막(33)의 골이 제공하는 종횡비(x1)를 채우도록 충분히 도포된다.
도 4c에 도시된 바와 같이, 제1절연막(33)과 포토레지스트(34)를 화학적기계적연마(CMP)하여 평탄화시킨다. 이때, 패턴(32)의 표면이 드러날때까지 제1절연막(33)을 화학적기계적연마한다. 여기서, 포토레지스트(34)는 연마보조막으로서, 화학적기계적연마시 패턴(32)을 지지하는 역할을 함과 동시에 화학적기계적 연마시의 슬러리가 패턴(32) 사이의 갭(G)으로 흘러들어가는 것을 방지하는 역할도 한다.
한편, 화학적기계적연마후에 제1절연막(33)의 골에 포토레지스트(34a)가 일부 잔류한다.
도 4d에 도시된 바와 같이, 화학적기계적연마 공정후에 진행하는 연마부산물 제거와 같은 후속 공정을 진행한 후, 잔류하는 포토레지스트(34a)를 통상적인 산소플라즈마를 이용한 스트립(strip)을 통해 제거한다.
잔류 포토레지스트(34a)를 제거한 후의 결과를 살펴보면, 제1절연막(33)을 증착하기 전의 갭(G)의 종횡비(x1)에 비해 후속 제2절연막을 증착하기 위한 갭(G)의 종횡비(x2)가 상당히 작아져 있음을 알 수 있다. 결국, 평탄화후에 낮아진 종횡비(x2)를 갖는 갭, 즉 제1절연막(33)의 골에 후속 제2절연막을 증착하면 보이드 발생없이 패턴(32) 사이의 갭(G)을 채울 수 있다.
도 4e에 도시된 바와 같이, 평탄화되어 낮아진 종횡비(x2)를 갖는 갭(G), 즉 제1절연막(33) 상에 고밀도플라즈마 화학기상증착법을 이용하여 제2절연막(35)을 증착하여 갭(G)을 갭필한다.
전술한 바에 따르면, 본 발명의 제1,2실시예에 따른 갭필 방법은 다중 공정과 같이 증착 및 식각을 반복적으로 진행하여 제2절연막 증착을 위한 입구폭을 넓히는 것이 아니라, 제1절연막(23, 33) 증착시 갭의 바닥으로부터 바텀업시킨 후에 화학적기계적연마 공정을 이용하여 후속 제2절연막(25, 35) 증착이 용이하도록 갭 의 종횡비를 크게 낮춘다. 따라서, 다중 공정을 적용하지 않으므로 스퍼터링되는 물질로 인한 재증착이 없고, 아울러 종횡비를 낮춘 상태에서 제2절연막(25, 35)을 증착하므로 보이드가 발생하지 않는다.
도 5a 내지 도 5g는 본 발명의 제3실시예에 따른 반도체 소자의 갭필 방법을 도시한 공정 단면도이다.
도 5a에 도시된 바와 같이, 반도체 기판(41) 상에 높은 종횡비(x1)의 갭(G)을 갖는 패턴(42)을 형성한 후, 패턴(42) 사이의 갭(G)을 채우도록 고밀도플라즈마 화학기상증착법을 이용하여 제1절연막(43)를 증착한다. 이때, 제1절연막(43)은 갭(G)의 높은 종횡비(x1)를 채우도록 고밀도플라즈마 장비에서 증착하되, 가급적 패턴(42) 사이의 갭(G)의 바닥으로부터 바텀업(BU)되도록 고밀도플라즈마장비의 바이어스 파워를 낮추거나 압력을 낮추고, 또는 SiH4/O2 비율을 조절한다.
여기서, 제1절연막(43)이 패턴(42) 사이의 갭(G)을 채우는 형태로 증착되기 때문에, 제1절연막(43)또한 표면이 굴곡지게 되어 갭(G)의 종횡비(x1)과 같은 종횡비(x1)를 갖는 골이 존재한다.
도 5b에 도시된 바와 같이, 제1절연막(43) 상에 후속 화학적기계적연마 공정시의 연마보조막을 형성하는데, 자체 평탄화 특성이 우수한 SOG(44)를 도포한다. 이때, SOG(44)는 제1절연막(43)의 골이 제공하는 종횡비(x1)을 채우도록 충분히 도포되고, 자체 평탄화 특성이 우수하므로 표면이 평탄하다.
도 5c에 도시된 바와 같이, SOG(44)를 큐어링한다. 이때, 제1절연막(43)의 골의 바닥에는 SOG(44)의 비큐어링영역(44a)이 존재한다. 이는 SOG(44)의 상부 영역은 큐어링되면서 산화막화가 되지만, 하부 영역는 큐어링이 되지 않기 때문이다.
여기서, 큐어링 정도는 큐어링 온도와 시간에 영향을 받는다. 무기 SOG의 경우 600℃에서 20분간 큐어링시 약 25% 정도의 수축이 발생하며, 거의 산화막과 같은 성질을 갖는다. 또한 SOG(34)의 비큐어링영역(44a)은 습식식각률이 매우 빠르며, 특히 제1절연막(43)에 비해 빠르다.
이와 같은 SOG(44)의 큐어링 방법으로 플라즈마, 온도, 전자빔(electron beam), 산소와 질소와의 가스 분위기에서 어닐한다. 한편, SOG막(44)의 큐어링은 생략할 수도 있다.
도 5d에 도시된 바와 같이, 제1절연막(43)과 SOG막(44)을 화학적기계적연마(CMP)하여 평탄화시킨다. 이때, 패턴(42)의 표면이 드러날때까지 제1절연막(43)을 화학적기계적연마한다. 여기서, SOG(44)는 연마보조막으로서, 화학적기계적연마시 패턴(42)을 지지하는 역할을 함과 동시에 화학적기계적연마시의 슬러리가 패턴(42) 사이의 갭(G)으로 흘러들어가는 것을 방지하는 역할도 한다.
한편, 화학적기계적연마후에 제1절연막(43)의 골에 SOG(44)의 비큐어링영역(44a)이 일부 잔류한다.
도 5e에 도시된 바와 같이, 잔류하는 SOG(44)의 비큐어링영역(44a)을 습식식각을 통해 제거한다. 즉, 잘 알려진 바와 같이, 화학적기계적연마 공정후에 진행하는 연마부산물 제거와 같은 후속 공정시 SOG(44)의 비큐어링영역(44a)을 제거하는 것이다. 따라서, SOG(44)의 비큐어링영역(44a)은 위에서 기술한 것처럼, 습식식각률이 매우 빠르기 때문에 제1절연막(43)의 손실없이 제거하는 것이 용이하다.
SOG(44)의 비큐어링영역(44a)을 제거한 후의 결과를 살펴보면, 제1절연막(43)을 증착하기 전의 갭(G)의 종횡비(x1)에 비해 후속 제2절연막을 증착하기 위한 종횡비(x2)가 상당히 작아져 있음을 알 수 있다. 결국, 평탄화후에 낮아진 종횡비(x2)를 갖는 갭(G), 즉 제1절연막(43)의 골에 후속 제2절연막을 증착하면 보이드 발생없이 패턴(42) 사이의 갭(G)을 채울 수 있다.
그러나, 아직도 갭의 입구폭, 즉 제1절연막(43)의 골의 입구폭(d1)은 상대적으로 좁기 때문에 후속 제2절연막의 증착시 불량이 발생할 수도 있다.
이를 개선하기 위해, 도 5f에 도시된 바와 같이, 평탄화된 제1절연막(43)의 골의 입구폭(d1)을 넓히기 위해 습식식각 또는 건식식각을 진행한다. 이와 같은 추가 식각 공정후에 제1 절연막(43)의 골은 넓어진 입구폭(d2)을 갖는다.
도 5g에 도시된 바와 같이, 평탄화되어 낮아진 종횡비(x2)를 갖고 추가 식각 공정에 의해 넓어진 입구폭(d2)을 갖는 갭, 즉 제1절연막(43) 상에 고밀도플라즈마 화학기상증착법을 이용하여 제2절연막(45)을 증착하여 갭을 갭필한다.
도 6a 내지 도 6e는 본 발명의 제4실시예에 따른 반도체 소자의 갭필 방법을 도시한 공정 단면도이다.
도 6a에 도시된 바와 같이, 반도체 기판(51) 상에 높은 종횡비(x1)의 갭(G)을 갖는 패턴(52)을 형성한 후, 패턴(52) 사이의 갭(G)을 채우도록 고밀도플라즈마 화학기상증착법을 이용하여 제1절연막(53)를 증착한다. 이때, 제1절연막(53)은 갭(G)의 높은 종횡비(x1)를 채우도록 고밀도플라즈마 장비에서 증착하되, 가급적 패턴(52) 사이의 갭(G)의 바닥으로부터 바텀업(BU)되도록 고밀도플라즈마장비의 바이어스 파워를 낮추거나 압력을 낮추고, 또는 SiH4/O2 비율을 조절한다.
여기서, 제1절연막(53)이 패턴(52) 사이의 갭(G)을 채우는 형태로 증착되기 때문에, 제1절연막(53)또한 표면이 굴곡지게 되어 갭(G)의 종횡비(x1)과 같은 종횡비(x1)를 갖는 골이 존재한다.
도 6b에 도시된 바와 같이, 제1절연막(53) 상에 후속 화학적기계적연마공정시의 연마보조막을 형성하는데, 포토레지스트(54)를 도포한다. 이때, 포토레지스트(54)는 제1절연막(53)의 골이 제공하는 종횡비(x1)를 채우도록 충분히 도포된다.
도 6c에 도시된 바와 같이, 제1절연막(53)과 포토레지스트(54)를 화학적기계적연마(CMP)하여 평탄화시킨다. 이때, 패턴(52)의 표면이 드러날때까지 제1절연막(53)을 화학적기계적연마한다. 여기서, 포토레지스트(54)는 연마보조막으로서, 화학적기계적연마시 패턴(52)을 지지하는 역할을 함과 동시에 화학적기계적연마시의 슬러리가 패턴(52) 사이의 갭(G)으로 흘러들어가는 것을 방지하는 역할도 한다.
한편, 화학적기계적연마후에 제1절연막(53)의 골에 포토레지스트(54a)가 일부 잔류한다.
도 6d에 도시된 바와 같이, 화학적기계적연마 공정후에 진행하는 연마부산물 제거와 같은 후속 공정을 진행한 후, 잔류하는 포토레지스트(54a)를 통상적인 산소플라즈마를 이용한 스트립을 통해 제거한다.
잔류 포토레지스트(54a)를 제거한 후의 결과를 살펴보면, 제1절연막(53)을 증착하기 전의 갭(G)의 종횡비(x1)에 비해 후속 제2절연막을 증착하기 위한 갭(G)의 종횡비(x2)가 상당히 작아져 있음을 알 수 있다. 결국, 평탄화후에 낮아진 종횡비(x2)를 갖는 갭, 즉 제1절연막(53)의 골에 후속 제2절연막을 증착하면 보이드 발생없이 패턴(52) 사이의 갭(G)을 채울 수 있다.
그러나, 아직도 갭의 입구폭, 즉 제1절연막(53)의 골의 입구폭은 상대적으로 좁기 때문에 후속 제2절연막의 증착시 불량이 발생할 수도 있다.
이를 개선하기 위해, 평탄화된 제1절연막(53)의 골의 입구폭을 넓히기 위해 습식식각 또는 건식식각을 진행한다. 이와 같은 추가 식각 공정후에 제1 절연막(53)의 골은 넓어진 입구폭(d2)을 갖는다.
도 6e에 도시된 바와 같이, 평탄화되어 낮아진 종횡비(x2)를 갖고 추가 식각 공정에 의해 넓어진 입구폭(d2)을 갖는 갭, 즉 제1절연막(53) 상에 고밀도플라즈마 화학기상증착법을 이용하여 제2절연막(55)을 증착하여 갭을 갭필한다.
전술한 바에 따르면, 본 발명의 제3,4실시예에 따른 갭필 방법은 다중 공정과 같이 증착 및 식각을 반복적으로 진행하여 제2절연막(45, 55) 증착을 위해 제1절연막(43, 53)의 입구폭을 바로 넓히는 것이 아니라, 먼저 제1절연막(43, 53) 증착시 갭의 바닥으로부터 바텀업시킨 후에 화학적기계적연마 공정을 이용하여 후속 제2절연막(45, 55) 증착이 용이하도록 종횡비를 크게 낮춘 후에, 추가 식각 공정을 통해 제1절연막(43, 53)의 골의 입구폭을 넓힌다. 따라서, 제1,2실시예와 동일하게 다중 공정을 적용하지 않으므로 스퍼터링되는 물질로 인한 재증착이 없고, 종횡비를 낮춘 상태에서 제2절연막(45, 55)을 증착하므로 보이드가 발생하지 않는다. 더욱이, 제2절연막 증착전 제1절연막(43, 53)의 골 입구폭을 넓혀주므로 제1,2실시예에 비해 제2절연막(45, 55)의 갭필이 우수하다.
전술한 제1 내지 제4실시예에서는, 갭필을 위한 제1,2절연막으로 고밀도플라즈마 화학기상증착법을 이용한 절연막을 이용하였으나, BPSG, PSG 또는 USG 중에서 선택하여 이용할 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 반도체 소자의 갭필 방법은 종횡비를 낮춘 상태에서 후속 절연막의 갭필을 진행하므로 보이드발생없이 패턴 사이의 갭을 용이하게 갭필할 수 있는 효과가 있다.

Claims (9)

  1. 반도체 기판 상에 갭을 갖는 패턴을 형성하는 단계;
    상기 패턴 상에 상기 갭의 바닥으로부터 바텀업시키는 조건으로 제1절연막을 형성하여 상기 갭을 1차 갭필하는 단계;
    상기 제1절연막 상에 SOG막을 도포하는 단계;
    상기 SOG막을 큐어링하는 단계;
    상기 패턴의 상부가 드러날때까지 상기 제1절연막과 상기 SOG막을 화학적기계적연마하는 단계;
    상기 화학적기계적연마후에 잔류하는 상기 SOG막을 제거하는 단계; 및
    상기 제1절연막 상에 제2절연막을 형성하여 상기 종횡비가 낮아진 갭을 2차 갭필하는 단계
    를 포함하는 반도체 소자의 갭필 방법.
  2. 제1항에 있어서,
    상기 갭을 1차 갭필하는 단계는,
    상기 제1절연막 형성시 바이어스 파워를 낮추거나, 압력을 낮추거나, 또는 증착가스의 비율을 조절하여 이루어지는 것을 특징으로 하는 반도체 소자의 갭필 방법.
  3. 삭제
  4. 삭제
  5. 반도체 기판 상에 갭을 갖는 패턴을 형성하는 단계;
    상기 패턴 상에 상기 갭의 바닥으로부터 바텀업시키는 조건으로 제1절연막을 형성하여 상기 갭을 1차 갭필하는 단계;
    상기 제1절연막 상에 SOG막을 도포하는 단계;
    상기 SOG막을 큐어링하는 단계;
    상기 패턴의 상부가 드러날때까지 상기 제1절연막과 상기 SOG막을 화학적기계적연마하는 단계;
    상기 화학적기계적연마후에 잔류하는 상기 SOG막을 제거하는 단계;
    상기 제1절연막을 추가로 식각하여 상기 갭의 입구폭을 넓히는 단계; 및
    상기 종횡비가 낮아지고 입구폭이 넓어진 상기 갭에 제2절연막을 형성하여 상기 갭을 2차 갭필하는 단계
    를 포함하는 반도체 소자의 갭필 방법.
  6. 제5항에 있어서,
    상기 갭을 1차 갭필하는 단계는,
    상기 제1절연막 형성시 바이어스 파워를 낮추거나, 압력을 낮추거나, 또는 증착가스의 비율을 조절하여 이루어지는 것을 특징으로 하는 반도체 소자의 갭필 방법.
  7. 삭제
  8. 삭제
  9. 제5항에 있어서,
    상기 제1절연막을 추가로 식각하여 상기 갭의 입구폭을 넓히는 단계는,
    상기 제1절연막을 습식식각 또는 건식식각하여 이루어지는 것을 특징으로 하는 반도체 소자의 갭필 방법.
KR1020020084492A 2002-12-26 2002-12-26 반도체 소자의 갭필 방법 KR100898588B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084492A KR100898588B1 (ko) 2002-12-26 2002-12-26 반도체 소자의 갭필 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084492A KR100898588B1 (ko) 2002-12-26 2002-12-26 반도체 소자의 갭필 방법

Publications (2)

Publication Number Publication Date
KR20040057701A KR20040057701A (ko) 2004-07-02
KR100898588B1 true KR100898588B1 (ko) 2009-05-21

Family

ID=37350259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084492A KR100898588B1 (ko) 2002-12-26 2002-12-26 반도체 소자의 갭필 방법

Country Status (1)

Country Link
KR (1) KR100898588B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207032A (ja) * 1990-11-30 1992-07-29 Nec Kansai Ltd 半導体装置の平坦化プロセス
KR19990057931A (ko) * 1997-12-30 1999-07-15 김영환 금속층간의 평탄화 절연막 형성 방법
KR20010046448A (ko) * 1999-11-12 2001-06-15 윤종용 Ｙ자형 소자분리막을 가지는 반도체 소자 및 디봇 발생을방지하며 공정이 간단한 상기 소자분리막의 제조방법
KR20010059233A (ko) * 1999-12-30 2001-07-06 박종섭 반도체장치의 소자분리막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207032A (ja) * 1990-11-30 1992-07-29 Nec Kansai Ltd 半導体装置の平坦化プロセス
KR19990057931A (ko) * 1997-12-30 1999-07-15 김영환 금속층간의 평탄화 절연막 형성 방법
KR20010046448A (ko) * 1999-11-12 2001-06-15 윤종용 Ｙ자형 소자분리막을 가지는 반도체 소자 및 디봇 발생을방지하며 공정이 간단한 상기 소자분리막의 제조방법
KR20010059233A (ko) * 1999-12-30 2001-07-06 박종섭 반도체장치의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20040057701A (ko) 2004-07-02

Similar Documents

Publication Publication Date Title
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
US5930677A (en) Method for reducing microloading in an etchback of spin-on-glass or polymer
KR100403627B1 (ko) 트랜치 소자분리 방법
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR100564550B1 (ko) 트랜치형 소자분리막을 구비하는 반도체 장치 및 그 제조방법
KR100898588B1 (ko) 반도체 소자의 갭필 방법
JPH11176936A (ja) 微細な線幅と高縦横比を有する領域に絶縁膜を埋込む方法
KR100695431B1 (ko) 반도체 소자의 컨택홀 형성방법
US20020063334A1 (en) Integrated circuit devices having a composite insulation layer and methods of manufacturing same
KR100613453B1 (ko) 반도체 소자의 소자 분리층 형성 방법
KR100523647B1 (ko) 포토레지스트 접착 개선 방법
KR100695487B1 (ko) 반도체 소자 및 그 제조 방법
KR100313785B1 (ko) 반도체소자의 층간절연막 형성방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100821484B1 (ko) 반도체 소자 제조 방법
KR101033981B1 (ko) 반도체 소자의 형성 방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR101081854B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100801722B1 (ko) 반도체소자의 패드부와 리페어부 식각방법
JPH08293493A (ja) 平坦化絶縁膜の形成方法
KR100869852B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee