KR20010059233A - 반도체장치의 소자분리막 형성방법 - Google Patents
반도체장치의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20010059233A KR20010059233A KR1019990066623A KR19990066623A KR20010059233A KR 20010059233 A KR20010059233 A KR 20010059233A KR 1019990066623 A KR1019990066623 A KR 1019990066623A KR 19990066623 A KR19990066623 A KR 19990066623A KR 20010059233 A KR20010059233 A KR 20010059233A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- layer
- forming
- silicon nitride
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910019142 PO4 Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims description 2
- 239000010452 phosphate Substances 0.000 claims description 2
- 238000007865 diluting Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은, 반도체장치의 소자분리막 형성방법에 관한 것으로서, 특히, 반도체기판에 패드산화막 및 실리콘질화막을 적층한 후 식각으로 트렌치를 형성하고, 그 트렌치 내에 갭필링산화막을 매립한 후 갭필링산화막 상에 일정 깊이로 함몰 형성된 함몰부위에 감광막을 매립하여 경화시킨 후, 평탄화하고, 소자분리막의 측면부분에 갭필링산화막을 일정 두께로 제거하므로 소자분리막에서 디슁(Dishing)현상을 방지하는 매우 유용하고 효과적인 발명에 관한 것이다.
Description
본 발명은 반도체기판에 소자분리막을 형성하는 방법에 관한 것으로서, 특히, 반도체기판의 트렌치 내에 갭필링산화막을 매립한 후 갭필링산화막 상에 일정 깊이로 함몰 형성된 함몰부위에 감광막을 매립하여 경화시킨 후, 평탄화하고, 소자분리막의 측면부분에 갭필링산화막을 일정 두께로 제거하므로 소자분리막에서 디슁현상을 방지하도록 하는 반도체장치의 소자분리막 형성방법에 관한 것이다.
일반적으로, 반도체기판 상에 트랜지스터와 커패시터등을 형성하기 위하여 반도체기판에는 전기적으로 통전이 가능한 활성영역(Active Region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역(Isolation region)을 형성하게 된다.
이와 같이, 소자를 분리시키기 위하여 패드산화막을 성장시켜 형성되는 필드산화막을 형성시키기 위한 공정에는 반도체기판에 패드산화막과 나이트라이드막을 마스킹공정으로 나이트라이드막을 식각하고 그 식각된 소자분리영역이 형성될부위에 필드산화막을 형성시키는 LOCOS공정(Local Oxidation of silicon)이 있으며, 그 외에 상기 LOCOS공정의 패드산화막과 나이트라이드막 사이에 버퍼역할을 하는 폴리실리콘막을 개재하여 완충역할을 하여 필드산화막을 성장시키는 PBL(Poly Buffered LOCOS)공정 등이 사용되고 있다.
또한, 반도체기판에 일정한 깊이를 갖는 트렌치(Trench)를 형성하고서 이 트렌치에 산화막을 증착키고서 화학기계적연마(Chemical Mechanical Polishing)공정으로 이 산화막의 불필요한 부분을 식각하므로 소자분리영역을 반도체기판에 형성시키는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있으며, 본 발명은 STI공정을 이용하여 필드산화막을 형성하는 새로운 공정을 제안하고 있다.
도 1을 참조하면, 반도체기판(1) 상에 소정의 두께를 갖고서 절연하도록 패드산화막(2)을 적층하고, 그 위에 상,하층간에 보호 역할을 하는 실리콘질화막(3)을 도포하고서, 트렌치를 형성할 부분의 실리콘질화막(3) 상에 감광막을 도포하여서 식각공정을 통하여 트렌치(4)를 형성하도록 한다.
그리고, 도 1b에 도시된 바와 같이, 상기 트렌치(4) 내부에 캡필링(Gap Filling)공정으로 캡필링산화막(Gap Filling Oxide)을 충진시키도록 한다.
도 1c에 도시된 바와 같이, 상기 갭필링산화막(5)을 평탄화 공정으로 불필요한 부분을 제거하여 소자분리막(3)을 형성시키도록 한다. 그리고, 후속 열공정에서 소자분리막(3)을 어닐링하여서 조직을 균일하게 형성하도록 한다.
그러나, 상기한 바와 같이, 도 1b에 도시된 바와 같이, 상기 트렌치(4)내에 갭필링산화막(5)을 매립할 때, 상부면에 함몰부위(6)가 형성된 상태에서 평탄화공정으로 갭필링산화막(5)을 화학기계적연마공정(CMP)으로 평탄화하여 소자분리막(7)을 형성하게 되면, 연마제의 슬러리(Slurry)로 인하여 소자분리막(7)의 상부면이 긁혀지는 스크래치(8)가 형성되어지고, 소자분리막(7)의 중심부분이 접시형상으로 함몰되어지는 디슁(Dishing) 현상이 발생하여 소자에 브릿지(Bridge)를 유발하여 소자전기적인 특성을 악화시키는 문제점을 지닌다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판에 패드산화막 및 실리콘질화막을 적층한 후 식각으로 트렌치를 형성하고, 그 트렌치 내에 갭필링산화막을 매립한 후 갭필링산화막 상에 일정 깊이로 함몰 형성된 함몰부위에 감광막을 매립하여 경화시킨 후, 평탄화하고, 소자분리막의 측면부분에 갭필링산화막을 일정 두께로 제거하므로 소자분리막에서 디슁현상을 방지하는 것이 목적이다.
도 1a 내지 도 1c는 종래의 소자분리막 형성방법을 순차적으로 보인 도면이고,
도 2a 내지 도 2g는 본 발명에 따른 반도체장치의 소자분리막 형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 반도체기판 15 : 패드산화막
20 : 실리콘질화막 25 : 식각부위
30 : 갭필링산화막 35 : 함몰부위
40 : 감광막 45 : 스크래치부위
50 : 소자분리막
이러한 목적은 반도체기판 상에 패드산화막 및 실리콘질화막을 적층한 후, 마스킹식각으로 트렌치를 형성하는 단계와; 상기 트렌치 내에 산화막을 매립한 후, 상기 산화막의 함몰부위를 채우도록 감광막을 적층하는 단계와; 상기 감광막을 경화한 후, 상기 결과물을 평탄화하는 단계와; 상기 결과물에서 활성영역의 갭필링산화막을 식각으로 제거한 후, 잔류된 감광막을 제거하는 단계를 포함하여 이루어진 반도체장치의 소자분리막 형성방법을 제공함으로써 달성된다.
그리고, 상기 감광막을 경화(Hardening)할 때, 100 ∼ 200℃의 온도에서 경화하는 것이 바람직 하다.
상기 감광막 및 갭필링산화막을 평탄화 할 때, 화학기계적연마법(CMP : Chemical Mechanical Polishimg)으로 진행하고, 갭필링산화막이 실리콘질화막 상에 500 ∼ 1000Å의 두께로 잔류되는 것이 바람직 하다.
상기 상기 감광막 및 갭필링산화막의 평탄화 시, 적용되는 CMP타아겟은 잔류되는 갭필링산화막 혹은 실리콘질화막으로 한다.
상기 갭필링산화막을 식각할 때, 건식식각(Dry Etch) 혹은 습식식각(Wet Etch))을 이용하는 것이 바람직 하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하도록 한다.
도 2a 및 도 2b에 도시된 바와 같이, 반도체기판(10) 상에 패드산화막 (15) 및 실리콘질화막(20)을 적층한 후, 마스킹식각으로 트렌치(25)를 형성하도록 한다.
도 2c 및 도 2d에 도시된 바와 같이, 상기 트렌치(25) 내에 갭필링산화막 (30)을 매립한 후, 상기 갭필링산화막(30)의 함몰부위(35)를 채우도록 감광막 (40)을 적층하도록 한다.
그리고, 도 2e에 도시된 바와 같이, 상기 감광막(40)에 열을 가하여 경화한 후, 상기 결과물을 평탄화하도록 한다.
상기 감광막(40)을 경화할 때, 100 ∼ 200℃의 온도에서 경화하도록 한다.
상기 감광막(40) 및 갭필링산화막(30)을 평탄화 할 때, 화학기계적연마법으로 진행하고, 갭필링산화막(30)이 실리콘질화막(20) 상에 500 ∼ 1000Å의 두께(a)로 잔류하도록 한다.
상기 감광막(40) 및 갭필링산화막(30)을 평탄화 시 적용되는 CMP타아겟 (Target)은 잔류되는 갭필링산화막(30) 혹은 실리콘질화막(20)을 이용하도록 한다.
상기 갭필링산화막(30)의 함몰홈부(35)에 매립된 감광막(40)의 상부면에는 연마제로 인한 스크래치(Scratch)부위(45)가 형성되어지고, 이는 후속공정에서 소자분리막 상에 스크래치부위가 형성되는 것을 방지하는 역할을 한다.
도 2f에 도시된 바와 같이, 상기 활성영역에 잔류된 갭필링산화막(30)을 제거하도록 한다.
상기 갭필링산화막(30)을 식각할 때, 건식식각 혹은 습식식각을 이용하여 식각하는 것이 바람직 하다.
그리고, 상기 결과물에서 잔류된 감광막(40)을 제거하여 반도체기판(10)에 소자분리막(50)을 형성하도록 한다.
도 2g에 도시된 바와같이, 상기 결과물을 인산용액에 딥핑(Dipping)하여 잔류된 실리콘질화막(20)을 제거하도록 한다.
상기한 바와 같이, 본 발명에 따른 반도체장치의 소자분리막 형성방법을 이용하게 되면, 반도체기판에 패드산화막 및 실리콘질화막을 적층한 후 식각으로 트렌치를 형성하고, 그 트렌치 내에 갭필링산화막을 매립한 후 갭필링산화막 상에 일정 깊이로 함몰 형성된 함몰부위에 감광막을 매립하여 경화시킨 후, 평탄화하고, 소자분리막의 측면부분에 갭필링산화막을 일정 두께로 제거하므로 소자분리막에서 디슁(Dishing)현상을 방지하는 매우 유용하고 효과적인 발명이다.
Claims (5)
- 반도체기판 상에 패드산화막 및 실리콘질화막을 형성한 후 소자분리용 트렌치를 형성하는 단계와;상기 트렌치 내에 산화막을 형성한 후, 상기 산화막의 함몰부위를 채우도록 감광막을 형성하는 단계와;상기 감광막을 경화한 후, 상기 결과물을 평탄화하는 단계와;상기 결과물에서 활성영역의 산화막을 식각으로 제거한 후, 잔류된 감광막을 제거하여 소자분리막을 형성하는 단계와;상기 결과물을 인산용액에 딥핑하여 잔류된 실리콘질화막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 감광막을 경화할 때, 100 ∼ 200℃의 온도에서 경화하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법
- 제 1 항에 있어서, 상기 감광막 및 갭필링산화막을 평탄화 할 때, 화학기계적연마법으로 진행하고, 갭필링산화막이 실리콘질화막 상에 500 ∼ 1000Å의 두께로 잔류하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 감광막 및 갭필링산화막의 평탄화 시, 적용되는 CMP타아겟은 잔류되는 갭필링산화막 혹은 실리콘질화막인 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 갭필링산화막을 식각할 때, 건식식각 혹은 습식식각을 이용하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066623A KR20010059233A (ko) | 1999-12-30 | 1999-12-30 | 반도체장치의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066623A KR20010059233A (ko) | 1999-12-30 | 1999-12-30 | 반도체장치의 소자분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010059233A true KR20010059233A (ko) | 2001-07-06 |
Family
ID=19633760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066623A KR20010059233A (ko) | 1999-12-30 | 1999-12-30 | 반도체장치의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010059233A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100898588B1 (ko) * | 2002-12-26 | 2009-05-21 | 주식회사 하이닉스반도체 | 반도체 소자의 갭필 방법 |
| KR100922074B1 (ko) * | 2002-12-02 | 2009-10-16 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성방법 |
-
1999
- 1999-12-30 KR KR1019990066623A patent/KR20010059233A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100922074B1 (ko) * | 2002-12-02 | 2009-10-16 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성방법 |
| KR100898588B1 (ko) * | 2002-12-26 | 2009-05-21 | 주식회사 하이닉스반도체 | 반도체 소자의 갭필 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
| KR20010059233A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100670710B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| US6190995B1 (en) | Method of fabricating shallow trench isolation structure | |
| KR100344765B1 (ko) | 반도체장치의 소자격리방법 | |
| KR20010008560A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100613453B1 (ko) | 반도체 소자의 소자 분리층 형성 방법 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR20010058480A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100303365B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR0176201B1 (ko) | 반도체 장치의 소자 분리 방법 및 이를 이용한 평탄화 방법 | |
| KR100650711B1 (ko) | 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법 | |
| KR20040055350A (ko) | 반도체 소자의 제조방법 | |
| KR100539001B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100829371B1 (ko) | 반도체 소자 제조방법 | |
| KR100511903B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100826791B1 (ko) | 반도체 소자 제조 방법 | |
| KR20000066937A (ko) | 반도체장치의 필드산화막 형성방법 | |
| KR19980051508A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20030058576A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20060078854A (ko) | 반도체 소자 및 그의 소자 분리 영역 형성 방법 | |
| KR20080062533A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20080088984A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20080062564A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |