KR100440470B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100440470B1
KR100440470B1 KR10-2002-0045026A KR20020045026A KR100440470B1 KR 100440470 B1 KR100440470 B1 KR 100440470B1 KR 20020045026 A KR20020045026 A KR 20020045026A KR 100440470 B1 KR100440470 B1 KR 100440470B1
Authority
KR
South Korea
Prior art keywords
heat treatment
oxide film
film
plasma
oxygen
Prior art date
Application number
KR10-2002-0045026A
Other languages
English (en)
Other versions
KR20040011254A (ko
Inventor
조경수
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0045026A priority Critical patent/KR100440470B1/ko
Publication of KR20040011254A publication Critical patent/KR20040011254A/ko
Application granted granted Critical
Publication of KR100440470B1 publication Critical patent/KR100440470B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 소자 제조 방법에 관한 것으로, 그 목적은 SOG막 형성 후 산화막의 상부 표면에 반구 형상의 반응물이 형성되는 것을 방지하는 데 있다. 이를 위해 본 발명에서는, 반도체 소자의 금속배선 상에 제1플라즈마산화막을 형성하고, 제1플라즈마산화막 상에 금속배선 간 갭을 매립하도록 SOG막을 형성하고, SOG막 상에 제2플라즈마산화막을 형성하는 것을 포함하는 반도체 소자 제조 방법에 있어서, SOG막을 형성한 후에 질소를 흘려주면서 열처리하는 제1단계와, 산소를 흘려주면서 열처리하는 방법, 및 산소 플라즈마 상태에 웨이퍼를 노출시키는 방법 중의 어느 한 방법을 수행하는 제2단계를 더 수행하고, 제2플라즈마산화막을 형성할 때에는 웨이퍼를 가열한 상태에서 SOG막 상에 플라즈마 화학기상증착법으로 제2플라즈마산화막을 형성하는 것을 특징으로 한다.

Description

반도체 소자 제조 방법 {Fabrication method of semiconductor device}
본 발명은 반도체 제조 방법에 관한 것으로, 더욱 상세하게는 에스오지(SOG : spin on glass, 이하 SOG라 칭한다) 막을 형성하는 방법에 관한 것이다.
반도체 소자가 고집적화되면서 금속과 금속 사이의 갭(gap)이 더욱 줄어들게 되어 층간절연막 형성시 금속간 갭 내에 보이드(void)를 형성하지 않으면서 충진시켜 평탄화시키는 작업이 중요하게 대두되고 있다.
이러한 목적으로 사용되는 절연막으로서 종종 BPSG막을 사용하여 왔으나, 이보다 더 개선되어 보이드 없이 갭을 충진시키며 거의 완벽한 절연 평탄면을 갖는 공정으로서 SOG가 등장하게 되었다.
SOG는 재료 자체가 갖는 점성을 이용하여 웨이퍼 표면에 액상으로 코팅시키는데, 이 때 상온이상에서 액상의 유동성을 갖기 때문에 하부막이 단차를 갖고 있다하더라도 용이하게 평탄화된 막으로 형성할 수 있다. 웨이퍼 표면에 코팅된 액상은 베이크(bake) 및 경화(cure) 과정을 거쳐 원하는 성질을 갖는 막을 형성하게 된다.
그러나, SOG막은 평탄화 특성을 매우 우수한 반면에, 금속과 직접 접촉시 금속의 부식 등을 초래하는 문제점이 있으므로, 보통의 경우 SOG막 상부 및 하부에 플라즈마 화학기상증착법으로 산화막을 형성한다.
도 1은 종래 방법에 의해 SOG막이 형성된 것을 도시한 단면도로서, 이에 도시된 바와 같이, 반도체 기판의 구조물(1) 상의 하부절연막(2) 상에 형성된 하부 금속배선(3) 상에는 제1플라즈마산화막(4)이 형성되어 있고, 제1플라즈마산화막(4) 상에는 하부금속배선(3)간 갭을 완전히 매립하도록 SOG막(5)이 형성되어 있으며, SOG막(5) 상에는 제2플라즈마산화막(6)이 형성되어 있다.
그런데, SOG막(5) 증착 후, 플라즈마 화학기상증착법으로 SOG막(5) 상에 제2플라즈마산화막(6)을 형성할 때, SOG막 내의 수소 등이 일부 반응하여 산화막의 씨드(seed)를 만들고, 이러한 씨드들이 플라즈마 화학기상증착법이 진행되는 동안에 서로 연결되어 점차 자라고, 결과적으로 제2플라즈마산화막(6) 증착 완료 후 표면에 상방으로 볼록한 반구 형상의 반응물(7)이 남게되는 문제점이 있었다.
도 2는 종래 방법에 의해 SOG막을 형성한 후 제2플라즈마산화막의 표면을 전자현미경으로 관측한 사진을 나타낸 것으로서, 여기에는 제2플라즈마산화막(6)의 표면에 반구 형상의 반응물(7)이 형성된 것이 도시되어 있다.
이러한 반구 형상의 반응물은 후속 화학기계적 연마 공정에 의해 완전히 제거되지 않고 산화막에 흠집을 만들며, 이는 금속배선간 단락을 유발하는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 SOG막 형성 후 산화막의 상부 표면에 반구 형상의 반응물이 형성되는 것을 방지하는 데 있다.
도 1은 종래 방법에 의해 SOG막이 형성된 것을 도시한 단면도이다.
도 2는 종래 방법에 의해 SOG막을 형성한 후 제2플라즈마산화막의 표면을 전자현미경으로 관측한 사진이다.
도 3은 본 발명에 따른 SOG막 형성 방법을 도시한 단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 SOG막을 형성한 후에 질소를 흘려주면서 열처리하는 제1단계와, 산소를 흘려주면서 열처리하는 방법, 및 산소 플라즈마 상태에 웨이퍼를 노출시키는 방법 중의 어느 한 방법을 수행하는 제2단계를 수행하고, SOG막 상에 제2플라즈마산화막을 형성할 때에는 웨이퍼를 가열한 상태에서 플라즈마 화학기상증착법으로 제2플라즈마산화막을 형성하는 것을 특징으로 한다.
이 때, 제1단계에서는, 질소를 15~25 slm의 유량으로 흘려주면서 30~60분의 시간동안 350~500℃의 온도로 열처리하는 것이 바람직하다.
제2단계에서 산소를 흘려주면서 열처리할 때에는, 산소를 20 slm 이하의 유량으로 흘려주면서 제1단계에서의 열처리 시간보다 짧은 시간 동안 350~500℃의 온도로 또는 제1단계에서의 열처리 온도와 동일한 온도로 열처리하는 것이 바람직하며, 제2단계에서 산소 플라즈마 상태에 웨이퍼를 노출시킬 때에는 30초 이상의 시간동안 노출시키는 것이 바람직하다.
또한, 제2플라즈마산화막을 형성할 때에는, 웨이퍼를 300~450℃로 가열한 상태에서 형성하는 것이 바람직하다.
이하, 본 발명에 따른 SOG막 형성 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다. 도 3은 본 발명에 따른 SOG막 형성 방법을 도시한 단면도이다.
도 3에 도시된 바와 같이, 반도체 기판의 구조물(11), 즉 개별 소자가 형성된 반도체 기판 또는 금속 배선층 상부에 산화막 등으로 이루어진 하부절연막(12)을 형성하고, 하부절연막(12) 상에 금속막을 형성하고 패터닝하여 반도체 소자의 회로 형성을 위한 하부 금속배선(13)을 형성한다.
다음, 플라즈마 화학기상증착법에 의해 하부 금속배선(13) 상에 제1플라즈마산화막(14)을 얇게 증착한 후, 제1플라즈마 산화막(14) 상에 SOG막(15)을 하부 금속배선(13) 간 갭을 충분히 매립하도록 3000~6000Å의 두께로 형성하며, 이 때 바람직한 SOG막(15)의 두께는 4500Å이다.
다음, SOG막(15)을 순수한 질소 분위기에서 질소를 15~25 slm의 유량으로 흘려주면서 30~60분의 시간동안 350~500℃의 온도로 열처리하며, 바람직하게는 20 slm의 유량으로 질소를 흘려주면서 45분 동안 400℃로 열처리한다.
이와 같이 질소 분위기에서 열처리하는 동안에는 SOG막(15) 내의 용매가 제거되면서 SOG막이 서서히 경화된다.
다음, SOG막(15)을 순수한 산소 분위기에서 한번 더 열처리하거나 또는 산소 플라즈마 상태에서 SOG막(15)을 일정시간 노출시킨다. 이러한 열처리 또는 플라즈마 상태에서의 노출을 통해 SOG막(15)의 표면을 일부분 산화시키며, 이로 인해 후속 제2플라즈마산화막 증착시 SOG막과의 계면 반응이 억제되도록 한다.
만약, 순수한 산소 분위기에서 한번 더 열처리할 경우에는, 앞서 수행하였던 질소 분위기에서의 열처리 시간 보다 짧게 해야하는데, 이는 질소 분위기에서의 열처리 시간보다 길거나 비슷하게 할 경우 SOG막이 경화되는 과정에서 산소와 급격히 반응하여 SOG막의 균열을 유발할 수 있기 때문이다. 이 때 열처리 온도는 350~500℃의 온도로 하고, 바람직하게는 앞서 수행하였던 질소 분위기에서의 열처리 온도와 동일한 온도로 하며, 산소는 20 slm 이하의 유량으로 흘려주도록 한다.
만약, 산소 플라즈마 상태에서 SOG막을 노출시킬 경우에는 30초 이상의 시간동안 노출시킨다. 또는, 산소 플라즈마 상태에서 SOG막을 노출시킨 후에 산소를 흘려주면서 열처리할 수도 있으며, 이 경우 앞에서 설명한 산소 분위기에서의 열처리와 동일한 조건으로, 즉, 질소 분위기에서의 열처리 시간 보다 짧게, 350~500℃의 온도로, 바람직하게는 앞서 수행하였던 질소 분위기에서의 열처리 온도와 동일한 온도로, 20 slm 이하의 산소유량으로 열처리한다.
다음, 반도체 기판을 300~450℃의 온도로 가열하고 그 온도를 유지한 상태에서 플라즈마 화학기상증착법에 의해 SOG막(15) 상에 제2플라즈마산화막(16)을 두껍게 증착한다. 바람직하게는 반도체 기판을 400℃로 가열한 상태에서 제2플라즈마산화막을 증착한다.
이 경우 질소 분위기에서의 열처리 및, 산소 분위기에서의 열처리 또는 산소 플라즈마 상태에서의 노출을 통해 SOG막의 표면이 일부 산화되었기 때문에 제2플라즈마산화막 증착시 산화물 씨드를 형성하는 계면 반응이 억제됨으로 인해, 제2플라즈마산화막은 그 상면이 매끈하게 형성되고 반구 형상의 반응물은 형성되지 않는다.
상술한 바와 같이, 본 발명에서는 SOG막을 형성하고, 이를 질소 분위기에서 열처리한 다음에, 산소 분위기에서 열처리하거나 또는 산소 플라즈마 상태에서 기판을 노출시킴으로써 SOG막 표면의 일부분을 산화시키는데, 이로써 이후 SOG막 상에 플라즈마산화막을 증착할 때, SOG막과의 계면에서 산화물 씨드를 만드는 반응을 억제하여 결과적으로 산화막 증착 완료 후 산화막의 표면에 볼록한 반구 형상의 반응물이 형성되는 것을 방지하는 효과가 있다.
따라서, 반구 형상의 반응물에 의해 산화막에 흠집이 형성되는 일이 방지되고, 이로써 금속배선간 단락 가능성을 최소화화는 효과가 있다.

Claims (7)

  1. 반도체 소자의 금속배선 상에 제1플라즈마산화막을 형성하고, 상기 제1플라즈마산화막 상에 상기 금속배선 간 갭을 매립하도록 SOG막을 형성하고, 상기 SOG막 상에 제2플라즈마산화막을 형성하는 것을 포함하는 반도체 소자 제조 방법에 있어서,
    상기 SOG막을 형성한 후에 질소를 흘려주면서 열처리하는 제1단계와, 상기 열처리 후에 산소를 흘려주면서 열처리하는 방법, 및 산소 플라즈마 상태에 웨이퍼를 노출시키는 방법 중의 어느 한 방법을 수행하는 제2단계를 더 포함하고;
    상기 제2플라즈마산화막을 형성할 때에는 상기 웨이퍼를 가열한 상태에서 상기 SOG막 상에 플라즈마 화학기상증착법으로 상기 제2플라즈마산화막을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1단계에서는, 질소를 15~25 slm의 유량으로 흘려주면서 30~60분의 시간동안 350~500℃의 온도로 열처리하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 제2단계에서 상기 산소 플라즈마 상태에 웨이퍼를 노출시킨 후에는, 산소를 흘려주면서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 산소를 흘려주면서 열처리할 때에는, 상기 산소를 20 slm 이하의 유량으로 흘려주면서 상기 제1단계에서의 열처리 시간보다 짧은 시간 동안 350~500℃의 온도로 열처리하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 산소를 흘려주면서 열처리할 때에는, 상기 제1단계에서의 열처리 온도와 동일한 온도로 열처리하는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 제2단계에서 상기 산소 플라즈마 상태에 웨이퍼를 노출시킬 때에는 30초 이상의 시간동안 노출시키는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 웨이퍼를 가열한 상태에서 상기 제2플라즈마산화막을 형성할 때에는, 상기 웨이퍼를 300~450℃로 가열하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR10-2002-0045026A 2002-07-30 2002-07-30 반도체 소자 제조 방법 KR100440470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0045026A KR100440470B1 (ko) 2002-07-30 2002-07-30 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0045026A KR100440470B1 (ko) 2002-07-30 2002-07-30 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20040011254A KR20040011254A (ko) 2004-02-05
KR100440470B1 true KR100440470B1 (ko) 2004-07-14

Family

ID=37319566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0045026A KR100440470B1 (ko) 2002-07-30 2002-07-30 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100440470B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693785B1 (ko) * 2004-12-27 2007-03-12 주식회사 하이닉스반도체 반도체 메모리 소자의 층간절연막 형성 방법
KR101010473B1 (ko) * 2008-06-30 2011-02-14 조국일 갯지렁이 배양 장치 및 배양 용기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414224A (ja) * 1990-05-07 1992-01-20 Fujitsu Ltd 半導体装置の製造方法
KR930001498A (ko) * 1991-06-21 1993-01-16 김광호 액정용 박막트랜지스터의 제조방법
KR19990009557A (ko) * 1997-07-10 1999-02-05 문정환 배선 형성 방법
KR19990055133A (ko) * 1997-12-27 1999-07-15 김영환 스핀온글래스막 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414224A (ja) * 1990-05-07 1992-01-20 Fujitsu Ltd 半導体装置の製造方法
KR930001498A (ko) * 1991-06-21 1993-01-16 김광호 액정용 박막트랜지스터의 제조방법
KR19990009557A (ko) * 1997-07-10 1999-02-05 문정환 배선 형성 방법
KR19990055133A (ko) * 1997-12-27 1999-07-15 김영환 스핀온글래스막 형성 방법

Also Published As

Publication number Publication date
KR20040011254A (ko) 2004-02-05

Similar Documents

Publication Publication Date Title
US6348407B1 (en) Method to improve adhesion of organic dielectrics in dual damascene interconnects
US6194304B1 (en) Semiconductor device and method of fabricating the same
JP5308414B2 (ja) 半導体デバイスおよびその構造体の製造方法
JP3974023B2 (ja) 半導体装置の製造方法
US5750403A (en) Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin
JP2008117903A (ja) 半導体装置の製造方法
JPH08148559A (ja) 絶縁膜を有する半導体装置の製造方法
US6046104A (en) Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias
US6093635A (en) High integrity borderless vias with HSQ gap filled patterned conductive layers
JP2000188332A (ja) 半導体装置及びその製造方法
KR100440470B1 (ko) 반도체 소자 제조 방법
US5539247A (en) Selective metal via plug growth technology for deep sub-micrometer ULSI
US5904576A (en) Method of forming wiring structure
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
JP2003273100A (ja) 半導体装置及びその製造方法
US6074941A (en) Method of forming a via with plasma treatment of SOG
US6165905A (en) Methods for making reliable via structures having hydrophobic inner wall surfaces
KR100478483B1 (ko) 반도체 소자의 제조 방법
US6605546B1 (en) Dual bake for BARC fill without voids
KR100652294B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof
KR0172722B1 (ko) 금속배선간 절연막 형성방법
JPH0737879A (ja) 半導体装置の製造方法
JPH04158551A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee