JPH04158551A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04158551A JPH04158551A JP28405390A JP28405390A JPH04158551A JP H04158551 A JPH04158551 A JP H04158551A JP 28405390 A JP28405390 A JP 28405390A JP 28405390 A JP28405390 A JP 28405390A JP H04158551 A JPH04158551 A JP H04158551A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- silicon nitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910000077 silane Inorganic materials 0.000 claims abstract description 4
- 239000012808 vapor phase Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 12
- 238000011109 contamination Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、半導体装置の製造方法に関し、特に積層構造
を持つ保護絶縁膜の形成に関する。
を持つ保護絶縁膜の形成に関する。
［従来の技術］
従来、ＬＳＩ等に用いる半導体装置の最終金属配線上の
保護絶縁膜は、物理的損傷、コンタミネーションや水分
の侵入を防ぐ為に、低温で気相成長したプラズマシリコ
ン窒化膜が用いられる。
保護絶縁膜は、物理的損傷、コンタミネーションや水分
の侵入を防ぐ為に、低温で気相成長したプラズマシリコ
ン窒化膜が用いられる。
シリコン窒化膜のストレスダメージを緩和する為、一般
に、その下層には気相成長によるシリコン酸化膜あるい
はそのＰＳＧＩＩＩ（リンガラス）を敷いた構造が用い
られる。
に、その下層には気相成長によるシリコン酸化膜あるい
はそのＰＳＧＩＩＩ（リンガラス）を敷いた構造が用い
られる。
従来の半導体装置の製造方法は、例えば、第３図に示す
如く半導体素子が作り込まれたシリコン基板１１上のフ
ィールド酸化膜や眉間絶縁１Ｉ１１２を介して、厚みが
１．０μｍ前後のＡ１２合金膜でなる金属配線１３上に
、保護絶縁膜としてまず４００℃前後の比較的低温で、
ＳｉＨ＜とＯ８あるいはＮ富Ｏ１もしくはこれにＰＨ，
を導入し熱あるいはプラズマ気相反応によって、厚みが
０．３〜１− Ｏｕｍ程度のシリコン酸化１１１８もし
くはＰＳＧＭｉを成長させ、この上にＳ Ｉ Ｈ４とＮ
ＨｓもしくはこれにＮ２を導入したプラズマ反応によ
り、厚みが１．０μｍ程度のシリコン窒化膜１６を気相
成長させ、その後パターニングしたフォトレジストをマ
スクに、前記積層膜をドライあるいはウェット方式で選
択エツチングし、外部電極取り出し用のボンディングパ
ッド１７を開孔してあり、場合によっては更にモールド
時のストレス緩和の為に、ポリイミド樹脂等を積層する
。
如く半導体素子が作り込まれたシリコン基板１１上のフ
ィールド酸化膜や眉間絶縁１Ｉ１１２を介して、厚みが
１．０μｍ前後のＡ１２合金膜でなる金属配線１３上に
、保護絶縁膜としてまず４００℃前後の比較的低温で、
ＳｉＨ＜とＯ８あるいはＮ富Ｏ１もしくはこれにＰＨ，
を導入し熱あるいはプラズマ気相反応によって、厚みが
０．３〜１− Ｏｕｍ程度のシリコン酸化１１１８もし
くはＰＳＧＭｉを成長させ、この上にＳ Ｉ Ｈ４とＮ
ＨｓもしくはこれにＮ２を導入したプラズマ反応によ
り、厚みが１．０μｍ程度のシリコン窒化膜１６を気相
成長させ、その後パターニングしたフォトレジストをマ
スクに、前記積層膜をドライあるいはウェット方式で選
択エツチングし、外部電極取り出し用のボンディングパ
ッド１７を開孔してあり、場合によっては更にモールド
時のストレス緩和の為に、ポリイミド樹脂等を積層する
。
〔発明が解決しようとする課Ｂ］
しかしながら従来技術では、ＬＳＩの様な半導体装置が
、サブミクロン以下に微細化されてくると金属配線のパ
クーニングはドライエツチング化され、断面形状が急峻
化されると共にアスペクト比（Ｂ！ｊ差／スペース）が
大きくなる為、Ｓ Ｉ Ｈ４を用いたシリコン酸化膜１
８やシリコン窒化膜１６はカスピングによって付き回り
が悪く、金属配線のスペースにはボイド１９が形成され
コンタミネーショントラップとなる上、金属配線の側壁
部や底面部及び凹部コーナーのシリコン窒化Ｉｔ！ ｌ
６が、金属配＃！１３上に比較して極めて薄くなり、
この領域から水分や汚染が侵入することにより、トラン
ジスタ特性やフィールド反転耐圧の変動及びＡＩ２配線
の腐蝕等に関わる半導体装置の長期信頼性が問題となっ
ていた。
、サブミクロン以下に微細化されてくると金属配線のパ
クーニングはドライエツチング化され、断面形状が急峻
化されると共にアスペクト比（Ｂ！ｊ差／スペース）が
大きくなる為、Ｓ Ｉ Ｈ４を用いたシリコン酸化膜１
８やシリコン窒化膜１６はカスピングによって付き回り
が悪く、金属配線のスペースにはボイド１９が形成され
コンタミネーショントラップとなる上、金属配線の側壁
部や底面部及び凹部コーナーのシリコン窒化Ｉｔ！ ｌ
６が、金属配＃！１３上に比較して極めて薄くなり、
この領域から水分や汚染が侵入することにより、トラン
ジスタ特性やフィールド反転耐圧の変動及びＡＩ２配線
の腐蝕等に関わる半導体装置の長期信頼性が問題となっ
ていた。
しかるに本発明はかかる問題点を解決するもので、保護
絶縁膜に関わる耐湿性や耐汚染効果を改善し、より微細
化される半導体装置の信頼性の向上と安定供給を目的と
したものである。
絶縁膜に関わる耐湿性や耐汚染効果を改善し、より微細
化される半導体装置の信頼性の向上と安定供給を目的と
したものである。
〔課題を解決するための手段１
本発明の半導体装置の製造方法は、半導体装置の最終金
属配線上の保護絶縁膜形成に於いて、少なくとも、有機
シランと支燃性ガスをプラズマ気相反応させた第１のシ
リコン酸化膜を形成する工程、有機シランとオゾンガス
を熱気相反応させた第２のシリコン酸化膜を形成する工
程、８１層された該シリコン酸化膜の所定膜厚を異方性
エッチバックする工程、プラズマ反応によるシリコン窒
化膜を形成する工程、外部電極取り出し用のボンディン
グパッドを開孔する工程を具備したことを特徴とする。
属配線上の保護絶縁膜形成に於いて、少なくとも、有機
シランと支燃性ガスをプラズマ気相反応させた第１のシ
リコン酸化膜を形成する工程、有機シランとオゾンガス
を熱気相反応させた第２のシリコン酸化膜を形成する工
程、８１層された該シリコン酸化膜の所定膜厚を異方性
エッチバックする工程、プラズマ反応によるシリコン窒
化膜を形成する工程、外部電極取り出し用のボンディン
グパッドを開孔する工程を具備したことを特徴とする。
〔実 施 例］
第１図は、本発明の半導体装置の製造方法の一実施例に
ついて説明する為の概略断面図であり、Ｓ１ゲ一トＣＭ
ＯＳ−ＬＳＩの絶縁保護膜に適用した場合を示している
。シリコン基板１１には、Ｐ及びＮＭＯ５ｈランジスク
、高抵抗等の半導体素子が形成され、フィールド酸化膜
や眉間絶縁膜１２を介して不純物層等からのコンタクト
ホールを開孔し、Ｃｕを約０．５％含んだへ２合金膜を
約０．８μｍと、この上にキャップメタルとしてＴｉＮ
膜を６００人積層スパッタリングしてから、フォトリソ
工程で最小間隔が約０，６５μｍにパターン形成し、フ
レオン系のガスとＣ１２系のガスで該積層膜をドライエ
ツチングし、はぼ垂直な側面形状を持った金属配線１３
を形成した。
ついて説明する為の概略断面図であり、Ｓ１ゲ一トＣＭ
ＯＳ−ＬＳＩの絶縁保護膜に適用した場合を示している
。シリコン基板１１には、Ｐ及びＮＭＯ５ｈランジスク
、高抵抗等の半導体素子が形成され、フィールド酸化膜
や眉間絶縁膜１２を介して不純物層等からのコンタクト
ホールを開孔し、Ｃｕを約０．５％含んだへ２合金膜を
約０．８μｍと、この上にキャップメタルとしてＴｉＮ
膜を６００人積層スパッタリングしてから、フォトリソ
工程で最小間隔が約０，６５μｍにパターン形成し、フ
レオン系のガスとＣ１２系のガスで該積層膜をドライエ
ツチングし、はぼ垂直な側面形状を持った金属配線１３
を形成した。
次にロードロック付きの平行平板電極を有するチャンバ
ーで、ＴＥ０１ ［Ｓｉ （ＱＣ，Ｈ，）４１と０．
を約１０ｔｏｒｒ、３８０℃のプラズマ気相反応により
約０．５μｍの第１のシリコン酸化ｌ１１１４を成長さ
せた。このシリコン酸化膜１４は、均一性も良くち密で
圧縮応力（例えばＳ１ウエハーに成長したとき凸形に反
る）を持つが、段差側面への成長割合が低い、又成長速
度が大きい上、ロードロツタで減圧時間が短くヒロック
の成長がほとんどない、続いてＴＥ０１と０２中５％程
度のオゾン（０，）と４００℃の９０ｔｏｒｒの減圧下
で熱反応させ第２のシリコン酸化膜１５を０．４μｍ積
層させた。このシリコン酸化膜１５は段差部での付き回
りはほぼ１００％で、溝部への埋まり込みも良好である
が、引張り応力を有し、厚くなったり後工程で成膜温度
より高い熱処理がなされるとクラックが入りやすい、Ｔ
Ｅ０１を用いたシリコン酸化１１！１４．１５は、いず
れも従来のＳ ｉ Ｈ４を用いたものと違ってカスピン
グが極めて少ないことが特徴である（第１図−ａ）、続
いて、ＳＨＦ、、ＳＦ４とＡｒ等によるドライエツチャ
ーを用い０．４５μｍ程度異方性エッチバックし、平坦
部の第２のシリコン酸化膜１５は除去し、金属配、１１
１３のスペースに側壁として残す、このエッチバックの
時、第２のシリコン酸化膜１５が全面に残った形にする
と、後工程で形成されるシリコン窒化膜のストレスが大
きく圧縮応力を持つ時、各々にクラックが入ることがあ
る（第１図−ｂ）、続いて約３６０℃でＮ２をキャリア
ーとしＳｉＨ，とＮＨ，をプラズマ反応させたシリコン
窒化膜１６を０．９μｍ成長させた６次にパクーニング
されたフォトレジストをマスクにして、まずシリコン窒
化膜１６はＣＦ４と０２の混合ガスで、又第１のシリコ
ン酸化膜１４はＣＦ４とＣＨｉ＝ｓを含む混合ガスで選
択ドライエツチングし、外部電極取り出し用のボンディ
ングパッド１７を開孔した（第１図−Ｃ）、この様にし
てなる半導体装置は、金属配線のスペースには保護絶縁
膜のボイドが発生せず、シリコン窒化膜１６の付き回り
、平坦性も従来に比べ大幅に改善された。この結果、耐
湿性やコンタミネーションに対する遮薮効果による信頼
性向上が図れた。
ーで、ＴＥ０１ ［Ｓｉ （ＱＣ，Ｈ，）４１と０．
を約１０ｔｏｒｒ、３８０℃のプラズマ気相反応により
約０．５μｍの第１のシリコン酸化ｌ１１１４を成長さ
せた。このシリコン酸化膜１４は、均一性も良くち密で
圧縮応力（例えばＳ１ウエハーに成長したとき凸形に反
る）を持つが、段差側面への成長割合が低い、又成長速
度が大きい上、ロードロツタで減圧時間が短くヒロック
の成長がほとんどない、続いてＴＥ０１と０２中５％程
度のオゾン（０，）と４００℃の９０ｔｏｒｒの減圧下
で熱反応させ第２のシリコン酸化膜１５を０．４μｍ積
層させた。このシリコン酸化膜１５は段差部での付き回
りはほぼ１００％で、溝部への埋まり込みも良好である
が、引張り応力を有し、厚くなったり後工程で成膜温度
より高い熱処理がなされるとクラックが入りやすい、Ｔ
Ｅ０１を用いたシリコン酸化１１！１４．１５は、いず
れも従来のＳ ｉ Ｈ４を用いたものと違ってカスピン
グが極めて少ないことが特徴である（第１図−ａ）、続
いて、ＳＨＦ、、ＳＦ４とＡｒ等によるドライエツチャ
ーを用い０．４５μｍ程度異方性エッチバックし、平坦
部の第２のシリコン酸化膜１５は除去し、金属配、１１
１３のスペースに側壁として残す、このエッチバックの
時、第２のシリコン酸化膜１５が全面に残った形にする
と、後工程で形成されるシリコン窒化膜のストレスが大
きく圧縮応力を持つ時、各々にクラックが入ることがあ
る（第１図−ｂ）、続いて約３６０℃でＮ２をキャリア
ーとしＳｉＨ，とＮＨ，をプラズマ反応させたシリコン
窒化膜１６を０．９μｍ成長させた６次にパクーニング
されたフォトレジストをマスクにして、まずシリコン窒
化膜１６はＣＦ４と０２の混合ガスで、又第１のシリコ
ン酸化膜１４はＣＦ４とＣＨｉ＝ｓを含む混合ガスで選
択ドライエツチングし、外部電極取り出し用のボンディ
ングパッド１７を開孔した（第１図−Ｃ）、この様にし
てなる半導体装置は、金属配線のスペースには保護絶縁
膜のボイドが発生せず、シリコン窒化膜１６の付き回り
、平坦性も従来に比べ大幅に改善された。この結果、耐
湿性やコンタミネーションに対する遮薮効果による信頼
性向上が図れた。
この他の実施例として、ポリシリコン等をレーザーで溶
断して収率を上げる冗長回路を持つＬＳＩメモリーの製
造にも適用したが、第２図の如く金属配［１１３上の前
記実施例と同じ気相成長シリコン酸化膜１４．１５を所
定量異方性エッチバックしてから、トランジスタ特性等
の安定化の為４５０°Ｃ１３％Ｈｚ ／ Ａ ｒ雰囲気
中で３０分間シンター処理を行なった後、選択エッチし
ボンディングパッド１７を開孔し、電気特性測定並びに
レーザー修復処理をしてから、シリコン窒化膜１６を約
１．０μｍ積層させ、該シリコン窒化膜１６を選択ドラ
イエツチングしてボンディングパッド１７を再度開孔し
た１以上の様にしてなる半導体装置は、前記実施例と同
様な改善効果が認められ信頼性向上が図れた。尚この中
で修復処理は、屈折率が２．０程度に高くレーザーの通
り難いシリコン窒化膜を掛ける前に行なうのが効率的で
、信頼性も確保され、シリコン窒化膜形成以降に行なう
と半導体素子領域の冗長部をボンディングパッドと同時
に開孔しておく必要があり、ｉｉ１？Ａ性上の問題とな
る。尚、第１のシリコン酸化膜の気相成長時の０２は、
Ｎ、０やＯ３でも良く、又第２のシリコン酸化膜は減圧
反応によらず常圧に近い反応圧で気相成長したものでも
良く、更に各シリコン酸化膜は気相成長時にＰＯ（ＣＨ
，）、やＰ（ＣＨｌ）８等を添加したリンガラス膜も適
用出来た。この他、ＴＥＯＳに賛えて５ｉ（ＱＣＨ３）
４等の有機シランも応用可能である。
断して収率を上げる冗長回路を持つＬＳＩメモリーの製
造にも適用したが、第２図の如く金属配［１１３上の前
記実施例と同じ気相成長シリコン酸化膜１４．１５を所
定量異方性エッチバックしてから、トランジスタ特性等
の安定化の為４５０°Ｃ１３％Ｈｚ ／ Ａ ｒ雰囲気
中で３０分間シンター処理を行なった後、選択エッチし
ボンディングパッド１７を開孔し、電気特性測定並びに
レーザー修復処理をしてから、シリコン窒化膜１６を約
１．０μｍ積層させ、該シリコン窒化膜１６を選択ドラ
イエツチングしてボンディングパッド１７を再度開孔し
た１以上の様にしてなる半導体装置は、前記実施例と同
様な改善効果が認められ信頼性向上が図れた。尚この中
で修復処理は、屈折率が２．０程度に高くレーザーの通
り難いシリコン窒化膜を掛ける前に行なうのが効率的で
、信頼性も確保され、シリコン窒化膜形成以降に行なう
と半導体素子領域の冗長部をボンディングパッドと同時
に開孔しておく必要があり、ｉｉ１？Ａ性上の問題とな
る。尚、第１のシリコン酸化膜の気相成長時の０２は、
Ｎ、０やＯ３でも良く、又第２のシリコン酸化膜は減圧
反応によらず常圧に近い反応圧で気相成長したものでも
良く、更に各シリコン酸化膜は気相成長時にＰＯ（ＣＨ
，）、やＰ（ＣＨｌ）８等を添加したリンガラス膜も適
用出来た。この他、ＴＥＯＳに賛えて５ｉ（ＱＣＨ３）
４等の有機シランも応用可能である。
一方に工程途中に於ける気相成長、エツチング処理のプ
ラズマ装置等から発生する電荷ダメージを消去する紫外
線照射処理を各工程間で施しても良く、金属配線形成後
に、ヒロックの発生が問題ないのならシンター処理をし
てからシリコン酸化膜の成長を行なっても良く、更にシ
リコン窒化膜上にモールドストレス緩和の為にポリイミ
ド樹脂等を積層したものにも応用出来る。
ラズマ装置等から発生する電荷ダメージを消去する紫外
線照射処理を各工程間で施しても良く、金属配線形成後
に、ヒロックの発生が問題ないのならシンター処理をし
てからシリコン酸化膜の成長を行なっても良く、更にシ
リコン窒化膜上にモールドストレス緩和の為にポリイミ
ド樹脂等を積層したものにも応用出来る。
又本発明は、ＭＯＳ−ＬＳＩの他に、バイポーラ、ＤＭ
Ｏ３及びこれらを組み合わせたＬＳＩ等や多層配線の半
導体装置にも適用でき、金属配線としてはＡＩ２にＳｉ
、Ｔｉ、Ｐｔ、Ｍｇ等を含むものや、ヒロック、コンタ
クトバリヤーにＴｉ、Ｗ、Ｐｔ、Ｍｏ等の高融点金属や
その窒化物、ケイ化物あるいはこれらの合金を上あるい
は下に積層構造となったものでも良い。
Ｏ３及びこれらを組み合わせたＬＳＩ等や多層配線の半
導体装置にも適用でき、金属配線としてはＡＩ２にＳｉ
、Ｔｉ、Ｐｔ、Ｍｇ等を含むものや、ヒロック、コンタ
クトバリヤーにＴｉ、Ｗ、Ｐｔ、Ｍｏ等の高融点金属や
その窒化物、ケイ化物あるいはこれらの合金を上あるい
は下に積層構造となったものでも良い。
［発明の効果］
以上本発明によれば、最終保護絶縁膜の構成として、特
に気相成長条件を異にしたＴＥＯＳからのシリコン酸化
膜を組み合わせプラズマシリコン窒化膜の下地膜とした
積層構造とし、微細化されたＭＯＳＬＳＩ等の半導体装
置に於ける保護絶縁膜の付き回り不具合を改善し、耐湿
性、耐汚染効果の向上により、電気特性を含めた長期信
頼性に関わる品質改善効果があり、より微細化された半
導体装置の安定供給を可能にするものである。
に気相成長条件を異にしたＴＥＯＳからのシリコン酸化
膜を組み合わせプラズマシリコン窒化膜の下地膜とした
積層構造とし、微細化されたＭＯＳＬＳＩ等の半導体装
置に於ける保護絶縁膜の付き回り不具合を改善し、耐湿
性、耐汚染効果の向上により、電気特性を含めた長期信
頼性に関わる品質改善効果があり、より微細化された半
導体装置の安定供給を可能にするものである。
第１図−ａ〜第１図−〇、第２図は本発明による半導体
装置の製造方法の実施例を示す概略断面図である。 第３図は、従来の半導体装置の製造方法に係わる概略断
面図である。 １１・・・シリコン基板 １２・・・層間絶縁膜 １３・・・金属配線 １４・・・第１のシリコン酸化膜 １５・・・第２のシリコン酸化膜 １６・・・シリコン窒化膜 １７・・・ポンプイングツ＼・ンド １８・・・シリコン酸化膜 １９・・・ボイド 以上 出願人 セイコーエプソン株式会社
装置の製造方法の実施例を示す概略断面図である。 第３図は、従来の半導体装置の製造方法に係わる概略断
面図である。 １１・・・シリコン基板 １２・・・層間絶縁膜 １３・・・金属配線 １４・・・第１のシリコン酸化膜 １５・・・第２のシリコン酸化膜 １６・・・シリコン窒化膜 １７・・・ポンプイングツ＼・ンド １８・・・シリコン酸化膜 １９・・・ボイド 以上 出願人 セイコーエプソン株式会社
Claims (1)
- 半導体装置の最終金属配線上の保護絶縁膜形成に於いて
、少なくとも、有機シランと支燃性ガスをプラズマ気相
反応させた第１のシリコン酸化膜を形成する工程、有機
シランとオゾンガスを熱気相反応させた第２のシリコン
酸化膜を形成する工程、積層された該シリコン酸化膜の
所定膜厚を異方性エッチバックする工程、プラズマ反応
によるシリコン窒化膜を形成する工程、外部電極取り出
し用のボンディングパッドを開孔する工程を具備したこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28405390A JPH04158551A (ja) | 1990-10-22 | 1990-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28405390A JPH04158551A (ja) | 1990-10-22 | 1990-10-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04158551A true JPH04158551A (ja) | 1992-06-01 |
Family
ID=17673682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28405390A Pending JPH04158551A (ja) | 1990-10-22 | 1990-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04158551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5888909A (en) * | 1996-07-19 | 1999-03-30 | Sony Corporation | Method of forming interlayer film |
| JP2008244056A (ja) * | 2007-03-27 | 2008-10-09 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
-
1990
- 1990-10-22 JP JP28405390A patent/JPH04158551A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5888909A (en) * | 1996-07-19 | 1999-03-30 | Sony Corporation | Method of forming interlayer film |
| US6136726A (en) * | 1996-07-19 | 2000-10-24 | Sony Corporation | Method of forming interlayer film by altering fluidity of deposited layers |
| US6221756B1 (en) | 1996-07-19 | 2001-04-24 | Sony Corporation | Method of forming interlayer film |
| US6232245B1 (en) * | 1996-07-19 | 2001-05-15 | Sony Corporation | Method of forming interlayer film |
| JP2008244056A (ja) * | 2007-03-27 | 2008-10-09 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194304B1 (en) | Semiconductor device and method of fabricating the same | |
| JPH07312368A (ja) | 絶縁膜の平坦化構造を形成するための方法 | |
| JPH10275805A (ja) | 半導体装置の製造方法 | |
| US5225358A (en) | Method of forming late isolation with polishing | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JP3176017B2 (ja) | 半導体装置の製造方法 | |
| JPH10313067A (ja) | 半導体電子装置における平坦性を向上させるために中間誘電体層を実現するプロセス | |
| KR920006573B1 (ko) | 보호층내에 배선을 매설한 반도체 직접회로의 제조방법 | |
| US5539247A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
| JP3262162B2 (ja) | 半導体装置 | |
| JP3159253B2 (ja) | 半導体装置の製造方法 | |
| JP3333313B2 (ja) | 半導体装置の製造方法 | |
| JPH04158551A (ja) | 半導体装置の製造方法 | |
| JPH10335323A (ja) | 半導体構造体の隣接するゲート電極の間の間隙の充填方法 | |
| JPH10209299A (ja) | 半導体装置およびその製造方法 | |
| US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
| KR101093123B1 (ko) | 집접 회로 기술에 있어서의 극도로 균일한 실리사이드 | |
| JP2739846B2 (ja) | 半導体装置の製造方法 | |
| JPH01185945A (ja) | 半導体装置の製造方法 | |
| JPH11150179A (ja) | 溝分離型半導体装置の製造方法 | |
| JPH02162722A (ja) | 半導体装置の製造方法 | |
| JPH04158519A (ja) | 半導体装置の製造方法 | |
| KR100440470B1 (ko) | 반도체 소자 제조 방법 | |
| TW457683B (en) | Cu damascene processes preventing hillock on the surface | |
| JPH01239940A (ja) | 半導体装置 |