JP3159253B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3159253B2 JP3159253B2 JP22921998A JP22921998A JP3159253B2 JP 3159253 B2 JP3159253 B2 JP 3159253B2 JP 22921998 A JP22921998 A JP 22921998A JP 22921998 A JP22921998 A JP 22921998A JP 3159253 B2 JP3159253 B2 JP 3159253B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- polysilazane
- silicon oxide
- based sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、段差部を平坦化する層間絶縁膜又は
パッシベーション膜等の平坦化膜を備えた半導体装置の
製造方法に関する。
方法に関し、特に、段差部を平坦化する層間絶縁膜又は
パッシベーション膜等の平坦化膜を備えた半導体装置の
製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化・高速化に
伴い、多層配線で半導体素子間を接続することが行われ
ている。多層配線のチップの表面は凹凸状の段差部を有
するので、その段差部を平坦化するために層間絶縁膜又
はパッシベーション膜等の平坦化膜を被覆する必要があ
る。
伴い、多層配線で半導体素子間を接続することが行われ
ている。多層配線のチップの表面は凹凸状の段差部を有
するので、その段差部を平坦化するために層間絶縁膜又
はパッシベーション膜等の平坦化膜を被覆する必要があ
る。
【０００３】通常、層間絶縁膜としては、リン含有シリ
ケートガラス（ＰＳＧ）、ボロン・リン含有シリケート
ガラス（ＢＰＳＧ）等が使用される。不純物を一定以上
含有したこれらのシリケートガラスは軟化点が下降し、
高温炉で一定時間以上熱処理することにより、表面の段
差部をカバーするようにリフローするため、この現象を
利用したリフロー法が採用されている。
ケートガラス（ＰＳＧ）、ボロン・リン含有シリケート
ガラス（ＢＰＳＧ）等が使用される。不純物を一定以上
含有したこれらのシリケートガラスは軟化点が下降し、
高温炉で一定時間以上熱処理することにより、表面の段
差部をカバーするようにリフローするため、この現象を
利用したリフロー法が採用されている。
【０００４】しかし、リフロー法は８００〜９００℃の
高温で行われるため、アルミ配線等耐熱性の低い配線層
を導電層として使用している場合にはリフロー法の採用
は困難である。
高温で行われるため、アルミ配線等耐熱性の低い配線層
を導電層として使用している場合にはリフロー法の採用
は困難である。
【０００５】そこで、より低温での平坦化を実現するた
め、テトラエトキシオルソシラン（ＴＥＯＳ）とオゾン
（Ｏ３）をプラズマ中で反応させたプラズマＴＥＯＳシ
リコン酸化膜を使用する方法が知られている。この方法
では比較的配線の間隔が狭いパターンに対して有効であ
るが、広い凹部が存在すると、その凹部の埋め込み性が
低下するため有効とはいえない。
め、テトラエトキシオルソシラン（ＴＥＯＳ）とオゾン
（Ｏ３）をプラズマ中で反応させたプラズマＴＥＯＳシ
リコン酸化膜を使用する方法が知られている。この方法
では比較的配線の間隔が狭いパターンに対して有効であ
るが、広い凹部が存在すると、その凹部の埋め込み性が
低下するため有効とはいえない。
【０００６】また、プラズマＴＥＯＳ酸化膜とポリシロ
キサン系スピンオングラス（ＳＯＧ）を組み合わせるこ
とにより、広い凹部での平坦性をポリシロキサン系ＳＯ
Ｇの埋設性を利用して、平坦性を向上させる方法が提案
されている。しかし、プラズマＴＥＯＳ酸化膜とポリシ
ロキサン系ＳＯＧとの組合せは、アルミ配線の段差部が
大きい場合、低粘性のポリシロキサン系ＳＯＧを一度塗
布しただけでは十分な埋設性を得ることは難しく、従っ
て、数度ポリシロキサン系ＳＯＧを塗布して膜厚を厚く
したり、下層のプラズマ酸化膜を厚くして埋設性を向上
させようとしている。この方法では層間膜の膜厚均一性
が悪化したり、また、プラズマ酸化膜を厚くすることに
より、狭い配線間隔を持つアルミ配線パターンではプラ
ズマ酸化膜の堆積が配線パターンの上部でオーバーハン
グし、ボイドが発生するという問題を生じる。さらに、
ポリシロキサン系ＳＯＧの重ね塗りは時間を要し、半導
体製造の生産性を低下させる。
キサン系スピンオングラス（ＳＯＧ）を組み合わせるこ
とにより、広い凹部での平坦性をポリシロキサン系ＳＯ
Ｇの埋設性を利用して、平坦性を向上させる方法が提案
されている。しかし、プラズマＴＥＯＳ酸化膜とポリシ
ロキサン系ＳＯＧとの組合せは、アルミ配線の段差部が
大きい場合、低粘性のポリシロキサン系ＳＯＧを一度塗
布しただけでは十分な埋設性を得ることは難しく、従っ
て、数度ポリシロキサン系ＳＯＧを塗布して膜厚を厚く
したり、下層のプラズマ酸化膜を厚くして埋設性を向上
させようとしている。この方法では層間膜の膜厚均一性
が悪化したり、また、プラズマ酸化膜を厚くすることに
より、狭い配線間隔を持つアルミ配線パターンではプラ
ズマ酸化膜の堆積が配線パターンの上部でオーバーハン
グし、ボイドが発生するという問題を生じる。さらに、
ポリシロキサン系ＳＯＧの重ね塗りは時間を要し、半導
体製造の生産性を低下させる。
【０００７】そのため、狭い配線間隔でも十分に埋設で
き、また厚い配線に対しても同様の効果が得られるよう
に、ポリシラザン系ＳＯＧを使用する方法が提案されて
いる。ポリシラザン系ＳＯＧ単層による平坦化では狭い
配線間隔でも十分に埋設でき、また厚い配線に対しても
同様の効果が得られる。
き、また厚い配線に対しても同様の効果が得られるよう
に、ポリシラザン系ＳＯＧを使用する方法が提案されて
いる。ポリシラザン系ＳＯＧ単層による平坦化では狭い
配線間隔でも十分に埋設でき、また厚い配線に対しても
同様の効果が得られる。
【０００８】また、特開平８ー１４８５５９号公報で
は、表面に段差を有する基板表面上にポリシラザンを塗
布する工程と、ポリシラザンを非酸化性雰囲気中でキュ
アする工程とを含む半導体装置の製造方法が開示されて
いる。この従来の半導体装置の製造方法は又、ポリシラ
ザン塗布前にプラズマＣＶＤによるＴＥＯＳ膜を形成す
る点が開示されている。
は、表面に段差を有する基板表面上にポリシラザンを塗
布する工程と、ポリシラザンを非酸化性雰囲気中でキュ
アする工程とを含む半導体装置の製造方法が開示されて
いる。この従来の半導体装置の製造方法は又、ポリシラ
ザン塗布前にプラズマＣＶＤによるＴＥＯＳ膜を形成す
る点が開示されている。
【０００９】
【発明が解決しようとする課題】しかし、従来のポリシ
ラザン系ＳＯＧを用いた方法では、ポリシラザン系ＳＯ
Ｇをシリケートガラスに変化させるために、水蒸気雰囲
気中で加水分解重縮合反応を進行させる必要性があり、
水蒸気雰囲気での処理のため、Ｈ２Ｏのアルミ配線への
ダメージが大きく、また、加水分解重縮合反応によって
生成されたアンモニア（ＮＨ３）によりアルミ配線がダ
メージを受けるおそれがある。このアルミ配線へのダメ
ージが大きくなると、腐食が発生するか、または、腐食
まで至らないものの、配線が欠損し、局所的に配線幅が
狭くなる場合がある。配線幅が狭くなるとその部分に流
れる電流密度が増加し、エレクトロマイグレーション現
象が発生しやすくなる。欠損が大きくなると断線に至る
場合もあり、信頼性上、大きな問題を招くおそれがあ
る。
ラザン系ＳＯＧを用いた方法では、ポリシラザン系ＳＯ
Ｇをシリケートガラスに変化させるために、水蒸気雰囲
気中で加水分解重縮合反応を進行させる必要性があり、
水蒸気雰囲気での処理のため、Ｈ２Ｏのアルミ配線への
ダメージが大きく、また、加水分解重縮合反応によって
生成されたアンモニア（ＮＨ３）によりアルミ配線がダ
メージを受けるおそれがある。このアルミ配線へのダメ
ージが大きくなると、腐食が発生するか、または、腐食
まで至らないものの、配線が欠損し、局所的に配線幅が
狭くなる場合がある。配線幅が狭くなるとその部分に流
れる電流密度が増加し、エレクトロマイグレーション現
象が発生しやすくなる。欠損が大きくなると断線に至る
場合もあり、信頼性上、大きな問題を招くおそれがあ
る。
【００１０】また、特開平８ー１４８５５９号公報に
は、ポリシラザン塗布前にプラズマＣＶＤによるＴＥＯ
Ｓ膜を形成する点が開示されているが、ポリシラザン系
ＳＯＧ／ポリシロキサン系ＳＯＧ／シリコン酸化膜の３
層構造を形成する点は開示されておらず、減圧熱処理工
程により、反応生成物であるアンモニア（ＮＨ３）、ア
ルコール（ＲＯＨ）を強制排出する点についても開示さ
れていない。
は、ポリシラザン塗布前にプラズマＣＶＤによるＴＥＯ
Ｓ膜を形成する点が開示されているが、ポリシラザン系
ＳＯＧ／ポリシロキサン系ＳＯＧ／シリコン酸化膜の３
層構造を形成する点は開示されておらず、減圧熱処理工
程により、反応生成物であるアンモニア（ＮＨ３）、ア
ルコール（ＲＯＨ）を強制排出する点についても開示さ
れていない。
【００１１】本発明は、上記課題を解決するためになさ
れたものであり、良質で平坦性の優れた平坦化膜を備え
た半導体装置の製造方法を提供することを目的とする。
れたものであり、良質で平坦性の優れた平坦化膜を備え
た半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、段差部を平坦化する平坦化膜を備えた半導体
装置の製造方法であって、前記平坦化膜は、前記段差部
上にシリコン酸化膜を形成する工程と、前記シリコン酸
化膜上にポリシロキサン系ＳＯＧ（スピンオングラス）
を被覆し、前記ポリシロキサン系ＳＯＧを加熱処理し
て、溶媒成分を除去する工程と、前記ポリシロキサン系
ＳＯＧ上にポリシラザン系ＳＯＧを被覆し、前記ポリシ
ラザン系ＳＯＧを減圧熱処理して、前記ポリシロキサン
系ＳＯＧの重縮合反応の結果生じたＨ２Ｏを用いて、前
記ポリシラザン系ＳＯＧの重縮合反応を起こさせ、シリ
コン酸化膜を形成するとともに、前記ポリシラザン系Ｓ
ＯＧの重縮合反応の結果生じた不純物を除去する工程
と、により形成されることを特徴とするものである。
造方法は、段差部を平坦化する平坦化膜を備えた半導体
装置の製造方法であって、前記平坦化膜は、前記段差部
上にシリコン酸化膜を形成する工程と、前記シリコン酸
化膜上にポリシロキサン系ＳＯＧ（スピンオングラス）
を被覆し、前記ポリシロキサン系ＳＯＧを加熱処理し
て、溶媒成分を除去する工程と、前記ポリシロキサン系
ＳＯＧ上にポリシラザン系ＳＯＧを被覆し、前記ポリシ
ラザン系ＳＯＧを減圧熱処理して、前記ポリシロキサン
系ＳＯＧの重縮合反応の結果生じたＨ２Ｏを用いて、前
記ポリシラザン系ＳＯＧの重縮合反応を起こさせ、シリ
コン酸化膜を形成するとともに、前記ポリシラザン系Ｓ
ＯＧの重縮合反応の結果生じた不純物を除去する工程
と、により形成されることを特徴とするものである。
【００１３】減圧熱処理する工程の後に、ポリシラザン
系ＳＯＧ上にシリコン酸化膜を被覆する工程を有しても
よい。
系ＳＯＧ上にシリコン酸化膜を被覆する工程を有しても
よい。
【００１４】上記シリコン酸化膜は、ＴＥＯＳ（テトラ
エトキシオルソシラン）を原料としたプラズマシリコン
酸化膜、ＳｉＨ４を原料としたプラズマシリコン酸化膜
又はＳｉＨ４を原料とした低温熱酸化膜からなる群から
選択される物質であるのが好ましい。
エトキシオルソシラン）を原料としたプラズマシリコン
酸化膜、ＳｉＨ４を原料としたプラズマシリコン酸化膜
又はＳｉＨ４を原料とした低温熱酸化膜からなる群から
選択される物質であるのが好ましい。
【００１５】減圧熱処理する工程は、３５０乃至５５０
℃の範囲内で行われるのが好ましい。
℃の範囲内で行われるのが好ましい。
【００１６】上記平坦化膜は、例えば、層間絶縁膜、パ
ッシベーション膜である。
ッシベーション膜である。
【００１７】本発明によれば、平坦化膜にポリシラザン
系ＳＯＧとポリシロキサン系ＳＯＧとを有するので、配
線層等の段差部の平坦性がより向上する。
系ＳＯＧとポリシロキサン系ＳＯＧとを有するので、配
線層等の段差部の平坦性がより向上する。
【００１８】また、従来個別に使用されていたポリシロ
キサン系ＳＯＧとポリシラザン系ＳＯＧを併せて使用す
ることにより、各々単体で使用していた際に得られなか
った平坦性の実現と、残留ガスが少ない良好な平坦化膜
を得ることができる。特に、ポリシラザン系ＳＯＧを単
体で使用する場合、水蒸気雰囲気で加熱処理を実施する
ため、アルミ配線が雰囲気中のＨ２Ｏ、または反応生成
物であるＮＨ３により腐食を誘発される危険性が多大に
あった。それに反して、本発明では減圧雰囲気中にて加
熱処理するために、反応生成物であるアンモニア（ＮＨ
３）、アルコール（ＲＯＨ）は減圧処理にて強制排出さ
れるため、アルミ配線が腐食されることはなく、また、
配線の欠損もみられないという効果が得られる。
キサン系ＳＯＧとポリシラザン系ＳＯＧを併せて使用す
ることにより、各々単体で使用していた際に得られなか
った平坦性の実現と、残留ガスが少ない良好な平坦化膜
を得ることができる。特に、ポリシラザン系ＳＯＧを単
体で使用する場合、水蒸気雰囲気で加熱処理を実施する
ため、アルミ配線が雰囲気中のＨ２Ｏ、または反応生成
物であるＮＨ３により腐食を誘発される危険性が多大に
あった。それに反して、本発明では減圧雰囲気中にて加
熱処理するために、反応生成物であるアンモニア（ＮＨ
３）、アルコール（ＲＯＨ）は減圧処理にて強制排出さ
れるため、アルミ配線が腐食されることはなく、また、
配線の欠損もみられないという効果が得られる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図１は、本発明の第１の実施
の形態に係る半導体装置の製造方法を工程順に示す断面
図である。
を参照しながら説明する。図１は、本発明の第１の実施
の形態に係る半導体装置の製造方法を工程順に示す断面
図である。
【００２０】まず、図１（Ａ）に示すように、シリコン
基板１の拡散領域を囲むように、素子間を電気的に絶縁
分離するためのフィールド酸化膜２をＬＯＣＯＳ（loca
l oxidation of silicon）法によって形成する。
基板１の拡散領域を囲むように、素子間を電気的に絶縁
分離するためのフィールド酸化膜２をＬＯＣＯＳ（loca
l oxidation of silicon）法によって形成する。
【００２１】次いで、フィールド酸化膜２を形成する際
にマスクとして使用したシリコン窒化膜とその下部のシ
リコン酸化膜を除去した後、ゲート酸化膜としての極薄
膜のシリコン酸化膜を成長させる。その後、多結晶シリ
コン層をＣＶＤ法により拡散層を形成したシリコン基板
１上に堆積させる。
にマスクとして使用したシリコン窒化膜とその下部のシ
リコン酸化膜を除去した後、ゲート酸化膜としての極薄
膜のシリコン酸化膜を成長させる。その後、多結晶シリ
コン層をＣＶＤ法により拡散層を形成したシリコン基板
１上に堆積させる。
【００２２】次いで、上記の積層構造を有するシリコン
基板１にフォトリソグラフィを用いてゲート配線パター
ン３をパターニングする。イオン注入によりＭＯＳＦＥ
Ｔのソース／ドレイン領域や抵抗領域等を形成する。こ
れらの素子を形成した後、ＴＥＯＳ、ジボラン（Ｂ２Ｈ
６）、ホスフィン（ＰＨ３）を原料としたＢＰＳＧ膜４
をＣＶＤ法により基板表面全体を覆うように堆積させ
る。このＢＰＳＧ膜４はリフローして平坦化させ、ゲー
ト配線パターン３と上部の配線パターンとの絶縁膜とし
て機能する。ＢＰＳＧ膜４上にシリコン１％、銅０．５
％を含むアルミ合金層を約７００ｎｍ程度、スパッタ法
で形成する。その後、フォトリソグラフィにより、導電
層であるアルミ配線をパターニングし、エッチングによ
りアルミ配線パターン５を形成する。アルミ配線パター
ン５をパターニングした結果、ウェハ表面に約７００ｎ
ｍの凹凸状の段差部が形成される。
基板１にフォトリソグラフィを用いてゲート配線パター
ン３をパターニングする。イオン注入によりＭＯＳＦＥ
Ｔのソース／ドレイン領域や抵抗領域等を形成する。こ
れらの素子を形成した後、ＴＥＯＳ、ジボラン（Ｂ２Ｈ
６）、ホスフィン（ＰＨ３）を原料としたＢＰＳＧ膜４
をＣＶＤ法により基板表面全体を覆うように堆積させ
る。このＢＰＳＧ膜４はリフローして平坦化させ、ゲー
ト配線パターン３と上部の配線パターンとの絶縁膜とし
て機能する。ＢＰＳＧ膜４上にシリコン１％、銅０．５
％を含むアルミ合金層を約７００ｎｍ程度、スパッタ法
で形成する。その後、フォトリソグラフィにより、導電
層であるアルミ配線をパターニングし、エッチングによ
りアルミ配線パターン５を形成する。アルミ配線パター
ン５をパターニングした結果、ウェハ表面に約７００ｎ
ｍの凹凸状の段差部が形成される。
【００２３】次いで、図１（Ｂ）に示すように、アルミ
配線パターン５上に、ＴＥＯＳを原料として作製された
プラズマシリコン酸化膜６をＣＶＤ法により堆積する。
プラズマシリコン酸化膜６は、後述するポリシロキサン
系ＳＯＧ７をキュアすることにより発生するＨ＋イオ
ン、或いはＯＨ−イオンのアルミ配線パターン５への悪
影響を防ぐために用いられる。また、ＴＥＯＳを用いて
ＣＶＤで堆積した酸化膜６には自己平坦化機能があり、
後述するポリシロキサン系ＳＯＧ７をスピンコートする
前にＴＥＯＳを用いたプラズマシリコン酸化膜６を形成
することにより、表面の凹部をある程度、埋設すること
ができる。
配線パターン５上に、ＴＥＯＳを原料として作製された
プラズマシリコン酸化膜６をＣＶＤ法により堆積する。
プラズマシリコン酸化膜６は、後述するポリシロキサン
系ＳＯＧ７をキュアすることにより発生するＨ＋イオ
ン、或いはＯＨ−イオンのアルミ配線パターン５への悪
影響を防ぐために用いられる。また、ＴＥＯＳを用いて
ＣＶＤで堆積した酸化膜６には自己平坦化機能があり、
後述するポリシロキサン系ＳＯＧ７をスピンコートする
前にＴＥＯＳを用いたプラズマシリコン酸化膜６を形成
することにより、表面の凹部をある程度、埋設すること
ができる。
【００２４】次いで、図１（Ｃ）に示すように、プラズ
マシリコン酸化膜６で埋設できなかったアルミ配線パタ
ーン５間の凹部を埋没させるように、ポリシロキサン系
ＳＯＧ７をスピンコートする。このポリシロキサン系Ｓ
ＯＧ７は下記の化学式１の構造を有する。
マシリコン酸化膜６で埋設できなかったアルミ配線パタ
ーン５間の凹部を埋没させるように、ポリシロキサン系
ＳＯＧ７をスピンコートする。このポリシロキサン系Ｓ
ＯＧ７は下記の化学式１の構造を有する。
【００２５】
【化１】 ここで、ｎは５０〜５００００程度の整数である。この
ポリシロキサン系ＳＯＧ７は、上記プラズマシリコン酸
化膜６で埋設できなかった凹部を埋設することができる
が、従来の方法では、このポリシロキサン系ＳＯＧ７の
粘性が０．１ｃｐと低いため、一度のスピンコートで埋
設できる凹部は限られており、数度回数を重ねて塗布す
るか、または下層のプラズマＴＥＯＳシリコン酸化膜を
十分に厚く堆積する必要があった。
ポリシロキサン系ＳＯＧ７は、上記プラズマシリコン酸
化膜６で埋設できなかった凹部を埋設することができる
が、従来の方法では、このポリシロキサン系ＳＯＧ７の
粘性が０．１ｃｐと低いため、一度のスピンコートで埋
設できる凹部は限られており、数度回数を重ねて塗布す
るか、または下層のプラズマＴＥＯＳシリコン酸化膜を
十分に厚く堆積する必要があった。
【００２６】そのポリシロキサン系ＳＯＧ７は化学式１
を基本とする構造を有しているため、加熱処理をする
と、 ［Ｓｉ（ＯＨ）２−Ｏ−Ｓｉ（ＯＨ）２−］ｎ→［Ｓｉ
Ｏ−Ｏ−ＳｉＯ−］ｎ＋ｎＨ２Ｏ という反応式で示される脱水重縮合反応を起こし、その
結果、下記の化学式２の構造を有するシリコン酸化膜を
形成することができる。
を基本とする構造を有しているため、加熱処理をする
と、 ［Ｓｉ（ＯＨ）２−Ｏ−Ｓｉ（ＯＨ）２−］ｎ→［Ｓｉ
Ｏ−Ｏ−ＳｉＯ−］ｎ＋ｎＨ２Ｏ という反応式で示される脱水重縮合反応を起こし、その
結果、下記の化学式２の構造を有するシリコン酸化膜を
形成することができる。
【００２７】
【化２】 この反応が進行した結果、反応生成物としてＨ２Ｏが発
生する。
生する。
【００２８】次いで、図１（Ｄ）に示すように、ポリシ
ロキサン系ＳＯＧ７の上層に粘性の高いポリシラザン系
ＳＯＧ８をスピンコートし、従来のポリシロキサン系Ｓ
ＯＧ７、または、ポリシラザン系ＳＯＧ８単体で形成さ
れた層間膜より平坦性を上昇させることができる。ポリ
シラザン系ＳＯＧ８は下記の化学式３の構造を有する。
ロキサン系ＳＯＧ７の上層に粘性の高いポリシラザン系
ＳＯＧ８をスピンコートし、従来のポリシロキサン系Ｓ
ＯＧ７、または、ポリシラザン系ＳＯＧ８単体で形成さ
れた層間膜より平坦性を上昇させることができる。ポリ
シラザン系ＳＯＧ８は下記の化学式３の構造を有する。
【００２９】
【化３】 ここで、ｎは５０〜５００００程度の整数である。ポリ
シラザン系ＳＯＧ８は水蒸気雰囲気中で熱処理すること
により、 ［ＳｉＨ（ＯＣＨ３）−ＮＨ−ＳｉＨ−］ｎ＋ｎＨ２Ｏ
→［ＳｉＯ−Ｏ−ＳｉＯ−］ｎ＋ｎＮＨ３＋ｎＣＨ３Ｏ
Ｈ＋（その他） の反応式で示される加水分解重縮合反応が進行し、化学
式２の骨格を有するシリコン酸化膜を形成することがで
きる。しかしながら、この反応の結果、アンモニア（Ｎ
Ｈ３）、アルコール（ＲＯＨ）、等不純物が発生する。
特に、ＮＨ３は腐食性ガスであり、このガスが下層導電
層であるアルミ合金パターンと化学反応し、腐食が発生
するおそれがある。また、腐食まで至らないものの、配
線が欠損し、局所的に配線幅が狭くなる場合がある。配
線幅が狭くなるとその部分に流れる電流密度が増加し、
エレクトロマイグレーション現象が発生しやすくなる。
欠損が大きくなると断線に至る場合もある。
シラザン系ＳＯＧ８は水蒸気雰囲気中で熱処理すること
により、 ［ＳｉＨ（ＯＣＨ３）−ＮＨ−ＳｉＨ−］ｎ＋ｎＨ２Ｏ
→［ＳｉＯ−Ｏ−ＳｉＯ−］ｎ＋ｎＮＨ３＋ｎＣＨ３Ｏ
Ｈ＋（その他） の反応式で示される加水分解重縮合反応が進行し、化学
式２の骨格を有するシリコン酸化膜を形成することがで
きる。しかしながら、この反応の結果、アンモニア（Ｎ
Ｈ３）、アルコール（ＲＯＨ）、等不純物が発生する。
特に、ＮＨ３は腐食性ガスであり、このガスが下層導電
層であるアルミ合金パターンと化学反応し、腐食が発生
するおそれがある。また、腐食まで至らないものの、配
線が欠損し、局所的に配線幅が狭くなる場合がある。配
線幅が狭くなるとその部分に流れる電流密度が増加し、
エレクトロマイグレーション現象が発生しやすくなる。
欠損が大きくなると断線に至る場合もある。
【００３０】そこで、ポリシラザン系ＳＯＧ８／ポリシ
ロキサン系ＳＯＧ７／プラズマシリコン酸化膜６を形成
した後、３５０〜５５０℃の範囲で、減圧熱処理を行
う。減圧熱処理のため、ポリシラザン系ＳＯＧ８が重縮
合反応を起こした結果生じるアンモニア（ＮＨ３）、ア
ルコール（ＲＯＨ）を強制排出することができる。
ロキサン系ＳＯＧ７／プラズマシリコン酸化膜６を形成
した後、３５０〜５５０℃の範囲で、減圧熱処理を行
う。減圧熱処理のため、ポリシラザン系ＳＯＧ８が重縮
合反応を起こした結果生じるアンモニア（ＮＨ３）、ア
ルコール（ＲＯＨ）を強制排出することができる。
【００３１】また、ポリシラザン系ＳＯＧ８の加水分解
のためのＨ２Ｏはポリシロキサン系ＳＯＧ７が加熱処理
により重縮合反応を起こした結果生じたＨ２Ｏにより供
給される。
のためのＨ２Ｏはポリシロキサン系ＳＯＧ７が加熱処理
により重縮合反応を起こした結果生じたＨ２Ｏにより供
給される。
【００３２】従って、ポリシロキサン系ＳＯＧ７の重縮
合反応の結果生じたＨ２Ｏはポリシラザン系ＳＯＧ８の
加水分解重縮合反応に使用され、その反応の結果生じた
アンモニア（ＮＨ３）、アルコール（ＲＯＨ）は減圧処
理にて強制排出される。このため、層間膜中に残存する
残留ガスが少なく、平坦性の優れた絶縁層間膜を得るこ
とができ、上層のアルミ合金層のフォトリソグラフィに
よるパターニングの寸法精度が上昇するという効果がも
たらされる。
合反応の結果生じたＨ２Ｏはポリシラザン系ＳＯＧ８の
加水分解重縮合反応に使用され、その反応の結果生じた
アンモニア（ＮＨ３）、アルコール（ＲＯＨ）は減圧処
理にて強制排出される。このため、層間膜中に残存する
残留ガスが少なく、平坦性の優れた絶縁層間膜を得るこ
とができ、上層のアルミ合金層のフォトリソグラフィに
よるパターニングの寸法精度が上昇するという効果がも
たらされる。
【００３３】本発明によれば、ポリシラザン系ＳＯＧ８
／ポリシロキサン系ＳＯＧ７／プラズマシリコン酸化膜
６の３層構造を有する層間絶縁膜は、アルミ配線パター
ン５により形成された段差を十分に被覆し、良好な平坦
性を得ることができる。
／ポリシロキサン系ＳＯＧ７／プラズマシリコン酸化膜
６の３層構造を有する層間絶縁膜は、アルミ配線パター
ン５により形成された段差を十分に被覆し、良好な平坦
性を得ることができる。
【００３４】また、減圧熱処理を施すことによりポリシ
ラザン系ＳＯＧ８膜から発生する反応生成物であり、か
つ層間絶縁膜の膜質等に悪影響を及ぼすＨ2Ｏ、Ｎ
Ｈ３，ＲＯＨ（アルコール；Ｒはアルキル基を示す。）
を強制的に排出し除去する。その結果、層間絶縁膜中に
残存する残留ガスが少なく、良質で平坦性の優れた層間
絶縁膜を得ることができる。
ラザン系ＳＯＧ８膜から発生する反応生成物であり、か
つ層間絶縁膜の膜質等に悪影響を及ぼすＨ2Ｏ、Ｎ
Ｈ３，ＲＯＨ（アルコール；Ｒはアルキル基を示す。）
を強制的に排出し除去する。その結果、層間絶縁膜中に
残存する残留ガスが少なく、良質で平坦性の優れた層間
絶縁膜を得ることができる。
【００３５】また、層間絶縁膜の平坦性が良好なため、
上層のアルミ合金パターンのフォトリソグラフィによる
パターニングの寸法精度が上昇するという効果がある。
上層のアルミ合金パターンのフォトリソグラフィによる
パターニングの寸法精度が上昇するという効果がある。
【００３６】さらに、不純物が非常に少ない層間絶縁膜
が得られるので、アルミ配線のエレクトロマイグレーシ
ョンを防止でき、半導体装置の信頼性が向上する。
が得られるので、アルミ配線のエレクトロマイグレーシ
ョンを防止でき、半導体装置の信頼性が向上する。
【００３７】上記実施の形態では、第１層のシリコン酸
化膜６はＳｉＨ４を原料としたプラズマシリコン酸化
膜、またはＳｉＨ４を原料とした低温熱酸化膜（ＬＴ
Ｏ：LowTemperature Oxide）であってもよい。
化膜６はＳｉＨ４を原料としたプラズマシリコン酸化
膜、またはＳｉＨ４を原料とした低温熱酸化膜（ＬＴ
Ｏ：LowTemperature Oxide）であってもよい。
【００３８】図２は、本発明の第２の実施の形態を説明
するための断面図である。図２に示すように、減圧熱処
理工程が終了した後に、層間絶縁膜の層膜をさらに厚く
するために、プラズマシリコン酸化膜、またはＳｉＨ４
を原料としたプラズマシリコン酸化膜、あるいはＳｉＨ
４を原料とした低温熱酸化膜（ＬＴＯ）を堆積し、シリ
コン酸化膜９／ポリシラザン系ＳＯＧ８／ポリシロキサ
ン系ＳＯＧ７／プラズマシリコン酸化膜６の４層構造と
することも可能である。
するための断面図である。図２に示すように、減圧熱処
理工程が終了した後に、層間絶縁膜の層膜をさらに厚く
するために、プラズマシリコン酸化膜、またはＳｉＨ４
を原料としたプラズマシリコン酸化膜、あるいはＳｉＨ
４を原料とした低温熱酸化膜（ＬＴＯ）を堆積し、シリ
コン酸化膜９／ポリシラザン系ＳＯＧ８／ポリシロキサ
ン系ＳＯＧ７／プラズマシリコン酸化膜６の４層構造と
することも可能である。
【００３９】第１及び第２の実施の形態では、本発明を
層間絶縁膜に適応したが、パッシベーション膜について
も適応することができる。図３は、本発明をパッシベー
ション膜構造について適応した第３の実施の形態を説明
するための断面図である。第３の実施の形態のパッシベ
ーション膜は、図３に示すように、ポリシラザン系ＳＯ
Ｇ８／ポリシロキサン系ＳＯＧ７／プラズマシリコン酸
化膜６の層構造を有し、ポリシラザン系ＳＯＧ８上にカ
バー膜１０であるプラズマシリコン酸化膜、プラズマシ
リコン酸窒化膜又はプラズマシリコン窒化膜等が被覆さ
れる。
層間絶縁膜に適応したが、パッシベーション膜について
も適応することができる。図３は、本発明をパッシベー
ション膜構造について適応した第３の実施の形態を説明
するための断面図である。第３の実施の形態のパッシベ
ーション膜は、図３に示すように、ポリシラザン系ＳＯ
Ｇ８／ポリシロキサン系ＳＯＧ７／プラズマシリコン酸
化膜６の層構造を有し、ポリシラザン系ＳＯＧ８上にカ
バー膜１０であるプラズマシリコン酸化膜、プラズマシ
リコン酸窒化膜又はプラズマシリコン窒化膜等が被覆さ
れる。
【００４０】従って、第３の実施の形態のパッシベーシ
ョン膜ではウェハ表面が平坦化されているため、カバー
膜１０が均一に堆積されることになる。従って、従来の
カバー膜のように局所的に膜厚が薄くなり、パッシベー
ション膜の効果が低減するというような不具合がなくな
る。また、均一にカバー膜１０が堆積されていることか
ら、パッケージからの局所的な応力集中によるダメージ
を軽減することができる。
ョン膜ではウェハ表面が平坦化されているため、カバー
膜１０が均一に堆積されることになる。従って、従来の
カバー膜のように局所的に膜厚が薄くなり、パッシベー
ション膜の効果が低減するというような不具合がなくな
る。また、均一にカバー膜１０が堆積されていることか
ら、パッケージからの局所的な応力集中によるダメージ
を軽減することができる。
【００４１】このパッシベーション膜では、シリコン酸
化膜６の代りに、ＳｉＨ４を原料としたプラズマシリコ
ン酸化膜、またはＳｉＨ４を原料とした低温熱酸化膜
（ＬＴＯ）としてもよい。
化膜６の代りに、ＳｉＨ４を原料としたプラズマシリコ
ン酸化膜、またはＳｉＨ４を原料とした低温熱酸化膜
（ＬＴＯ）としてもよい。
【００４２】図４は、本発明をパッシベーション膜構造
について適応した第４の実施の形態を説明するための断
面図である。図４に示すように、減圧熱処理工程が終了
した後、パッシベーション膜の層膜をさらに厚くするた
めに、プラズマＴＥＯＳシリコン酸化膜、またはＳｉＨ
４を原料としたプラズマシリコン酸化膜、あるいはＳｉ
Ｈ４を原料とした低温熱酸化膜（ＬＴＯ）を堆積し、シ
リコン酸化膜１１／ポリシラザン系ＳＯＧ８／ポリシロ
キサン系ＳＯＧ７／プラズマシリコン酸化膜６の層構造
とすることも可能である。
について適応した第４の実施の形態を説明するための断
面図である。図４に示すように、減圧熱処理工程が終了
した後、パッシベーション膜の層膜をさらに厚くするた
めに、プラズマＴＥＯＳシリコン酸化膜、またはＳｉＨ
４を原料としたプラズマシリコン酸化膜、あるいはＳｉ
Ｈ４を原料とした低温熱酸化膜（ＬＴＯ）を堆積し、シ
リコン酸化膜１１／ポリシラザン系ＳＯＧ８／ポリシロ
キサン系ＳＯＧ７／プラズマシリコン酸化膜６の層構造
とすることも可能である。
【００４３】本発明は、上記実施の形態に限定されるこ
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。
【００４４】
【実施例】次に、本発明の実施例を説明する。図１
（Ａ）に示すように、アルミ配線パターン５をパターニ
ングした結果、ウェハ表面に約７００ｎｍの凹凸状の段
差部が形成される。図１（Ｂ）に示すように、アルミ配
線パターン５を覆うようにＴＥＯＳを原料としてプラズ
マシリコン酸化膜６をＣＶＤ法にて堆積する。プラズマ
シリコン酸化膜６は続いて塗布するポリシロキサン系Ｓ
ＯＧ７の重縮合反応により生成するＨ２Ｏのアルミ配線
パターン５への腐食誘発を妨げる効果がある。
（Ａ）に示すように、アルミ配線パターン５をパターニ
ングした結果、ウェハ表面に約７００ｎｍの凹凸状の段
差部が形成される。図１（Ｂ）に示すように、アルミ配
線パターン５を覆うようにＴＥＯＳを原料としてプラズ
マシリコン酸化膜６をＣＶＤ法にて堆積する。プラズマ
シリコン酸化膜６は続いて塗布するポリシロキサン系Ｓ
ＯＧ７の重縮合反応により生成するＨ２Ｏのアルミ配線
パターン５への腐食誘発を妨げる効果がある。
【００４５】次いで、図１（Ｃ）に示すように、プラズ
マシリコン酸化膜６を堆積した後、ポリシロキサン系Ｓ
ＯＧ７をスピンコートにより２０００ｎｍ塗布し、Ｎ２
雰囲気、１２０℃、時間３分程度の熱処理をホットプレ
ートで行う。この熱処理によりポリシロキサン系ＳＯＧ
７の溶媒成分（アルコール系）を除去し、ポリシロキサ
ンの濃度を高める。ここで塗布後の膜厚はウェハの場所
により異なり、厳密な値ではない。塗布膜厚は続いて塗
布するポリシラザン系ＳＯＧ８の加水分解重縮合反応に
必要なＨ２Ｏを供給できる量であればよい。
マシリコン酸化膜６を堆積した後、ポリシロキサン系Ｓ
ＯＧ７をスピンコートにより２０００ｎｍ塗布し、Ｎ２
雰囲気、１２０℃、時間３分程度の熱処理をホットプレ
ートで行う。この熱処理によりポリシロキサン系ＳＯＧ
７の溶媒成分（アルコール系）を除去し、ポリシロキサ
ンの濃度を高める。ここで塗布後の膜厚はウェハの場所
により異なり、厳密な値ではない。塗布膜厚は続いて塗
布するポリシラザン系ＳＯＧ８の加水分解重縮合反応に
必要なＨ２Ｏを供給できる量であればよい。
【００４６】次いで、図１（Ｄ）に示すように、上記の
プレキュアを実施したウェハ上に続いてポリシラザン系
ＳＯＧ８を６００ｎｍ程度スピンコートする。その際、
ポリシロキサン系ＳＯＧ７と同様、Ｎ２雰囲気、１２０
℃、時間３分程度の熱処理をホットプレートで行う。こ
れによって、ポリシラザン系ＳＯＧ８に含まれている溶
媒成分を除去する。ポリシラザン系ＳＯＧ８／ポリシロ
キサン系ＳＯＧ７／プラズマシリコン酸化膜６の層構造
になった、ウェハを４００℃程度の温度にて減圧処理を
行う。このような方法で作成した層間絶縁膜は図１
（Ｄ）に示すように平坦な表面を有する。
プレキュアを実施したウェハ上に続いてポリシラザン系
ＳＯＧ８を６００ｎｍ程度スピンコートする。その際、
ポリシロキサン系ＳＯＧ７と同様、Ｎ２雰囲気、１２０
℃、時間３分程度の熱処理をホットプレートで行う。こ
れによって、ポリシラザン系ＳＯＧ８に含まれている溶
媒成分を除去する。ポリシラザン系ＳＯＧ８／ポリシロ
キサン系ＳＯＧ７／プラズマシリコン酸化膜６の層構造
になった、ウェハを４００℃程度の温度にて減圧処理を
行う。このような方法で作成した層間絶縁膜は図１
（Ｄ）に示すように平坦な表面を有する。
【００４７】本実施例による方法によれば、減圧熱処理
という工程を採用しているので、不安定なポリシラザン
系ＳＯＧ８を加水分解重縮合反応でシリコン酸化膜へ変
化させる反応で発生する反応生成物のアンモニア（ＮＨ
３）、アルコール（ＲＯＨ）等の不純物を強制的に除去
することができ、その結果、良質な層間絶縁膜等の平坦
化膜を得ることができる。
という工程を採用しているので、不安定なポリシラザン
系ＳＯＧ８を加水分解重縮合反応でシリコン酸化膜へ変
化させる反応で発生する反応生成物のアンモニア（ＮＨ
３）、アルコール（ＲＯＨ）等の不純物を強制的に除去
することができ、その結果、良質な層間絶縁膜等の平坦
化膜を得ることができる。
【００４８】
【発明の効果】本発明によれば、平坦化膜がポリシラザ
ン系ＳＯＧ／ポリシロキサン系ＳＯＧ／シリコン酸化膜
の層構造を有するので、非常に良好な平坦性を有する層
間絶縁膜又パッシベーション膜等の平坦化膜を備えた半
導体装置を得ることができる。従って、導電配線層のフ
ォトリソグラフィによるパターニングの寸法精度が上昇
し、また、カバー膜を均一に堆積することができ、パッ
ケージからの局所的な応力集中というダメージを軽減す
ることができる。
ン系ＳＯＧ／ポリシロキサン系ＳＯＧ／シリコン酸化膜
の層構造を有するので、非常に良好な平坦性を有する層
間絶縁膜又パッシベーション膜等の平坦化膜を備えた半
導体装置を得ることができる。従って、導電配線層のフ
ォトリソグラフィによるパターニングの寸法精度が上昇
し、また、カバー膜を均一に堆積することができ、パッ
ケージからの局所的な応力集中というダメージを軽減す
ることができる。
【００４９】また、減圧熱処理を施すことによりポリシ
ラザン系ＳＯＧから発生する反応生成物であり、かつ膜
質等に悪影響を及ぼすＨ2Ｏ、ＮＨ３，ＲＯＨ（アルコ
ール；Ｒはアルキル基を示す。）を強制的に排出除去す
るので、非常に良質な平坦化膜を備えた半導体装置を得
ることができる。従って、導電配線層のエレクトロマイ
グレーションを防止でき、半導体装置の信頼性が向上す
る。
ラザン系ＳＯＧから発生する反応生成物であり、かつ膜
質等に悪影響を及ぼすＨ2Ｏ、ＮＨ３，ＲＯＨ（アルコ
ール；Ｒはアルキル基を示す。）を強制的に排出除去す
るので、非常に良質な平坦化膜を備えた半導体装置を得
ることができる。従って、導電配線層のエレクトロマイ
グレーションを防止でき、半導体装置の信頼性が向上す
る。
【００５０】さらに、ポリシロキサン系ＳＯＧの重ね塗
りや、ＳＯＧエッチバックにより平坦化する場合に比
べ、半導体製造時間が短縮され、生産性が向上する。
りや、ＳＯＧエッチバックにより平坦化する場合に比
べ、半導体製造時間が短縮され、生産性が向上する。
【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図２】本発明の第２の実施の形態を説明するための断
面図である。
面図である。
【図３】本発明の第３の実施の形態を説明するための断
面図である。
面図である。
【図４】本発明の第４の実施の形態を説明するための断
面図である。
面図である。
１：シリコン基板 ２：フィールド酸化膜 ３：ゲート配線パターン ４：ＢＰＳＧ膜 ５：アルミ配線パターン ６：プラズマシリコン酸化膜（シリコン酸化膜） ７：ポリシロキサン系ＳＯＧ ８：ポリシラザン系ＳＯＧ ９：シリコン酸化膜 １０：カバー膜 １１：シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 - 21/3213 H01L 21/768
Claims (6)
- 【請求項１】段差部を平坦化する平坦化膜を備えた半導
体装置の製造方法であって、前記平坦化膜は、 前記段差部上にシリコン酸化膜を形成する工程と、 前記シリコン酸化膜上にポリシロキサン系ＳＯＧ（スピ
ンオングラス）を被覆し、前記ポリシロキサン系ＳＯＧ
を加熱処理して、溶媒成分を除去する工程と、 前記ポリシロキサン系ＳＯＧ上にポリシラザン系ＳＯＧ
を被覆し、前記ポリシラザン系ＳＯＧを減圧熱処理し
て、前記ポリシロキサン系ＳＯＧの重縮合反応の結果生
じたＨ２Ｏを用いて、前記ポリシラザン系ＳＯＧの重縮
合反応を起こさせ、シリコン酸化膜を形成するととも
に、前記ポリシラザン系ＳＯＧの重縮合反応の結果生じ
た不純物を除去する工程と、 により形成されることを特徴とする半導体装置の製造方
法。 - 【請求項２】前記減圧熱処理する工程の後に、前記ポリ
シラザン系ＳＯＧ上にシリコン酸化膜を被覆する工程を
有することを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項３】前記シリコン酸化膜は、ＴＥＯＳ（テトラ
エトキシオルソシラン）を原料としたプラズマシリコン
酸化膜、ＳｉＨ４を原料としたプラズマシリコン酸化膜
又はＳｉＨ４を原料とした低温熱酸化膜からなる群から
選択される物質であることを特徴とする請求項１又は２
に記載の半導体装置の製造方法。 - 【請求項４】前記減圧熱処理する工程は、３５０乃至５
５０℃の範囲内で行われることを特徴とする請求項１乃
至３のいずれか１つの項に記載の半導体装置の製造方
法。 - 【請求項５】前記平坦化膜は、層間絶縁膜であることを
特徴とする請求項１乃至４のいずれか１つの項に記載の
半導体装置の製造方法。 - 【請求項６】前記平坦化膜は、パッシベーション膜であ
ることを特徴とする請求項１乃至４のいずれか１つの項
に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22921998A JP3159253B2 (ja) | 1998-08-14 | 1998-08-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22921998A JP3159253B2 (ja) | 1998-08-14 | 1998-08-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058646A JP2000058646A (ja) | 2000-02-25 |
| JP3159253B2 true JP3159253B2 (ja) | 2001-04-23 |
Family
ID=16888703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22921998A Expired - Fee Related JP3159253B2 (ja) | 1998-08-14 | 1998-08-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159253B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100362834B1 (ko) | 2000-05-02 | 2002-11-29 | 삼성전자 주식회사 | 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치 |
| US7053005B2 (en) | 2000-05-02 | 2006-05-30 | Samsung Electronics Co., Ltd. | Method of forming a silicon oxide layer in a semiconductor manufacturing process |
| US6479405B2 (en) | 2000-10-12 | 2002-11-12 | Samsung Electronics Co., Ltd. | Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method |
| JP4758938B2 (ja) * | 2001-08-30 | 2011-08-31 | 東京エレクトロン株式会社 | 絶縁膜の形成方法及び絶縁膜の形成装置 |
| JP2005209696A (ja) | 2004-01-20 | 2005-08-04 | Seiko Epson Corp | 半導体装置の製造方法 |
| DE102005002675B4 (de) * | 2005-01-20 | 2007-02-22 | Infineon Technologies Ag | Verfahren zum Herstellen einer ebenen Spin-on-Schicht auf einer Halbleiterstruktur |
| JP4607613B2 (ja) * | 2005-02-09 | 2011-01-05 | 株式会社東芝 | 半導体装置の製造方法 |
| WO2008120348A1 (ja) * | 2007-03-29 | 2008-10-09 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
-
1998
- 1998-08-14 JP JP22921998A patent/JP3159253B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000058646A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1029344B1 (en) | Method of forming hsq layers and borderless vias with hsq gap filled patterned metal layers | |
| US7816280B2 (en) | Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer | |
| JP3211950B2 (ja) | 半導体装置およびその製造方法 | |
| US7705431B1 (en) | Method of improving adhesion between two dielectric films | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP2004179614A (ja) | 半導体装置の製造方法 | |
| US6245659B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6432843B1 (en) | Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern | |
| JP3159253B2 (ja) | 半導体装置の製造方法 | |
| US5958798A (en) | Borderless vias without degradation of HSQ gap fill layers | |
| US5940734A (en) | Method of fabricating a wiring on a planarized surface | |
| JP5375601B2 (ja) | 半導体装置の製造方法 | |
| US6287948B1 (en) | Semiconductor device and method for making pattern data | |
| JP3333313B2 (ja) | 半導体装置の製造方法 | |
| US6720660B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
| US6277754B1 (en) | Method of planarizing dielectric layer | |
| KR100351239B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| US20080157372A1 (en) | Metal Line of Semiconductor Device and Manufacturing Method Thereof | |
| JPH11274152A (ja) | 半導体装置のｓｏｇ層形成方法 | |
| KR100693785B1 (ko) | 반도체 메모리 소자의 층간절연막 형성 방법 | |
| TW413899B (en) | Manufacturing process of unlanded via | |
| JPH08162529A (ja) | 半導体装置の製造方法 | |
| KR20010010919A (ko) | 반도체 소자의 층간절연막 형성방법 | |
| JPS6227745B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |