KR0139570B1 - 금속배선층 및 배선간 절연층 형성방법 - Google Patents
금속배선층 및 배선간 절연층 형성방법Info
- Publication number
- KR0139570B1 KR0139570B1 KR1019940037514A KR19940037514A KR0139570B1 KR 0139570 B1 KR0139570 B1 KR 0139570B1 KR 1019940037514 A KR1019940037514 A KR 1019940037514A KR 19940037514 A KR19940037514 A KR 19940037514A KR 0139570 B1 KR0139570 B1 KR 0139570B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- metal
- wiring
- metal layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000009413 insulation Methods 0.000 title claims description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000009835 boiling Methods 0.000 claims abstract description 5
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002574 poison Substances 0.000 abstract description 2
- 231100000614 poison Toxicity 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 공정은 단순화하면서도, 포이즌 비아 유발을 방지하기 위한 금속배선층 및 배선간 절연층 형성방법에 관한 것으로, 예정된 금속배선형성 부위에 금속층을 형성하는 제 1 단계; 상기 금속층 상부에 감광막 패턴을 형성하되, 배선간 절연부위의 상기 금속층 노출 시키는 제 2 단계; 상기 노출된 금속층을 끓는 물에서 산화시키는 제 3 단계; 상기 감광막 패턴을 제거한 후, 절연층을 형성하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
제 1a 도 내지 제 1D 도는 종래 방법에 따른 금속배선 및 층간 절연막 형성 공정 단면도,
제 2a 도 내지 제 2c 도는 본 발명의 일실시예에 다른 금속배선 및 층간 절연막 형성 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
22: 알루미늄산화막 23: 산화막
반도체 소자 제조 공정중 금속배선층 및 배선간 절연층 형성방법에 관한 것으로, 특히 금속배선층과 절연층을 동시에 형성하기 위한 방법에 관한 것이다.
종래의 금속 배선 공정은 먼저 알루미늄이나 알루미늄합금층을 실리콘기판이나 실리콘기판 위에 형성된 패턴위에 증착하고 감광막을 회전 도포하여 빛을 쪼여 선택적으로 패턴을 형성하여 건식 식각장치에 의해 금속 배선층 패턴을 형성한다. 이렇게 형성된 금속패턴 위에 금속 보호층이나 2층 금속배선시 절연을 위하여 PECVD(plasma enhanced chemical vapor deposition)법으로 산화막(SiO2막)을 수천옹스토롬(Å) 두께로 증착한다. 이 경우 금속 배선 사이의 간격이 서브-하프 마이크론(sub-half micron) 이하가 되면 공극(void)이 발생하게 되어 소자의 신뢰성을 떨어뜨리게 되며 또한 절연막의 평탄도(planarity)도 나빠져 2층 금속 배선시 금속 패턴 사이의 브리지(bridge)를 형성하게 되는 문제점이 있다. 이러한 문제점을 개선하기 위해 SOG(Spin-On-Glass)막을 이용한 방법이 최근 사용되고 있으나 막질이 떨어지는 단점이 있다.
제 1a 도 내지 제 1D 도는 종래방법에 따른 금속배선 및 층간 절연막 형성 공정 단면도로서, 먼저, 제 1a 도에 도시된 바와 같이 실리콘기판(1)위에 절연막(2)을 형성하고 그 위에 캐패시터(Capacitor)(3)를 형성한다. 이렇게 형성된 패턴위에 BPSG막(4)을 증착하여 850 내지 900℃ 정도의 고온 열처리를 하여 절연막을 평탄화 시킨다.
이후 알루미늄 금속이나 알루미늄 합금층(5)을 스퍼터링(sputtering) 장치를 이용하여 증착한 다음 금속배선 패턴을 하기 위하여 감광막(6)을 회전도포한 후, 노광하여 선택적으로 감광막 패턴을 형성한다. 이때에 금속 배선의 신뢰성을 향상시키기 위해 티타늄 및 티타늄나이트라이드막을 알루미늄 증착전에 스퍼터링 장치로 증착하고 또한 사진공정을 원활하게 하기 위해(빛의 난반사를 억제하기 위함)티타늄나이트라이드막을 증착하기도 한다.
이어서, 제 1b 도는 프라즈마 식각 장치로 상기 금속 배선층(5)을 식각하여 금속 배선을 형성한다.
다음으로, 제 1c 도에 도시된 바와 같이플라즈마 CVD 장치로 산화막(7)을 형성하게 되면 공극(8)이 발생하게 된다.
끝으로, 공극을 억제하기 위해 제 1D 도에서 플라즈마 산화막(9)을 얇게 증착하고(500 내지 1000Å정도) SOG(Spin-On-Glass) 박막을 도포한 후 저온 열처리하여 산화막을 형성하여 평탄화 한 다음 그위에 다시 플라즈마 산화막을 증착하게 된다.
따라서, 상기 종래방법에 따른 배선공정은 공정이 복잡할 뿐만 아니라 SOG를 사용함에 따른 수분에 의한 비아콘택의 포이즌 비아(Poisoned Via) 문제와 트랜지스터의 열화라는 문제가 유발된다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 공정은 단순화하면서도, 포이즌 비아 유발을 방지하기 위한 금속배선층 및 배선간 절연층 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자 제조 공정중 금속배선층 및 배선간 절연층 형성방법에 있어서, 예정된 금속배선형성 부위에 금속층에 형성하는 제 1 단계; 상기 금속층 상부에 감광막 패턴을 형성하되, 배선간 절연부위의 상기 금속층 노출시키는 제 2 단계; 상기 노출된 금속층을 끊는 물에서 산화시키는 제 3 단계; 상기 감광막 패턴을 제거한 후, 절연층을 형성하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제 2a 도 내지 제 2c 도를 참조하여 본 발명의 일실시예를 상술한다.
먼저, 제 2a 도는 상기 제 1a 도에 도시된 종래 방법과 동일한 방법으로 알루미늄금속 또는 합금층위에 감광막 패턴이 형성된 단계이다.
이후 알루미늄이나 알루미늄합금의 산화를 용이하게 하기 위해 02또는 아르곤(Ar) 이온주입(21)을 1E13 내지 E16/㎠ 도즈와 에너지 50 내지 150KeV로 이온주입한다. 만일, 알루미늄층이 얇은 경우에는 이온주입이 필요없다.
이어서, 제 2b 도에서와 같이 아르곤으로 이온주입한 웨이퍼를 끓는 물(80 내지 100℃)에 10분 내지 2시간 정도 담구어 감광막이 덮혀 있지 않은 부분을 선택적으로 산화시킨다. 만약 알루미늄이나 알루미늄합금층위에 감광막 작업을 원활히 하기 위한 티타늄나이트라이드막이 형성되어 있으면 플라즈마 식각법으로 티타늄나이트라이드층을 제거한 후 끓는 물에 담근다.
끝으로, 제 2c 도는 끓는 물 속에 담궈 알루미늄산화막(22)이 형성된 후 감광막을 플라즈마 식각장치로 제거한 후 그 위에 다시 플라즈마(V1) 장치를 이용하여 산화막(23)을 형성한 상태의 단면도이다.
상기와 같이 이루어지는 본 발명은 종래의 금속배선 공정 및 층간 절연막 공정에 비해 간단하게 공정을 진행할 수 있고 또한 배선간 공극없는 절연막 형성이 가능하므로 소자의 신뢰성을 향상시킬 수 있다.
또한 SOG와 같은 수분을 쉽게 흡수하는 재료를 사용하지 않으므로 수분에 기인하는 트랜지스터 열화를 방지할 수 있다.
Claims (6)
- 반도체 소자 제조 공정 중 금속배선층 및 배선간 절연층 형성 방법에 있어서, 예정된 금속배선형성 부위에 금속층을 형성하는 제 1 단계; 상기 금속층 상부에 감광막 패턴을 형성하되, 배선간 절연부위의 상기 금속층 노출시키는 제 2 단계; 상기 노출된 금속층을 끓는 물에서 산화시키는 제 3 단계; 상기 감광막 패턴을 제거한 후, 절연층을 형성하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 금속배선층 및 배선간 절연층 형성방법.
- 제 1 항에 있어서, 상기 금속층은 알루미늄층인 것을 특징으로 하는 금속배선층 및 배선간 절연층 형성방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 1 단계 후 O2또는 Ar 이온을 1E13 내지 1E15/㎠ 도즈, 50 내지 150KeV의 에너지로 이온주입하는 제 5 단계를 더 포함하여 이루어지는 것을 특징으로 하는 금속배선층 및 배선간 절연층 형성방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 3 단계는 80 내지 100℃의 물에 10분 내지 120분 담구어 감광막이 덮혀 있지 않은 부분을 선택적으로 산화시킴으로써 이루어지는 것을 특징으로 하는 금속배선층 및 배선간 절연층 형성방법.
- 제 1 항에 있어서, 상기 금속층은 알루미늄막 및 티타늄나이트라이드막의 이중 구조를 포함하는 것을 특징으로 하는 금속배선층 및 배선간 절연층 형성방법.
- 제 5 항에 있어서, 상기 제 2 단계 후 티타늄나이트라이드층을 플라즈마 식각법으로 제거하는 제 6 단계를 더 포함하여 이루어지는 것을 특징으로 하는 금속배선층 및 배선간 절연층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037514A KR0139570B1 (ko) | 1994-12-27 | 1994-12-27 | 금속배선층 및 배선간 절연층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037514A KR0139570B1 (ko) | 1994-12-27 | 1994-12-27 | 금속배선층 및 배선간 절연층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026358A KR960026358A (ko) | 1996-07-22 |
| KR0139570B1 true KR0139570B1 (ko) | 1998-07-15 |
Family
ID=19404004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940037514A KR0139570B1 (ko) | 1994-12-27 | 1994-12-27 | 금속배선층 및 배선간 절연층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0139570B1 (ko) |
-
1994
- 1994-12-27 KR KR1019940037514A patent/KR0139570B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026358A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5496776A (en) | Spin-on-glass planarization process with ion implantation | |
| US6831005B1 (en) | Electron beam process during damascene processing | |
| US5643407A (en) | Solving the poison via problem by adding N2 plasma treatment after via etching | |
| EP0667036B1 (en) | Chip interconnection having a breathable etch stop layer | |
| US7256136B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| US6271127B1 (en) | Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials | |
| US6350675B1 (en) | Integration of silicon-rich material in the self-aligned via approach of dual damascene interconnects | |
| EP0388862B1 (en) | Fabrication method of a semiconductor device having a planarized surface | |
| US5616519A (en) | Non-etch back SOG process for hot aluminum metallizations | |
| JP3015752B2 (ja) | 半導体装置の製造方法 | |
| US5861673A (en) | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations | |
| US6114233A (en) | Dual damascene process using low-dielectric constant materials | |
| JPH06208993A (ja) | 半導体装置の製造方法 | |
| JPH10335458A (ja) | 半導体装置及びその製造方法 | |
| JP4058135B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| US4592132A (en) | Process for fabricating multi-level-metal integrated circuits at high yields | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| US5639692A (en) | Non-etch back SOG process using a metal via stud | |
| KR0139570B1 (ko) | 금속배선층 및 배선간 절연층 형성방법 | |
| JP3439189B2 (ja) | 半導体装置及びその製造方法 | |
| US6211097B1 (en) | Planarization process | |
| JP2002170882A (ja) | 配線構造の製造方法 | |
| JP3166912B2 (ja) | 半導体装置の製造方法 | |
| JP2002170883A (ja) | 半導体装置における配線構造の製造方法 | |
| JP2002270690A (ja) | 半導体装置における配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060220 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |