JP2001102701A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2001102701A JP2001102701A JP27505799A JP27505799A JP2001102701A JP 2001102701 A JP2001102701 A JP 2001102701A JP 27505799 A JP27505799 A JP 27505799A JP 27505799 A JP27505799 A JP 27505799A JP 2001102701 A JP2001102701 A JP 2001102701A
- Authority
- JP
- Japan
- Prior art keywords
- circuit layer
- wiring circuit
- wiring
- wiring board
- mesh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
低抵抗導体成分の電気抵抗,熱伝導性を損なわずに熱膨
張を小さくしたりまたは熱伝導性を高める。 【解決手段】Al2 O3 、AlN、Si3 N4 などのセ
ラミック絶縁基板1と、基板1表面に形成された配線回
路層2、3とを具備する配線基板Aにおいて、特に10
A以上の電流が印加される配線回路層2をCu、Alの
少なくとも1種の金属からなる低抵抗導体成分中に低抵
抗導体成分よりも低熱膨張を有する、あるいは高い熱伝
導性を有するMo、W、Cu、Ag、マルテンサイト系
等のステンレス鋼、カーボンなどからなる目開きが15
〜150メッシュの網目体8を内蔵した複合体によって
形成し、また、この複合体からなる配線回路層2の表面
にロウ材によって半導体素子などの電子部品を接合す
る。
Description
ンデンサ、抵抗体等の各種電子部品が搭載される混成集
積回路基板や、パワ−モジュ−ル配線基板等のセラミッ
ク絶縁基板の表面に配線回路層が形成された配線基板に
関するものである。
成集積回路基板等に用いられる多層配線基板は、一般に
アルミナ質焼結体等の電気絶縁性のセラミック焼結体か
ら成る絶縁基板を用い、その上面の略中央部に設けた凹
部周辺から下面に、あるいはその内部及び表面に、タン
グステン(W)、モリブデン(Mo)、マンガン(M
n)等の高融点金属から成る複数の配線回路層を配設す
ると共に、各配線回路層を絶縁基板内に設けた前記同様
の高融点金属から成るビアホール導体で接続した構造を
成している。
どの高融点金属からなる配線回路層は、電気抵抗が大き
いことから、配線回路層の低抵抗化が臨まれている。
ては、表層の高融点金属層にCu板やAl板をAgろう
系、Alろう系等のろう材で接合して配線回路層を形成
する方法、セラミック絶縁基板としてガラスセラミック
ス等のように焼成温度が1000℃前後の絶縁材料によ
って形成し、内層および外層の配線回路層をCuペース
トで配設して、同時焼成で形成する方法が一般に用いら
れている。
ー素子を搭載し、基板に対して高熱伝導性が要求される
パワーモジュール配線基板としては、絶縁基板にAlN
セラミックスを用い、Cu板、Al板をAgろう系、A
lろう系等のろう材で絶縁基板に接着して配線回路層を
形成することも提案されている。
性の優れたNiなどの金属層をめっき等により形成し
て、半導体素子などの各種電子部品が半田実装されて回
路が形成される。
いて、回路の低抵抗化を図るために、配線回路層をCu
板によって形成した場合、熱サイクルが付加されるとC
u板の熱膨張係数がセラミック絶縁基板よりも非常に大
きいために、両者の熱膨張係数の相違により熱応力が発
生し、この熱応力がセラミック絶縁基板や電子部品との
半田接合部に作用し、絶縁基板や半田層にクラックが発
生したり、半田接合部が剥離するなどの問題があった。
ペーストを用いて低温で同時焼成する方法では、ガラス
セラミックス絶縁基板の強度が弱く、過酷な熱サイクル
が印加されると絶縁基板にクラックが発生するなど絶縁
基板に対する信頼性が低いものであった。
場合、Cu板と比較してヤング率、降伏応力が低いた
め、絶縁基板や半田層のクラック、接合面の剥離等は低
減されるが、Al板の熱膨張係数が大きいために表面に
凹凸が発生し易く配線回路層として支障をきたす恐れが
ある。しかも、Cu板に比較して電気抵抗が大きく、熱
伝導性も悪いため、配線回路層の厚みを厚くすると配線
回路層の熱抵抗が著しく悪化し、その結果、モジュール
の薄型化(小型化)や低コスト化の対応が難しいという
問題を有していた。
ために、例えば、Cu、Alに対して、異種の金属と合
金化すること等が考えられるが、これらの異種粉末を配
合することによって熱的特性や電気的特性は改善できる
が、CuやAlの有する優れた特性が犠牲となってしま
うなどの問題があった。
して成されたもので、その目的は、表面の配線回路層の
低抵抗化に対応して配線回路層の厚みを厚くしても、絶
縁基板や半田層にクラックや剥離が発生することがな
く、電気的接続や熱伝導性が良好な高信頼性の配線基板
を提供することにある。
に対して検討を重ねた結果、セラミック絶縁基板の表面
に形成される配線回路層として、Cu,Alの少なくと
も1種からなる低抵抗導体成分中に、低抵抗導体成分の
線熱膨張係数よりも小さい金属からなる網目体を内蔵さ
せることにより、CuまたはAlの特性を損なわず、熱
膨張を小さくすることができるために、絶縁基板と配線
回路層との熱膨張係数の相違に起因して発生する応力を
低減することができる結果、絶縁基板へのクラックの発
生や、半田層、配線回路層の剥離を防ぐことができる。
が実装される配線回路層の場合、表面に形成される配線
回路層として、Cu,Alの少なくとも1種からなる低
抵抗導体成分中に、低抵抗導体成分の熱伝導率の高い金
属からなる網目体を内蔵することにより、表面の配線回
路層の熱伝導性を向上させることができ、パワーMOS
FET等の発生した熱を速やかに冷却部へと伝達するこ
とができる。
縁基板としては、Al2 O3 、AlN、Si3 N4 のう
ち、少なくとも1種を主体とするセラミックスからなる
ことが強度、熱伝導性などの点から望ましい。また、金
属製網目体としては、その線径は前記複合体からなる配
線回路層の厚みの0.05〜0.8倍からなることが望
ましい。
は、前記絶縁基板表面に形成された高融点金属層の表面
に接合されていてもよい。なお、前記複合体からなる配
線回路層に対して、10A以上の大電流が印加されるよ
うな場合に特に好適である。また、前記複合体からなる
配線回路層上に発熱性素子が搭載されていることが臨ま
しい。
配線回路層のうち、少なくとも一部の配線回路層、とり
わけ、その配線回路層の上に半導体素子やパワーMOS
FET素子などが搭載され、10A以上の大電流が印加
される配線回路層をCu、Alの少なくとも1種の金属
からなる低抵抗導体成分中に該低抵抗導体成分よりも小
さい線熱膨張係数を有する金属製網目体を内蔵した複合
体によって形成すると、金属製網目体が実質的に一体物
として配線回路層内に内蔵されているために、金属製網
目体によってCuやAlが膨張するのを強制的に抑制す
る結果、配線回路層の熱膨張特性が金属製網目体の特性
によってほぼ支配されることになる。
伝導性を損なわず、配線回路層全体の熱膨張を小さくで
きるため、セラミック絶縁基板との熱膨張係数の相違に
起因して発生する応力を低減することができる。よっ
て、セラミック絶縁基板や半田層に印加される熱応力が
小さくなるために、絶縁基板へのクラックの発生や、半
田層、配線回路層の剥離等を防止することができる。さ
らにCuまたはAlの電気抵抗に大きな影響を及ぼさな
いため、配線回路層のシート抵抗を低くするために、不
要に配線回路層の厚みを厚くする必要がないなど優れた
効果を奏する。
配線回路層の上に搭載する場合、この配線回路層内部に
CuやAlの低抵抗導体成分の熱伝導率よりも熱伝導率
の高い網目体を内蔵することにより、配線回路層内の熱
伝達性を高めることができる結果、CuやAl自体の電
気抵抗を損なわず、配線回路層全体の熱伝導性を向上さ
せることができ、パワーMOSFET等の発熱素子から
発生した熱をこの配線回路層を経由して速やかに外部に
放散させることができ、発熱素子の誤動作等の発生を抑
制することができる。
面に基づき詳細に説明する。図1は、本発明の配線基板
として、単層の配線基板であり、配線回路層表面に電子
部品が実装された断面図である。図2は本発明の配線回
路層を配した多層配線基板の一実施例を示す断面図であ
る。図3は、本発明の配線基板において用いられる表面
の配線回路層の(a)平面図と(b)断面図である。
表面には、大電流の表面配線回路層2が形成されてお
り、さらに絶縁基板1の表面には、一般回路用の配線回
路層3も形成されている。そして、この大電流用の表面
配線回路層2の表面には、半導体素子、パワーMOSF
ETなどの発熱性を有する電子部品4が、半田などの接
着剤5を介して接着固定されている。そして、電子部品
4は、ワイヤー6によって一般配線回路層3と電気的に
接続されている。
縁層1a〜1dが積層された絶縁基板1を具備し、この
絶縁基板1の表面には大電流用の表面配線回路層2が形
成されており、さらに表面および内部には、一般回路用
の配線回路層3が形成されている。また、この表面に形
成された配線回路層2や配線回路層3は、絶縁基板1の
内部に形成されたビアホール導体7あるいは内部配線回
路層3を経由して絶縁基板1の他方の表面に導出されて
いる。
線基板における表面配線回路層2は、図2の透視図に示
すように、Cu、Alの少なくとも1種の金属からなる
低抵抗導体成分2aを含み、この内部に、前記低抵抗導
体成分2aより線熱膨張係数が小さいか、または熱伝導
率の大きい材質からなる網目体2bが内蔵されている。
なお、配線回路層2の全体厚みは、流す電流値や幅など
によって適宜、調整されるが、10A以上の大電流を印
加させる上では0.1mm以上、特に0.2mm以上で
あることが適当である。
ては、大電流に対応し、低抵抗性および熱伝導性、なら
びに低コストの点からはCuまたはCuを主成分とする
金属からなることが望ましく、また、電子部品と配線回
路層とのとの半田接合性、絶縁基板1との接合信頼性の
面ではAlまたはAlを主成分とする金属が好適であ
る。
u、Ag、マルテンサイト系等のステンレス鋼、カーボ
ンの群から選ばれる少なくとも1種の導電体が好適に使
用され、配線回路層2の主成分である低抵抗導体の種類
に応じて、種々の組み合わせで使用される。
を主成分とする場合、線熱膨張係数を5ppm/℃前後
に制御しようとする場合、網目体2bとしてはMo,W
が好適であるが、コストの面からMoが好適である。
的とした場合、配線回路層2中の低抵抗導体成分がAl
またはAlを主成分とする場合には、Alよりも熱伝導
率の大きいCu又はAgからなる網目体を内蔵すること
により熱伝導性向上とともに、低抵抗化を図ることがで
きる。
路層に、高温処理したカーボンの網目体を用いることに
より、電気抵抗を悪化させずに、熱伝導性を著しく向上
させることができる。
を構成する線径(格子の場合、線幅)が小さすぎると、
網目体自体が変形しやすくなり、特に熱膨張特性を制御
する効果が小さくなり、線径が大きすぎると配線回路層
3の硬さや剛性が不均一になりやすくワイヤーボンディ
ング等の接続に悪影響を及ぼす恐れがあり、また、配線
回路層3の特性が網目体2bの特性に支配的となる可能
性があるため、上記の線径は配線回路層3の全体厚みの
0.05〜0.8倍、特に0.1〜0.5倍であること
が望ましい。
熱膨張を均一化することが難しく、また、細かすぎる
と、網目状の線間が狭く、低抵抗導体成分を線間までに
充填することが難しくなり、特性が不均一となりやすい
ために、15〜150メッシュ、特に20〜100メッ
シュが望ましい。
製する方法としては、1)配線回路層の外形形状を有す
る型内に、網目体を所定の位置にセットして溶融した低
抵抗導体成分を流し込み、冷却固化する方法、2)プレ
ス成形用の配線回路層の外形形状を有する型内に、網目
体をセットするとともに、生密度が大きくなるように粒
度配合した低抵抗導体粉末を充填してプレス成形後、低
抵抗導体成分の融点以上に加熱して還元雰囲気で熱処理
する方法、等が挙げられる。
る金属材質を線状に加工して縦線と横線を編みこんだも
のの他、線状加工や編みこみ加工が困難な場合には、板
状体に孔あけ加工を施して網目構造を形成したものでも
よい。
蔵された配線回路層2は、Ag−Ti−Cu、Al−S
i等の金属ろうにより絶縁基板の表面にロウ付けされ
る。
層2の表面に半導体素子などの電子部品を搭載する場合
には、配線回路層2の表面にNi、Cuなどのメッキ層
を形成した後、電子部品2をPb Sn、Au Si等
の半田を用いて接合搭載することができる。
ク配線基板に適用されるアルミナ(Al2 O3 )や窒化
アルミニウム(AlN)、窒化珪素(Si3 N4 )等を
主成分とするセラミック焼結体であればいずれにも適用
できるが、高熱伝導性が要求されるパワ−モジュ−ル基
板としてはAlN質焼結体やSi3 N4 質が望ましい。
これらの焼結体は、AlN粉末やSi3 N4 粉末に対し
て、Y2 O3 あるいは希土類元素酸化物、アルカリ土類
酸化物等を0.5〜20重量%の割合で添加し、シート
状に成形後、窒素雰囲気中で1600〜2000℃で焼
成することによって相対密度95%以上に緻密化したも
のが好適に用いられる。
線基板を作製する場合には、多層化および配線回路層5
との同時焼結の容易性の点でとりわけAlN質焼結体や
Al2 O3 質焼結体から成るものが望ましい。
末に、シリカ(SiO2 )、マグネシア(MgO)、カ
ルシア(CaO)等の助剤を0.5〜20重量%の割合
で添加し、シート状に成形後、ビアホールを形成し、導
体ペーストを充填するとともに、配線回路層5のパター
ンに印刷塗布後、複数枚積層し、1500〜1700℃
の温度で同時焼成して相対密度95%以上に緻密化した
ものが好適に用いられる。
板Bにおける配線回路層3、ビアホール導体7は、タン
グステン(W)やモリブデン(Mo)、レニウム(R
e)、コバルト(Co)等の高融点金属を主成分とした
ものが挙げられ、特に絶縁基板との熱膨張率の整合性及
びコストの点からはW,Moが好適である。また、場合
によっては、低抵抗化を図る上で上記の高融点金属に対
してCu、Alなどを60体積%以下の割合で混合また
は合金化したものを用いてもよい。
されたパワーMOSFET等からの発熱を熱伝導により
表層に形成された配線回路層2,3と接続することで、
該配線回路層2,3とヒートシンクの効果を奏するもの
である。
要とするパワーMOSFET等を表面実装する際、パワ
ーMOSFET用配線にも前述のようにパワーMOSF
ETが表面実装される部分にサーマルビアを兼用したビ
アホール導体を多数設け、配線回路層の放熱作用と併用
して熱放散性を向上させることが望ましい。
を以下のようにして作製した。AlN粉末に、CaO
0.5重量%、Y2 O3 5重量%を添加したAlN組成
物にアクリル系の有機性バインダーと可塑剤、溶剤を添
加混合して泥漿を調製し、該泥漿をドクターブレード法
により厚さ約300μmのシート状に成形した。このセ
ラミックグリーンシートを複数枚積層後、1750℃で
焼成し、幅17mm×長さ52mm×厚さ1mmのAl
N基板を作製した。
た。Moからなる表1の線径および網目の目開きを有す
る網目体を用いて、それぞれ型の所定位置にセットし
て、溶融したCuを流し込み、冷却固化させた。こうし
て、幅15mm×長さ50mm、厚み0.5mm、1.
0mm、1.5mmのMo網目体が内蔵されたCuから
なる複合体を作製した。
ろうで前記AlN基板に加熱融着して表面配線回路層を
ロウ接した。そして、この配線回路層上に厚み3〜4μ
mの無電解Niめっきを形成し、組成Pb60%Sn4
0%、厚み200μmの半田を用いて10mm角のSi
チップを表面配線回路層上に実装した。
う付け後、並びに−40〜125℃の温度サイクル試験
500サイクルまでの各100サイクル毎に、基板−導
体接合部と半田接合部の剥離やクラックの発生をマイク
ロスコープ(25〜200倍)で観察し、温度サイクル
試験の結果を表1に示した。
いない試料No.1,3は、ろう付け後、配線回路層端部
の絶縁基板にクラックが発生した。また、温度サイクル
試験では100サイクルで半導体素子との半田接合部に
おいてクラックの発生が確認された。
蔵した本発明の試料は、いずれもろう付け後においてク
ラックの発生はなく、また、熱サイクル試験においても
絶縁基板と配線回路層との接合部で200サイクル以
上、半田接合部で300サイクル以上の耐久性を示した
が、特に、配線回路層中に内蔵される網目の目開きにつ
いては、15〜150メッシュの試料No.2、4、6、
7、9では、熱サイクル試験において絶縁基板と配線回
路層との接合部、半田接合部で500サイクル後におい
てもクラックの発生は認められなかった。
法によって、種々の体積比率でMo網目体が内蔵された
Cuからなる複合体を作製した。また、比較のために、
Cu粉末に平均粒径が2μmのMo粉末を所定の体積比
率となるように混合したものを1200℃で熱処理し冷
却、固化してCu中にMo粉末が分散した複合体を作製
した。
における線熱膨張係数を測定し、その結果を図4に示し
た。
内蔵した本発明の複合体は、粉末分散した複合体に比較
して少ない体積比率で線熱膨張係数を小さくでき、低抵
抗導体への影響が小さいことがわかった。
て表2の線径および網目の目開きを有する網目体を作製
し、これをそれぞれプレス用金型に1〜3枚厚み方向に
等間隔となるようにセットして、平均粒径が10μmの
Al粉末を充填して、プレス成形後、約700℃の還元
雰囲気で熱処理し、幅15mm×長さ50mm、厚み
0.5mm、1.0mm、1.5mmのCu網目体が内
蔵されたAlからなる複合体を作製した。
率をレーザーフラッシュ法で測定しその結果を表2に示
した。
目体を内蔵させることにより、熱伝導率が向上し、さら
に網目体を複数層内蔵するこよにより、さらに熱伝導率
が改善されることを確認した。
よれば、Cu、Alの少なくとも1種の金属からなる低
抵抗導体成分中に、それよりも低熱膨張または高熱伝導
性の網目体を内蔵することにより、低抵抗導体成分の電
気抵抗,熱伝導性を大きく損なわずに、熱膨張を小さく
したり、熱伝導性を高めることができ、絶縁基板との熱
膨張係数の相違に起因して発生する応力を低減したり、
放熱性を高めることができる。
断面図である。
略断面図である。
線回路層の構造を説明するための透視図である。
る複合体とMo粉末を分散した複合体のMo体積比率と
線熱膨張係数との関係を示す図である。
Claims (8)
- 【請求項1】セラミック絶縁基板と、該基板表面に形成
された配線回路層とを具備する配線基板において、前記
表面配線回路層のうち、少なくとも一部の配線回路層
が、Cu、Alの少なくとも1種の金属からなる低抵抗
導体成分中に該低抵抗導体成分よりも小さい線熱膨張係
数を有する網目体を内蔵した複合体からなることを特徴
とする配線基板。 - 【請求項2】セラミック絶縁基板と、該基板表面に形成
された配線回路層とを具備する配線基板において、前記
表面配線回路層のうち、少なくとも一部の配線回路層
が、Cu、Alの少なくとも1種の金属からなる低抵抗
導体成分中に該低抵抗導体成分よりも高い熱伝導性を有
する網目体を内蔵した複合体からなることを特徴とする
配線基板。 - 【請求項3】前記セラミック絶縁基板がAl2 O3 、A
lN、Si3 N4 のうち、少なくとも1種を主体とする
セラミックスからなることを特徴とする請求項1及び請
求項2記載の配線基板。 - 【請求項4】前記複合体からなる配線回路層が前記絶縁
基板表面にロウ材によって接合されてなることを特徴と
する請求項1及び請求項2記載の配線基板。 - 【請求項5】前記複合体からなる配線回路層に、10A
以上の電流が印加される請求項1及び請求項2記載の配
線基板。 - 【請求項6】前記複合体からなる配線回路層上に電子部
品が搭載される請求項1及び請求項2記載の配線基板。 - 【請求項7】前記網目体の目開きが15〜150メッシ
ュである請求項1記載の配線基板。 - 【請求項8】前記網目体の厚さが、配線回路層全体厚さ
の0.05〜0.8倍である請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27505799A JP2001102701A (ja) | 1999-09-28 | 1999-09-28 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27505799A JP2001102701A (ja) | 1999-09-28 | 1999-09-28 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001102701A true JP2001102701A (ja) | 2001-04-13 |
Family
ID=17550256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27505799A Pending JP2001102701A (ja) | 1999-09-28 | 1999-09-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001102701A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008289509A (ja) * | 2007-05-22 | 2008-12-04 | Daito Giken:Kk | 遊技台 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137285A (ja) * | 1982-02-10 | 1983-08-15 | 株式会社日立製作所 | 金属板付セラミック基板の製造法 |
JPS6065537A (ja) * | 1983-09-20 | 1985-04-15 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
JPH03231445A (ja) * | 1990-01-29 | 1991-10-15 | Inco Ltd | 複合構造物 |
JPH03280459A (ja) * | 1990-03-29 | 1991-12-11 | Mitsubishi Heavy Ind Ltd | ハイブリッドic基板 |
JPH0878747A (ja) * | 1994-06-30 | 1996-03-22 | Kyocera Corp | 積層型圧電体 |
JPH08236940A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 多層配線基板 |
JPH11103141A (ja) * | 1997-09-26 | 1999-04-13 | Kyocera Corp | 配線基板 |
-
1999
- 1999-09-28 JP JP27505799A patent/JP2001102701A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137285A (ja) * | 1982-02-10 | 1983-08-15 | 株式会社日立製作所 | 金属板付セラミック基板の製造法 |
JPS6065537A (ja) * | 1983-09-20 | 1985-04-15 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
JPH03231445A (ja) * | 1990-01-29 | 1991-10-15 | Inco Ltd | 複合構造物 |
JPH03280459A (ja) * | 1990-03-29 | 1991-12-11 | Mitsubishi Heavy Ind Ltd | ハイブリッドic基板 |
JPH0878747A (ja) * | 1994-06-30 | 1996-03-22 | Kyocera Corp | 積層型圧電体 |
JPH08236940A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 多層配線基板 |
JPH11103141A (ja) * | 1997-09-26 | 1999-04-13 | Kyocera Corp | 配線基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008289509A (ja) * | 2007-05-22 | 2008-12-04 | Daito Giken:Kk | 遊技台 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11114355B2 (en) | Power module and method for manufacturing power module | |
JP4959079B2 (ja) | 半導体素子収納用パッケージ | |
JP2572823B2 (ja) | セラミック接合体 | |
JP2012074591A (ja) | 回路基板および電子装置 | |
JP3610247B2 (ja) | 配線基板 | |
JP3793562B2 (ja) | セラミック回路基板 | |
JP3929660B2 (ja) | 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板 | |
JP4646417B2 (ja) | セラミック回路基板 | |
JP4471470B2 (ja) | 半導体装置 | |
JP3860425B2 (ja) | 回路基板、その製造方法、自動車用電子回路装置 | |
JP2001102701A (ja) | 配線基板 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP3668083B2 (ja) | セラミック配線基板 | |
JP4070198B2 (ja) | 配線基板 | |
JP2001185838A (ja) | セラミック配線基板 | |
JP4493158B2 (ja) | セラミック回路基板 | |
JP2004327945A (ja) | セラミック電子回路部品 | |
JP2703426B2 (ja) | 回路基板 | |
JP2000340716A (ja) | 配線基板 | |
JP3561197B2 (ja) | 配線基板 | |
JP2000312057A (ja) | 配線基板およびその製造方法 | |
JP4299421B2 (ja) | セラミック回路基板の製造方法 | |
JP4427467B2 (ja) | 配線基板およびそれを用いた電気素子モジュール | |
JP2000164996A (ja) | セラミック配線基板 | |
JP2002076213A (ja) | 半導体素子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |