KR101266343B1 - 세라믹 전자 부품 - Google Patents

세라믹 전자 부품 Download PDF

Info

Publication number
KR101266343B1
KR101266343B1 KR1020110067637A KR20110067637A KR101266343B1 KR 101266343 B1 KR101266343 B1 KR 101266343B1 KR 1020110067637 A KR1020110067637 A KR 1020110067637A KR 20110067637 A KR20110067637 A KR 20110067637A KR 101266343 B1 KR101266343 B1 KR 101266343B1
Authority
KR
South Korea
Prior art keywords
electrode layer
ceramic
electrode
electronic component
layer
Prior art date
Application number
KR1020110067637A
Other languages
English (en)
Other versions
KR20120005974A (ko
Inventor
스스무 다니구치
미유키 야나기다
히사유키 아베
유카리 이노우에
마사타카 기타가미
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010157154A priority Critical patent/JP2012019159A/ja
Priority to JPJP-P-2010-157154 priority
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20120005974A publication Critical patent/KR20120005974A/ko
Application granted granted Critical
Publication of KR101266343B1 publication Critical patent/KR101266343B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

금속 성분을 함유하는 내부 전극이 매설된 세라믹 소체(1)와, 내부 전극이 노출되는 세라믹 소체의 양 단면(11)을 각각 덮도록 형성되는 한 쌍의 단자 전극(3)을 구비하는 세라믹 전자 부품(100)으로서, 단자 전극(3)은, 세라믹 소체(1)측에서부터 제 1 전극층과, 도체 그린시트를 소결하여 형성되는 제 2 전극층을 가지며, 제 2 전극층이 내부 전극으로부터 확산된 금속 성분을 함유하는 세라믹 전자 부품(100).

Description

세라믹 전자 부품{CERAMIC ELECTRONIC COMPONENT}

본 발명은 세라믹 전자 부품에 관한 것이다.

세라믹 소체와 그 단면 위에 단자 전극을 갖는 적층 세라믹 콘덴서(MLCC) 등의 세라믹 전자 부품이 여러 가지 전자 기기 등에 사용되고 있다. 최근, 전자 기기의 소형화, 고성능화가 진전됨에 따라, 세라믹 전자 부품에 대한 소형화 및 고용량화에 대한 요구가 점점 높아지고 있다.

세라믹 전자 부품에 형성되는 단자 전극은 통상적으로 기초 금속층과 기초 금속층 위에 형성되는 상부 전극층으로 구성된다. 기초 금속층은 일반적으로 세라믹 소체 위에 은 및 팔라듐 등의 귀금속 분말이나 구리 및 니켈 등의 비금속 분말과, 유리 플릿을 포함하는 도체 페이스트를 도포하고, 소결함으로써 형성되는 소결 전극층에 의해 구성된다. 이 소결 전극층 위에, 통상적으로 전기 도금 처리를 하여 상부 전극층으로서 도금층이 형성된다.

이와 같이 상부 전극층을 형성할 때 도금 처리를 행하는 점에서, 소결 전극층은 도금층을 용이하게 형성할 수 있는 특성을 가질 것이 요구된다. 예를 들면, 특허 문헌 1(일본 공개특허공보 2003-243245호)에서는, 소결 전극층의 표면에 균일한 금속 도금층을 형성하기 위해서, 금속 성분과 유리 성분을 포함하는 도체 페이스트를 소결하여 소결 전극층을 형성하고, 상기 소결 전극층을, 유리 성분을 포함하지 않는 재료를 사용하여 형성되는 코트층으로 피복하는 것이 제안되어 있다.

적층 세라믹 콘덴서의 고용량화를 도모하기 위해서는, 절연 저항의 열화를 억제할 필요가 있다. 절연 저항이 열화되는 원인의 하나로서, 소결 전극층을 형성한 후의 전기 도금 공정시의 도금액의 성분이나, 도금시에 발생하는 수소가 세라믹 소체로 침입하는 것을 들 수 있다. 도금액의 성분이나 수소 등의 침입을 억제하기 위해서, 기초 전극층의 두께를 두껍게 하는 것을 생각할 수 있지만, 이 경우, 세라믹 전자 부품의 소형화에 역행하게 된다.

기초 전극층은 통상적으로 세라믹 소체의 표면 위에 페이스트를 도포하고, 소결하여 형성된다. 이로 인해, 도체 페이스트의 부착량에 따라 소결 전극층의 사이즈 편차가 커지는 경향이 있다. 또한, 도체 페이스트의 유동에 따라, 세라믹 소체의 단면 중앙부에서의 소결 전극층의 두께보다도, 단면의 주연부나 단면과 측면 사이에 개재되는 모서리부에 있어서의 소결 전극층의 두께가 작아지는 경향이 있다. 이와 같이 두께가 작은 개소가 있으면, 도금액의 성분이나 수소가 침입하기 쉬워지기 때문에, 국소적으로 세라믹 소체의 부식이 발생되어 버린다.

세라믹 소체나 내부 전극의 부식을 억제하기 위해서는, 소결 전극층을 치밀화하여 도금액의 성분이나 수소의 침입을 방지하는 것이 유효하다고 생각된다. 소결 전극층을 치밀화하기 위해서는, 예를 들면, 소결 전극층 중의 유리 성분의 함유량을 저감시킬 것이 고려되지만, 이 경우, 세라믹 소체와 단자 전극의 밀착성이 손상되어 버릴 가능성이 우려된다. 이와 같이 세라믹 소체와 단자 전극의 밀착성이 낮아지면, 땜납 부착 후에, 단자 전극과 세라믹 소체의 계면이 박리되어 세라믹 전자 부품이 파손되어 버릴 가능성이 높아진다. 따라서, 제조 공정에 있어서의 세라믹 소체의 부식을 충분히 억제하면서, 세라믹 소체와 단자 전극의 밀착성을 충분히 확보하는 것이 가능한 세라믹 전자 부품이 요구되고 있다.

본 발명은 상기 사정을 감안하여 이루어진 것이며, 소형화가 가능하며, 단자 전극과 세라믹 소체의 고착 강도가 우수한 세라믹 전자 부품을 제공하는 것을 목적으로 한다.

본 발명에서는 금속 성분을 함유하는 내부 전극이 매설된 세라믹 소체와, 내부 전극이 노출되는 세라믹 소체의 양 단면을 각각 덮도록 형성되는 한 쌍의 단자 전극을 구비하는 세라믹 전자 부품으로서, 단자 전극은 세라믹 소체측에서부터 제 1 전극층과, 도체 그린시트를 소결하여 형성되는 제 2 전극층을 가지며, 제 2 전극층이 내부 전극으로부터 확산된 금속 성분을 함유하는 세라믹 전자 부품을 제공한다.

이러한 세라믹 전자 부품은, 제 2 전극층이 도체 그린시트를 소결하여 형성되는 층이기 때문에, 도체 페이스트만을 사용하여 소결 전극층을 형성하는 경우에 비해, 단자 전극의 두께 편차를 작게 할 수 있다. 이로 인해, 치수 정밀도가 우수하여 세라믹 전자 부품을 소형화할 수 있다. 또한, 제 2 전극층은 도체 페이스트를 사용하여 형성되는 전극층보다도 치밀하게 할 수 있다. 이로 인해, 도금층을 형성하는 도금 처리시에 있어서, 세라믹 소체의 부식을 억제할 수 있다. 또한, 제 2 전극층은 내부 전극으로부터 확산된 금속 성분을 함유하기 때문에, 단자 전극과 세라믹 소체가 금속 성분에 의해 강고하게 밀착하게 되어, 단자 전극과 세라믹 소체의 고착 강도가 우수하다.

본 발명의 세라믹 전자 부품은 제 2 전극층에 있어서 내부 전극으로부터 확산된 금속 성분이 제 2 전극층의 결정립계에 다른 부분보다 더 많이 분포하고 있는 것이 바람직하다. 이것에 의해, 제 2 금속층에서 내부 전극으로부터 확산된 금속 성분의 함유량이 적어도, 제 2 전극층이 제 1 전극층을 통해 세라믹 소체와 강고하게 밀착하게 된다. 그 결과, 단자 전극과 세라믹 소체의 고착 강도를 한층 높게 할 수 있다.

본 발명의 세라믹 전자 부품에 있어서의 단자 전극은 제 2 전극층을 덮도록 도금층으로 이루어지는 제 3 전극층을 갖는 것이 바람직하다. 이것에 의해, 회로 기판에 땜납 부착할 때의 땜납에 의한 전극 부식을 충분히 억제할 수 있다.

본 발명의 세라믹 전자 부품에 있어서, 제 2 전극층의 두께는 제 1 전극층의 두께보다도 두꺼운 것이 바람직하다. 이것에 의해, 단자 전극의 두께 편차를 한층 작게 하는 것이 가능해지고, 치수 정밀도를 한층 향상시킬 수 있다. 또한, 제 2 전극층이 도금액 및 수소에 대해 높은 실드성을 가지기 때문에, 도금층을 형성할 때, 세라믹 소체에 도금액이 침입하는 것을 충분히 억제할 수 있다. 또한, 제 2 전극층과 세라믹 소체간의 간격을 작게 할 수 있기 때문에, 단자 전극과 세라믹 소체의 고착 강도를 한층 높게 할 수 있다.

본 발명은 제 2 전극층에 있어서의, 내부 전극 유래의 금속 성분의 함유량이 0.45 내지 5.0질량%인 것이 바람직하다. 이것에 의해, 제 2 전극층과 세라믹 소체간의 고착 강도를 높은 수준으로 유지하면서, 제 3 전극층으로서 도금층을 형성하는 경우에 제 2 전극층과 제 3 전극층의 밀착력을 높게 할 수 있다.

본 발명의 세라믹 전자 부품은, 세라믹 소체의 단면에 직교하는 적어도 하나의 측면 위에 있어서, 제 2 전극층이 제 1 전극층의 일부를 덮도록 형성되어 있는 것이 바람직하다. 이것에 의해, 측면 위에 있어서 제 2 전극층이 제 1 전극층의 전부를 덮는 경우에 비해, 각 전극층의 소결성의 차이에 기초하는 팽창율, 수축률의 차이에 의해 발생하는 응력을 저감시켜, 제 1 전극층과 세라믹 소체간의 박리의 발생을 억제할 수 있다. 이것에 의해, 세라믹 소체에 매설된 내부 전극의 금속 성분은 제 1 전극층을 통해 제 2 전극층에 의해 원활하게 확산되게 된다. 따라서, 세라믹 전자 부품의 신뢰성을 한층 향상시킬 수 있다. 또한, 측면 위에서 제 2 전극층이 제 1 전극층의 전부를 덮는 경우에 비해, 각 전극층의 소결성의 차이에 기초하는 수축률의 차이에 의해 발생하는 응력을 저감시킬 수 있기 때문에, 제 2 전극층과 제 1 전극층 사이에서의 박리의 발생이나, 단자 전극에 있어서의 균열의 발생도 억제할 수 있다. 이러한 작용도 세라믹 전자 부품의 신뢰성의 향상에 기여한다.

본 발명에 의하면, 소형화가 가능하고, 단자 전극과 세라믹 소체의 고착 강도가 우수한 세라믹 전자 부품을 제공할 수 있다.

도 1은 본 발명의 세라믹 전자 부품의 적합한 일 실시 형태를 도시하는 사시도이다.
도 2는 도 1에 도시하는 세라믹 전자 부품의 II-II선의 절단면을 모식적으로 도시하는 단면도이다.
도 3은 도 2의 단면에 있어서, 세라믹 전자 부품의 소결 전극층의 일부를 확대하여 도시하는 전자 현미경 사진이다.
도 4는 도 3에 도시하는 전자 현미경 사진을 촬영한 단면의 구조를 모식적으로 도시하는 단면도이다.
도 5는 본 발명의 세라믹 전자 부품의 제조 방법의 일례에 있어서의 1 공정을 모식적으로 도시하는 개략도이다.

이하, 경우에 따라 도면을 참조하여 본 발명의 적합한 실시 형태에 관해서 설명한다. 또한, 도면의 설명에 있어서, 동일 또는 동등한 요소에는 동일 부호를 사용하여, 중복되는 설명을 생략한다.

도 1은 본 발명의 세라믹 전자 부품의 적합한 일 실시 형태를 도시하는 사시도이다. 본 실시 형태의 세라믹 전자 부품(100)은 칩 형태의 적층형 세라믹 콘덴서이다. 이 세라믹 전자 부품(100)은 대략 직방체 형상을 가지고 있으며, 예를 들면, 긴 방향(가로)의 길이가 2.0mm 정도, 폭 방향의 길이 및 두께 방향의 길이가 1.2mm 정도이다.

세라믹 전자 부품(100)은 대략 직방체 형상의 세라믹 소체(칩 소체)(1)와, 세라믹 소체(1)의 양 단부에 각각 형성된 한 쌍의 단자 전극(3)을 구비하고 있다. 세라믹 소체(1)는 서로 대향하는 단면(11a) 및 단면(11b)(이하, 통합하여 「단면(11)」이라고 한다.)과, 단면(11)에 직교하고 서로 대향하는 측면(13a) 및 측면(13b)(이하, 통합하여 「측면(13)」이라고 한다.)과, 단면(11)에 직교하고 서로 대향하는 측면(15a) 및 측면(15b)(이하, 통합하여 「측면(15)」이라고 한다.)을 가진다. 측면(13)과 측면(15)은 서로 직교한다.

세라믹 소체(1)는 단면(11)과 측면(13a) 사이의 모서리부(R13), 단면(11)과 측면(13b) 사이의 모서리부(R14), 단면(11)과 측면(15a) 사이의 모서리부(R15), 단면(11)과 측면(15b) 사이의 모서리부(R16), 측면(13a)과 측면(15a) 사이의 모서리부(R33), 측면(15a)과 측면(13b) 사이의 모서리부(R34), 측면(13b)과 측면(15b) 사이의 모서리부(R35), 및, 측면(15b)과 측면(13a) 사이의 모서리부(R36)를 가지고 있다.

모서리부(R13, R14, R15, R16)(이하, 통합하여 「R13 내지 R16」이라고 한다.), 모서리부(R33, R34, R35, R36)(이하, 통합하여 「R33 내지 R36」이라고 한다.)는 세라믹 소체(1)가 연마되어 R 형상을 이루고 있는 부분이다. 이러한 R 형상을 가짐으로써, 세라믹 소체(1)의 모서리부(R13 내지 R16), 모서리부(R33 내지 R36)에서의 파손의 발생을 억제할 수 있다. 세라믹 소체(1)에 있어서의 모서리부의 곡률 반경은, 예를 들면, 세라믹 전자 부품(100)의 폭 방향 길이의 3 내지 15%로 할 수 있다.

단자 전극(3)은 세라믹 소체(1)에 있어서의 단면(11), 모서리부(R13 내지 R16)를 덮는 동시에, 측면(13, 15)의 단면(11)측의 일부를 일체적으로 덮도록 형성되어 있다. 따라서, 단자 전극(3)은 세라믹 소체(1)의 꼭대기부(22)를 덮도록 형성되어 있다.

도 2는 도 1에 도시하는 세라믹 전자 부품의 II-II선의 절단면을 모식적으로 도시하는 단면도이다. 즉, 도 2는 도 1에 도시하는 세라믹 전자 부품(100)을 측면(13)에 수직하고 측면(15)에 평행한 면으로 절단했을 때의 단면 구조를 도시하는 도면이다.

세라믹 소체(1)는 복수의 유전체층(7)과 그 사이에 내부 전극(9)이 적층된 적층 구조를 가지고 있다. 즉, 복수의 유전체층(7)과 복수의 내부 전극(9)이 교대로 적층되어 구성되어 있다. 복수의 유전체층(7) 및 복수의 내부 전극(9)의 적층 방향은 단자 전극(3)이 형성되어 있는 한 쌍의 단면(11)의 대향 방향에 수직하고, 한 쌍의 측면(13)의 대향 방향에 평행하다. 또한, 설명의 편의상, 도 2에서는 유전체층(7) 및 내부 전극(9)의 적층수를 도면 위에서 용이하게 시인할 수 있을 정도의 수로 하고 있지만, 원하는 전기 특성에 따라, 유전체층(7) 및 내부 전극(9)의 적층수를 적절히 변경해도 된다. 적층수는, 예를 들면, 유전체층(7) 및 내부 전극(9)을 각각 수십층으로 해도 좋고, 100 내지 500층 정도로 해도 좋다. 또한, 유전체층(7)은 서로간의 경계를 시인할 수 없을 정도로 일체화되어 있어도 좋다.

내부 전극(9a)은 한쪽 단면(11a)측의 단자 전극(3)과 전기적으로 접속되어 있고, 다른쪽 단면(11b)측의 단자 전극(3)과는 전기적으로 절연되어 있다. 또한, 내부 전극(9b)은 다른쪽 단면(11b)측의 단자 전극(3)과 전기적으로 접속되어 있고, 한쪽 단면(11a)측의 단자 전극(3)과는 전기적으로 절연되어 있다. 내부 전극(9a) 및 내부 전극(9b)은 유전체층(7)을 사이에 개재하여 교대로 적층되어 있다. 본 실시 형태의 세라믹 전자 부품(100)은 단면(11a)측의 단자 전극(3)과 내부 전극(9b)과의 절연 신뢰성, 및 단면(11b)측의 단자 전극(3)과 내부 전극(9a)과의 절연 신뢰성이 우수하다. 내부 전극은, 금속 성분으로서, 구리 또는 니켈 등의 비금속을 함유하는 것이 바람직하고, 니켈을 함유하는 것이 보다 바람직하다.

단자 전극(3)은 세라믹 소체(1)측에서부터, 제 1 전극층(4) 및 제 2 전극층(5)으로 이루어지는 소결 전극층(8)과, 제 3 전극층(6)을 가진다. 단자 전극(3)은 세라믹 소체(1)의 단면(11) 및 측면(13)[측면(15)] 위에서 각각 최대 두께(T) 및 두께(H)를 가진다. 또한, 단자 전극(3)은 가장 외측에 배치되는 내부 전극(9b)의 단면(11a)으로 향하는 연장선상에서 두께(F)를 가진다. 우수한 절연 신뢰성이나 접속 신뢰성을 확보하는 관점에서는, 세라믹 소체(1)의 꼭대기부(22) 부근에 있어서의 단자 전극의 두께[도 2 중의 두께(F)]를 두껍게 하는 것이 바람직하다. 그러나 종래의 세라믹 전자 부품과 같이 단자 전극(3)의 소결 전극층(8)을 도체 페이스트만을 사용하여 형성하는 경우, 두께(F)를 두껍게 하면, 결과적으로 단면 및 측면 위에서의 단자 전극(3)의 두께[도 2 중의 두께(T)와 두께(H)]가 두꺼워져 소형화를 도모하는 것이 곤란하였다.

본 실시 형태의 세라믹 전자 부품(100)에서는 제 2 전극층(5)이 도체 그린시트를 사용하여 형성되어 있다. 이로 인해, 도체 페이스트만을 사용하여 소결 전극층(8)을 형성하는 경우에 비해, 단자 전극(3)의 두께(H) 및 두께(T)를 얇게 유지하면서, 두께(F)를 충분히 두껍게 할 수 있다. 따라서, 충분한 소형화를 도모하면서 우수한 신뢰성을 갖는 세라믹 전자 부품(100)으로 할 수 있다.

세라믹 전자 부품의 소형화를 도모하면서 충분히 높은 신뢰성을 확보하는 관점에서, 세라믹 전자 부품(100)에 있어서의 단자 전극(3)의 두께(H)는 바람직하게는 10 내지 60㎛이며, 보다 바람직하게는 10 내지 40㎛이다. 같은 관점에서, 세라믹 전자 부품(100)에 있어서의 단자 전극(3)의 두께(F) 및 두께(T)는 바람직하게는 10 내지 60㎛이며, 보다 바람직하게는 10 내지 40㎛이다. 또한, 같은 관점에서, 단자 전극(3)의 두께(T)에 대한 두께(F)의 비율은 바람직하게는 0.6 이상이며, 보다 바람직하게는 0.7 내지 1.0이다.

단자 전극(3)은 Cu, Ag, Pd, Au, Pt, Fe, Zn, Al, Sn 및 Ni로부터 선택되는 적어도 1종의 원소를 함유하는 금속 또는 합금을 함유하는 것이 바람직하다. 이것에 의해, 우수한 접속 신뢰성을 갖는 세라믹 전자 부품으로 할 수 있다. 유전체층(7)은, 예를 들면, 티탄산바륨을 함유한다.

단자 전극(3)은 세라믹 소체(10)의 단면(11) 전체를 덮는 동시에, 단면(11)에 직교하는 세라믹 소체(1)의 측면(13, 15)으로 돌아 들어가듯이 하여 측면(13, 15)의 일부를 덮고 있다. 단자 전극(3)은 세라믹 소체(1)의 단면(11) 및 측면(13, 15)의 일부 위에서, 세라믹 소체(1)측에서부터 순차적으로 제 1 전극층(4), 제 2 전극층(5) 및 제 3 전극층(6)이 이 순서대로 적층된 적층 구조를 가진다. 세라믹 소체(1)와 단자 전극(3)의 고착 강도를 한층 높게 하는 관점에서, 제 1 전극층(4)은 제 2 전극층(5)보다도 유리 성분의 함유량이 높은 것이 바람직하다.

제 1 전극층(4)은, 예를 들면, 도전성의 금속 분말과, 유리 플릿과, 바인더, 분산제 및 용제 중 적어도 하나를 포함하는 도체 페이스트를 소결함으로써 형성되는 층이다. 이 제 1 전극층(4)은, 예를 들면, Cu, Ag, Pd, Au, Pt, Fe, Zn, Al, Sn 및 Ni로부터 선택되는 적어도 하나의 원소를 포함하는 금속 또는 합금과, 유리 성분을 함유한다. 제 1 전극층(4)에 있어서의 금속 및 합금의 합계 함유량은 바람직하게는 50 내지 80질량%이며, 보다 바람직하게는 60 내지 70질량%이다. 제 1 전극층(4)은 적층체(1) 및 제 2 전극층(5) 사이에 배치되어 적층체(1) 및 제 2 전극층(5)과 밀착하고 있다.

제 1 전극층(4)의 두께는 제 2 전극층(5)의 두께보다도 얇게 되어 있다. 이것에 의해, 제 2 전극층(5)이 세라믹 소체(1)에 근접하여 배치되게 되고, 내부 전극(9)으로부터 확산된 금속 성분에 의해, 제 2 전극층(5)이 제 1 전극층(4)에 강고하게 고착되게 된다. 제 1 전극층(4)의 두께는 바람직하게는 0.5 내지 15㎛이며, 보다 바람직하게는 1 내지 8㎛이다.

제 2 전극층(5)은, 예를 들면, 도전성의 금속 분말과, 유리 플릿과, 바인더, 분산제 및 용제 중 적어도 하나를 포함하는 도체 그린시트를 소결함으로써 형성되는 층이다. 이로 인해, 제 2 전극층(5)은 높은 치수 정밀도를 가지고 있고, 소결 전극층(8) 및 단자 전극(3)의 사이즈 및 형상을 높은 정밀도로 조정하여 높은 위치 정밀도로 배치할 수 있다.

제 2 전극층(5)은, 예를 들면, Cu, Ag, Pd, Au, Pt, Fe, Zn, Al, Sn 및 Ni로부터 선택되는 적어도 하나의 원소를 포함하는 금속 또는 합금을 주성분으로서 함유한다. 제 2 전극층(5)에 있어서의 금속 및 합금의 합계 함유량은 바람직하게는 60 내지 90질량%이며, 보다 바람직하게는 70 내지 80질량%이다. 제 2 전극층(5)은 제 1 전극층(4)보다도 금속 및 합금의 합계 함유량이 높기 때문에, 충분히 치밀한 조직으로 되어 있어 높은 실드성을 가진다. 이로 인해, 도금액의 성분이나 도금 처리에 따라 발생하는 수소 등의 생성물이 세라믹 소체(1)에 침입하는 것을 충분히 억제할 수 있다.

제 2 전극층(5)의 두께는 제 1 전극층(4)의 두께보다도 두껍게 되어 있다. 이것에 의해, 도금액의 성분이나 도금 처리에 따라 발생하는 수소의 침입을 충분히 억제할 수 있다. 제 2 전극층(5)의 두께는 바람직하게는 8 내지 30㎛이며, 보다 바람직하게는 8 내지 12㎛이다. 제 2 전극층(5)의 두께가 지나치게 얇아지면, 충분히 높은 실드성이 얻기 어려워지는 경향이 있다. 한편, 제 2 전극층(5)의 두께가 지나치게 두꺼워지면, 단자 전극(3)의 두께가 두꺼워져 세라믹 전자 부품(100)을 소형화하는 것이 곤란해지는 경향이 있다.

제 3 전극층(6)은, 예를 들면, Ni층(니켈층) 및 Sn층(주석층)이 적층된 도금층이며, 도금액을 사용하여 형성할 수 있다. 이 도금층은, 예를 들면, Pd, Au, Ni 및 Sn으로부터 선택되는 적어도 하나의 원소를 포함하는 금속 또는 합금을 함유한다. 제 3 전극층(6)은 제 2 전극층(5)의 외측 표면 전체를 덮도록 형성된다.

제 3 전극층(6)의 두께는 바람직하게는 4 내지 12㎛이며, 보다 바람직하게는 6 내지 10㎛이다. 제 3 전극층(6)의 두께가 지나치게 얇아지면, 회로에 실장할 때, 땜납에 의한 전극 부식이 발생하기 쉬워지는 경향이 있다. 한편, 제 3 전극층(6)의 두께가 지나치게 두꺼워지면, 단자 전극(3)의 두께가 두꺼워져 세라믹 전자 부품(100)을 소형화하는 것이 곤란해지는 경향이 있다.

도 3은 도 2의 단면에 있어서, 세라믹 소체(1)의 단면(11) 및 모서리부(R13)부근 위에 형성된 소결 전극층(8)을 확대하여 도시하는 전자 현미경 사진(배율: 10000배)이다. 또한, 이 전자 현미경 사진에는 각 층의 윤곽을 명시하는 선이 그려져 있다. 도 4는 도 3의 전자 현미경 사진을 촬영한 단면의 구조를 모식적으로 도시하는 단면도이다. 도 3에 도시하는 바와 같이, 내부 전극(9)은 세라믹 소체(1)의 단면(11)에서 제 1 전극층(4)과 합금화 반응에 의해 서로 접촉하고 있다. 내부 전극(9)은 그 금속 성분(예를 들면, 니켈)이 제 1 전극층(4) 중에 확산되어 있다. 그 결과, 내부 전극(9)은 제 1 전극층(4) 중에 돌출되는 구조를 가지고 있다. 또한, 내부 전극(9)에 포함되는 금속 성분은 세라믹 소체(1)로부터 제 1 전극층(4)을 통과하여 제 2 전극층(5)을 향하여 확산되고 있다.

제 2 전극층(5)은 금속 또는 합금으로 이루어지는 결정립(42)을 주성분으로서 함유한다. 내부 전극(9)의 금속 성분은 제 2 전극층(5)에 포함되는 결정립(42)의 결정립계(40)에 다른 부분보다 더 많이 분포하고 있다. 이러한 구조는, 소결 공정시에 있어서, 제 1 전극층(4)을 통과한 내부 전극(9)의 금속 성분이 결정립계(40)를 따라 확산됨으로써 형성된다. 이와 같이, 제 2 전극층(5)의 결정립계(40)에 내부 전극(9)의 금속 성분이 다른 부분보다 더 많이 분포함으로써, 제 1 전극층(4)을 통해 제 2 전극층(5)이 내부 전극(9)을 포함하는 세라믹 소체(1)에 한층 강고하게 고착되게 된다. 이것에 의해, 세라믹 소체(1)와 단자 전극(3)의 고착 강도를 충분히 높게 할 수 있다.

결정립(42)의 입자 직경은 바람직하게는 3 내지 7㎛이다. 결정립(42)의 입자 직경이 3㎛ 미만이면, 제 2 전극층(5)의 실드 효과가 약간 손상되는 경향이 있고, 결정립(42)의 입자 직경이 7㎛을 초과하면, 단자 전극(3)에 있어서 블리스터가 발생하기 쉬워지는 경향이 있다. 여기에서, 블리스터란 단자 전극(3) 중에 공동이 발생하여 단자 전극(3)의 일부가 돔 형상으로 고조되는 현상이다. 이러한 현상은 소결 전극층(8)을 형성할 때, 도체 페이스트나 도체 그린시트에 포함되는 유기 성분이 소결 전극층(8) 중에 잔류 카본으로서 가두어져 소결시의 가열로 잔류 카본이 가스화됨으로써 발생한다.

제 2 전극층(5)에 있어서의 내부 전극(9)의 금속 성분의 함유량은, 제 1 전극층(4) 위에서의 제 2 전극층(5)의 고착 강도를 충분히 높게 하는 관점에서, 바람직하게는 0.45질량% 이상이며, 보다 바람직하게는 0.6질량% 이상이며, 더욱 바람직하게는 0.8질량% 이상이다. 단, 제 2 전극층(5)에 있어서의 내부 전극(9)의 금속 성분의 함유량이 지나치게 높아지면, 제 2 전극층(5)의 표면에 형성되는 금속 성분의 산화물의 영향에 의해 균일한 도금층을 형성하는 것이 어려워지는 경우가 있다(예를 들면, 금속 성분이 니켈인 경우 등). 그 결과, 제 3 전극층(6)이 제 2 전극층(5)으로부터 박리되기 쉬워지는 경향이 있다. 이러한 관점에서, 제 2 전극층(5)에 있어서의 내부 전극(9)의 금속 성분의 함유량은 바람직하게는 5.0질량% 이하이며, 보다 바람직하게는 4.5질량% 이하이며, 더욱 바람직하게는 3.8질량% 이하이다.

제 2 전극층(5)에 있어서의 내부 전극(9)의 금속 성분의 함유량은 EDS(에너지 분산형 X선 분광법)에 의해 정량할 수 있다. 또한, 상기 함유량은 세라믹 소체(1)의 단면(11) 위에 형성된 소결 전극층(8)의 T치수 및 F치수에서의 제 2 전극층(5)을 두께 방향으로 등간격으로 3개소 이상 선택하여 측정한 측정값의 산술 평균값으로서 구할 수 있다.

본 발명의 세라믹 전자 부품의 제조 방법의 적합한 실시 형태를 이하에 설명한다. 본 실시 형태의 제조 방법은 도 1 및 도 2에 도시하는 세라믹 전자 부품(100)의 제조 방법이다. 세라믹 전자 부품(100)의 제조 방법은 세라믹 소체의 형성 공정, 도체 그린시트의 형성 공정, 도체 페이스트의 부착 공정, 도체 그린시트를 세라믹 소체에 부착하는 부착 공정, 소결 전극층을 형성하는 소결 공정, 및 소결 전극층에 도금 처리를 가하는 도금 공정을 가진다. 이하, 각 공정의 상세를 설명한다.

세라믹 소체의 형성 공정에서는 세라믹 소체(1)를 형성한다. 세라믹 소체(1)를 형성하기 위해서, 우선, 유전체층(7)이 되는 세라믹 그린시트를 형성한다. 세라믹 그린시트는 닥터 블레이드법 등을 사용하여 세라믹 슬러리를 PET(폴리에틸렌텔레프탈레이트) 필름 위에 도포후, 건조시켜서 형성할 수 있다. 세라믹 슬러리는, 예를 들면, 티탄산바륨을 주성분으로 하는 유전체 재료에 용제 및 가소제를 첨가하고, 혼합함으로써 얻어진다. 형성된 세라믹 그린시트에 내부 전극(9)이 되는 전극 패턴을 스크린 인쇄하고 건조시킨다. 전극 패턴의 스크린 인쇄에는 니켈 분말 및 구리 분말로부터 선택되는 적어도 1종의 분말에 바인더나 용제 등을 혼합한 전극 페이스트를 사용할 수 있다.

이와 같이 하여 복수의 전극 패턴 부착 그린시트를 형성하고 적층한다. 계속해서, 전극 패턴 부착 그린시트의 적층체를 적층 방향과 수직으로 절단하여 직방체 형상의 적층 칩을 형성하고, 가열 처리하여 탈바인더를 행한다. 가열 처리는 180 내지 400℃에서 0.5 내지 30시간 동안 행하는 것이 바람직하다. 가열 처리하여 얻어진 적층 칩을 800 내지 1400℃에서 0.5 내지 8.0시간 동안 소성하고, 배럴 연마하여 모따기를 행하여, 직방체 형상의 모서리부를 R 형상으로 한다. 이것에 의해, 대략 직방체 형상의 세라믹 소체(1)를 얻을 수 있다.

도체 그린시트의 형성 공정에서는, 우선, PET(폴리에틸렌텔레프탈레이트) 필름 등의 지지체 위에, 코터 등을 사용하여, 도체 그린시트용의 페이스트를 70㎛ 정도의 두께로 도포한다. 도체 그린시트용의 페이스트는 Cu, Ag, Pd, Au, Pt, Fe, Zn, Al, Sn 및 Ni로부터 선택되는 적어도 1종의 원소를 포함하는 금속 또는 합금의 분말과, 아크릴 수지 등의 열가소성 수지를 포함하는 바인더와, 유기 용제를 혼합한 것을 사용할 수 있다.

다음에, 지지체 위에 도포한 페이스트를 건조시켜 도체 그린시트를 형성한다. 도체 그린시트의 두께는, 예를 들면, 10 내지 50㎛ 정도로 할 수 있다. 건조 후, 도체 그린시트를 지지체 위에서 원하는 사이즈로 절단하여 도체 그린시트(31)(도 5)를 형성한다. 여기에서, 도체 그린시트(31)는 세라믹 소체(1)에 접합하는 면(31s)이 세라믹 소체(1)의 단면(11)보다도 약간 커지도록 절단한다. 절단 후, 도체 그린시트(31)로부터 지지체를 박리한다. 이와 같이 하여, 도체 그린시트(31)를 얻을 수 있다.

도체 그린시트(31)에 있어서의 금속 성분의 함유량은 바람직하게는 65 내지 75질량%이다. 상기 함유량이 65질량% 미만이면, 충분히 우수한 실드 효과가 손상되는 경향이 있다. 한편, 상기 함유량이 75질량%을 초과하면, 단자 전극(3)에 블리스터가 생기기 쉬워지는 경향이 있다.

도체 그린시트(31)에 있어서의 금속 분말 및 합금 분말의 평균 입자 직경은 바람직하게는 0.5 내지 1.3㎛이다. 상기 평균 입자 직경이 0.5㎛ 미만이면, 충분히 우수한 실드 효과가 손상되는 경향이 있다. 한편, 상기 평균 입자 직경이 1.3㎛을 초과하면, 세라믹 소체(1) 위에 형성된 단자 전극(3)에서 균열이 발생하기 쉬워지는 경향이 있다. 이러한 균열은 소결 전극층(8)을 형성할 때, 도체 페이스트나 도체 그린시트에 포함되는 용제가 소결 전극층(8) 중에 용제로서 가두어지고 소결시의 가열로 상기 용제가 분해되어 발생한다. 이러한 균열은 소결 공정시의 열수축에 의해 성장하는 경우도 있다. 또한, 본 명세서에 있어서의 평균 입자 직경은 시판 중인 레이저 회절식의 입도 분포계를 사용하여 측정되는 체적 평균 입자 직경이다.

도체 페이스트의 부착 공정에서는 세라믹 소체(1)의 단면(11a), 모서리부(R13, R14), 및 측면(13, 15)의 단면(11a)측의 일부 영역에 도체 페이스트를 부착시킨다. 도체 페이스트로서는 도체 그린시트용의 페이스트가 함유되는 성분에 유리 플릿을 첨가한 것을 사용할 수도 있다. 도체 페이스트를 부착시키는 방법은 세라믹 소체(1)의 일부를 도체 페이스트 중에 담그는 방법(딥법)이나, 도체 페이스트를 인쇄하는 방법 등을 들 수 있다.

딥법으로 도체 페이스트를 부착시키는 경우, 세라믹 소체(1)의 한쪽 단면(11a)을 아래쪽으로 하고, 세라믹 소체(1)의 단면(11a), 모서리부(R13 내지 R16), 및 측면(13, 15)의 단면(11a)측 부분을 도체 페이스트 중에 침지한다. 이것에 의해, 도 5에 도시하는 바와 같이, 세라믹 소체(1)의 단면(11a), 모서리부(R13 내지 R16), 및 측면(13, 15)의 단면(11)측 부분에 도체 페이스트(33)를 부착시킨다. 도체 페이스트(33)를 부착시킨 후, 도체 페이스트(33)를 예를 들면 스퀴지 등으로 긁어 내어 도체 페이스트(33)의 두께를 조정해도 좋다.

도 5는 세라믹 전자 부품(100)의 제조 방법의 부착 공정에 있어서의 단면 구조를 모식적으로 도시하는 개요도이다. 도 5에 도시하는 바와 같이, 세라믹 소체(1)의 한쪽 단면(11a)과, 도체 그린시트(31)의 면(31s)이 도체 페이스트(33)를 개재하여 마주 보도록 하고, 세라믹 소체(1)를 도체 그린시트(31)에 가압한다. 이것에 의해, 도체 그린시트(31)가 도체 페이스트(33)의 점착력에 의해, 세라믹 소체(1)의 단면(11a) 위에 고착된다.

도체 그린시트(31)의 면(31s)은 세라믹 소체(1)의 단면(11a)보다도, 약간 크기 때문에, 세라믹 소체(1)의 단면(11a) 뿐만아니라, 모서리부(R13 내지 R16) 및 측면(13)의 일부가 도체 그린시트(31)로 덮이게 된다.

세라믹 소체(1)의 다른쪽 단면(11b)측에도 단면(11a)측과 같이 도체 페이스트의 부착 공정 및 도체 그린시트의 부착 공정을 행한다. 이와 같이 하여 세라믹 소체(1)의 양 단면 위에 도체 페이스트를 통해 도체 그린시트(31)를 부착시킨 후, 도체 페이스트를 건조시킨다. 이것에 의해, 세라믹 소체(1)의 단면(11)과, 모서리부(R13 내지 R16)와, 측면(13, 15)의 일부를 덮도록, 도체 페이스트와 도체 그린시트(31)로 전극 그린체(전극의 전구체층)가 형성된다. 그 후, 300 내지 600℃의 온도 범위에서, 0.2 내지 1.5시간 동안 가열하여 전극 그린체로부터 바인더를 제거한다.

소결 공정에서는 세라믹 소체(1)의 단면(11), 모서리부(R13 내지 R16) 및 측면(13, 15) 위에 형성된 전극 그린체를 소결하여 소결 전극층(8)을 형성한다. 소결은 대기중 또는 환원 분위기 중, 예를 들면 450 내지 850℃에서 0.2 내지 1.5시간 동안 행하는 것이 바람직하다. 이러한 조건으로 소결함으로써, 세라믹 소체(1)의 열에 의한 손상을 회피하면서, 내부 전극(9)에 포함되는 금속 성분이 제 1 전극층(4) 및 제 2 전극층(5) 중에 확산되어 소결 전극층(8)을 세라믹 소체(1)에 충분히 밀착시킬 수 있다.

소결 전극층(8)은 세라믹 소체(1)의 단면(11) 위에, 세라믹 소체(1)측에서부터, 제 1 전극층(4)과 제 2 전극층(5)이 적층된 적층 구조를 가진다. 제 2 전극층(5)은 도체 그린시트(31)를 소결하여 형성된 것이기 때문에, 도체 페이스트를 사용하여 형성된 제 1 전극층(4)보다도 유리 성분의 함유량이 적고, 금속 및 합금의 합계 함유량이 많아져 있다. 이로 인해, 제 2 전극층(5)은 충분히 치밀하며, 후술하는 도금 공정에 있어서, 도금액의 성분이나 도금 공정에서 발생하는 수소 등의 생성물이 세라믹 소체(1)에 침입하는 것을 충분히 억제할 수 있다.

도금 공정은 세라믹 소체(1) 위에 형성된 소결 전극층(8)에 전기 도금을 가하여, 소결 전극층(8) 위에 도금층인 제 3 전극층(6)을 형성하는 공정이다. 도금층은, 예를 들면, Ni 도금욕(와트욕 등) 및 Sn 도금욕(중성 Sn 도금욕 등)을 사용한 배럴 도금법에 의해, Ni 도금층과 Sn 도금층을 순차적으로 형성하는 방법에 의해 얻을 수 있다.

도금 공정에 의해, 도 2에 도시하는 제 1 전극층(4), 제 2 전극층(5), 및 제 3 전극층(6)으로 이루어지는 적층 구조를 갖는 단자 전극(3)이 얻어진다. 제 3 전극층(6)인 도금층은 소결 전극층(8)의 표면을 따라 얇게 형성되기 때문에, 단자 전극(3)과 소결 전극층(8)은 같은 형상을 가진다. 이상의 공정을 갖는 제조 방법에 의해, 세라믹 전자 부품(100)을 제조할 수 있다.

상기의 제조 방법에 의해 수득되는 세라믹 전자 부품(100)은 단자 전극(3)에서의 제 2 전극층(5)이 도체 그린시트(31)를 사용하여 형성된다. 이로 인해, 도체 페이스트만을 사용하여 단자 전극(3)의 소결 전극층(8)을 형성하는 경우에 비해, 단자 전극(3)의 두께(T, H)를 얇게 유지하면서, 두께(F)를 두껍게 할 수 있다. 또한, 단자 전극(3)의 제 2 전극층(5)은 유리 성분이 적어 충분히 치밀한 조직을 가지고 있다. 이와 같이 단자 전극(3)의 두께와 조성의 상승 작용에 의해, 도금액의 성분이나 도금시에 발생하는 수소의 침입에 의한 세라믹 소체의 부식을 충분히 억제할 수 있다. 또한, 내부 전극(9)의 금속 성분이 제 2 전극층(5) 중에 확산되어 있기 때문에, 단자 전극(3)의 세라믹 소체(1)에 대한 고착 강도를 높게 할 수 있다. 이러한 요인에 의해, 소형화가 가능하며, 단자 전극과 세라믹 소체(1)의 고착 강도가 우수한 세라믹 전자 부품을 얻을 수 있다.

또한, 본 명세서에 있어서의 「대략 직방체 형상」이란 입방체 형상이나 직방체 형상 뿐만 아니라, 본 실시 형태에 있어서의 세라믹 소체(1)와 같이, 직방체의 능선 부분에 모따기가 가해져 모서리부가 R 형상으로 되어 있는 형상을 포함하는 것은 말할 필요도 없다. 즉, 본 실시 형태에 있어서의 세라믹 전자 부품의 세라믹 소체는 실질적으로 입방체 형상 또는 직방체 형상을 가지고 있으면 된다.

이상, 본 발명의 적합한 실시 형태에 관해서 설명했지만, 본 발명은 상기 실시 형태에 조금도 한정되는 것이 아니다. 예를 들면, 상기 실시 형태에서는, 세라믹 소체(1)의 측면(13, 15) 위에서 제 2 전극층(5)이 제 1 전극층(4)의 표면 전부를 덮도록 형성되어 있었지만, 제 2 전극층(5)은 제 1 전극층(4)의 일부를 덮도록 형성되어 있어도 좋다. 이 경우, 제 2 전극층(5)이 형성되지 않은 제 1 전극층(4)의 표면 위에는 제 3 전극층(6)이 형성되게 된다.

또한, 상기 실시 형태에서는 세라믹 전자 부품(100)을 콘덴서로서 설명했지만, 이것에 한정되는 것이 아니다. 본 발명의 세라믹 전자 부품은 배리스터, 인덕터, 또는 LCR(인덕터, 콘덴서, 저항의 복합 전자 부품)이라도 좋다. 또한, 세라믹 소체(1)는 상기한 유전체층(7)을 대신하여 배리스터층 또는 자성체층을 갖는 것이라도 좋다.

[실시예]

이하, 실시예 및 비교예에 기초하여 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 이하의 실시예에 조금도 한정되는 것이 아니다.

[세라믹 전자 부품의 제작]

(실시예 1)

<세라믹 소체의 형성>

시판 중인 BaTiO3계 유전체 재료 분말, 바인더, 유기 용제 및 가소제 등을 혼합하여 세라믹 슬러리를 제조하였다. 이 세라믹 슬러리를 닥터 블레이드법 등을 사용하여 PET(폴리에틸렌텔레프탈레이트) 필름 위에 도포한 후, 건조시켜 세라믹 그린시트를 형성하였다.

형성한 세라믹 그린시트 위에, 니켈 분말에 바인더나 용제 등을 혼합한 전극 페이스트를 스크린 인쇄하고, 건조시켜서 전극 패턴 부착 그린시트를 형성하였다. 또한, 상기 전극 페이스트에 있어서의 니켈 분말의 함유량은 60질량%이었다.

동일한 방법을 반복하여 실시하여, 복수의 전극 패턴 부착 그린시트를 형성하고 적층하여 적층체를 제작하였다(적층수: 375). 이 적층체를 적층 방향과 수직으로 절단하고, 가열 처리를 하고 탈바인더를 행하여, 직방체 형상의 적층 칩을 얻었다. 가열 처리는 180 내지 400℃에서 0.5시간 동안 행하였다. 이 적층 칩을 800 내지 1400℃에서 0.5 내지 8.0시간 동안 소성하였다. 그 후, 배럴 연마하여 모따기를 행하고, 직방체 형상의 모서리부를 R 형상으로 가공하여, 도 1에 도시하는 대략 직방체 형상을 갖는 세라믹 소체(1)를 얻었다.

<도체 그린시트의 형성>

시판 중인 구리 분말(평균 입자 직경: 0.2 내지 8㎛)과 아크릴 수지를 포함하는 수지 바인더와 유기 용제를 혼합하여 페이스트를 조제하였다. 이 페이스트는 유리 플릿 등의 유리 성분을 사용하지 않고 조제하였다. 이 페이스트를 시판 중인 PET 필름 위에 도포하여 건조시키고, 소정의 사이즈로 절단하여 도체 그린시트(31)를 형성하였다. 도체 그린시트에 있어서의 구리 분말의 함유량은 70질량%이며, 구리 분말의 평균 입자 직경은 1.0㎛이었다. 또한, 도체 그린시트(31)의 면(31s)은 세라믹 소체(1)의 단면(11)과 닭은 꼴이며, 면(31s)의 면적은 도체 그린시트(31)의 세라믹 소체(1)의 단면(11) 면적보다도 크게 하였다.

<소결 전극층의 형성>

시판 중인 구리 분말과 수지성 바인더(아크릴 수지 바인더)와 유리 플릿과 유기 용제를 함유하는 도체 페이스트를 조제하였다. 상기와 같이, 형성한 세라믹 소체(1)의 한쪽 단면(11a)측을 아래쪽으로 향하고, 단면(11a)과 이것에 인접하는 모서리부(R13 내지 R16)와, 측면(13, 15)의 단면(11a)측 부분을 도체 페이스트 중에 침지하였다. 이것에 의해, 도 5에 도시하는 바와 같이, 세라믹 소체(1)의 한쪽 단면(11a), 모서리부(R13 내지 R16), 및 측면(13, 15)의 단면(11a)측 부분에 도체 페이스트(33)를 부착시켰다.

도 5에 도시하는 바와 같이, 도체 페이스트(33)가 부착된 세라믹 소체(1)의 한쪽 단면(11a)측을 아래쪽으로 향하고, 도체 그린시트(31)의 면(31s)에 세라믹 소체(1)의 단면(11a)을 가압하여, 도체 그린시트(31)를 단면(11a) 위에 부착하였다. 도체 그린시트는 그 외주를 따르는 주연부가 측면(13, 15)의 단면(11a)측 일부, 모서리부(R13 내지 R16) 및 꼭대기부(22)를 덮도록 변형하였다. 그 후, 도체 페이스트(33) 및 도체 그린시트(31)를 건조시켜, 단면(11a) 위에 유리 성분의 함유량이 서로 다른 2개의 층을 갖는 전극 그린체를 형성하였다.

계속해서, 세라믹 소체(1)의 단면(11b)측에도, 단면(11a)측과 같이 하여, 전극 그린체를 형성하였다.

다음에, 세라믹 소체(1) 위에 형성된 전극 그린체를 전기로 중 400 내지 850℃에서 0.2 내지 5.0시간의 조건으로 소결하여, 소결 전극층(8)을 갖는 세라믹 전자 부품을 제작하였다.

소결 전극층(8)은 세라믹 소체(1)의 단면(11), 모서리부(R13 내지 R16) 및 측면(13, 15)의 단면(11)측의 일부 위에서, 세라믹 소체측에서부터, 도체 페이스트로 형성된 제 1 전극층(4)과, 도체 그린시트(31)로 형성된 제 2 전극층(5)이 순차적으로 적층된 적층 구조를 가지고 있었다. 이것을 실시예 1의 세라믹 전자 부품으로 하였다.

(비교예 1)

실시예 1과 같이 하여 세라믹 소체를 제작하고, 이 세라믹 소체의 한쪽 단면과 상기 단면의 주연에 위치하는 모서리부와 측면의 상기 단면측 부분을 실시예 1과 동일한 도체 페이스트 중에 침지하고, 세라믹 소체의 단면 위, 모서리부 위, 및 측면의 단면측 부분 위에 도체 페이스트를 부착시켰다. 그 후, 세라믹 소체에 부착된 도체 페이스트를 건조시켰다.

상기의 도체 페이스트의 부착과 건조를 합계 3회 반복 실시하여, 세라믹 소체의 단면, 모서리부, 및 측면의 단면측 부분 위에 3층 구조를 갖는 전극 그린체를 구비하는 세라믹 소체를 얻었다. 세라믹 소체의 다른쪽 단면에 관해서도 같은 공정을 행하여 양 단면 위에 한 쌍의 전극 그린체가 형성된 세라믹 소체를 얻었다.

실시예 1과 같이 하여, 세라믹 소체 위에 형성된 전극 그린체를 소결하고, 소결 전극층을 갖는 세라믹 전자 부품을 제작하였다. 이 세라믹 전자 부품은 도체 페이스트를 사용하여 형성된 3층 구조를 갖는 소결 전극층(8)을 가지고 있었다. 이것을 비교예 1의 세라믹 전자 부품으로 하였다.

(비교예 2)

실시예 1과 같이 하여 세라믹 소체를 제작하고, 이 세라믹 소체의 한쪽 단면과 상기 단면의 주연에 위치하는 모서리부와 측면의 상기 단면측 부분을 실시예 1과 동일한 도체 페이스트 중에 침지하고, 세라믹 소체의 단면 위, 모서리부 위, 및 측면의 단면측 부분 위에 도체 페이스트를 부착시켰다. 그 후, 세라믹 소체에 부착된 도체 페이스트를 건조시켰다.

다음에, 세라믹 소체의 도체 페이스트를 부착시킨 부분을 실시예 1에서 조제한 도체 그린시트와 같은 성분을 함유하는 유리 성분 비함유의 도체 페이스트 중에 침지하고, 도체 페이스트를 포개어 부착시켰다. 그 후, 세라믹 소체에 부착한 도체 페이스트를 건조시켜 세라믹 소체 위에, 세라믹 소체측에서부터, 유리 성분의 함유량이 서로 상이한 제 1 전극층과 제 2 전극층이 이 순서로 적층된 전극 그린체를 형성하였다.

실시예 1과 같이 하여, 세라믹 소체 위에 형성된 전극 그린체를 소결하여, 소결 전극층을 갖는 세라믹 전자 부품을 제작하였다. 이것을 비교예 2의 세라믹 전자 부품으로 하였다. 즉, 비교예 2의 세라믹 전자 부품은 도체 페이스트를 사용하여 형성된 제 2 전극층을 갖는 점에서, 실시예 1의 세라믹 전자 부품과 다르다.

(비교예 3)

시판 중인 BaTiO3계 유전체 재료 분말, 바인더, 유기 용제, 및 가소제 등을 혼합하여 세라믹 슬러리를 조제하였다. 이 세라믹 슬러리를 사용하여, 실시예 1의 적층체와 동등한 사이즈를 가지고, 내부 전극이 되는 전극 패턴이 형성되지 않은 세라믹 소체를 제작하였다. 실시예 1의 적층체 대신, 이 세라믹 소체를 사용한 것 이외에는, 실시예 1과 같이 하여, 세라믹 소체의 양 단면 위에 소결 전극층을 형성하였다.

[소결 전극층의 두께 측정]

상기와 같이 제작한 실시예 1 및 비교예 1, 2의 세라믹 전자 부품의 소결 전극층(8)의 두께를 이하와 같이 하여 측정하였다. 세라믹 전자 부품을 측면(13)에 수직하고 측면(15)에 평행한 방향으로 절단하여, 도 2에 도시하는 세라믹 전자 부품의 절단면을 얻었다. 이 절단면을 현미경 관찰하여, 소결 전극층(8)의 두께(T1)(T 치수), 두께(F1)(F 치수) 및 두께(H1)(H 치수)를 구하였다. 측정은 각각의 두께를 10개소에서 측정하고, 측정값의 산술 평균값, 최대값, 및 최소값을 구하였다. 이러한 결과를 정리하여 표 1에 기재한다. 또한, 두께(T1)의 측정에서 있어서는, 제 1 전극층(4)과 제 2 전극층(5)의 각각의 두께도 함께 구하였다.

[실드성의 평가]

상기와 같이 제작한 실시예 1 및 비교예 1의 세라믹 전자 부품의 실드성을 다음의 순서로 평가하였다. 세라믹 소체(1) 위에 형성된 소결 전극층(8)을 세공 함침용의 시일재(메타크릴레이트에스테르 단량체)에 침지하고, 감압 분위기하, 실온에서 0.5시간 동안 보지하였다. 그 후, 세라믹 소체(1)를 시일재로부터 취출하여 90℃로 가열하여, 시일재를 열경화시켰다. 열경화후, 세라믹 전자 부품을 측면(13)에 수직하고 측면(15)에 평행한 방향으로 절단하여, 도 2에 도시하는 세라믹 전자 부품의 절단면을 얻었다. 이 절단면에 있어서의 소결 전극층(8) 및 세라믹 소체(1)를 형광 현미경(배율: 500배)을 사용하여 관찰하여, 시일재가 소결 전극층(8) 및 세라믹 소체(1)의 내부로 확산되어 있는지 여부를 평가하였다. 같은 평가를 실시예 및 비교예마다 12개의 시료(세라믹 전자 부품)를 사용하여 행하고, 시일재가 소결 전극층(8) 또는 세라믹 소체(1)로 확산된 시료의 개수를 카운트하였다. 결과를 표 1에 기재한다.

[고착 강도의 평가]

상기와 같이 제작한 실시예 1 및 비교예 1, 3의 세라믹 전자 부품의 고착 강도를 다음의 순서로 평가하였다. 우선, 실시예 1 및 비교예 1, 3의 세라믹 전자 부품의 소결 전극층(8)을 덮도록 하여, Ni 도금층 및 Sn 도금층으로 이루어지는 도금층[제 3 전극층(6))]을 형성하였다. Ni 도금층은 와트욕을, Sn 도금층은 중성 Sn 도금욕을 각각 사용하여 형성하였다. 이것에 의해, 세라믹 소체(1)의 양 단면(11) 위에, 세라믹 소체(1)측에서부터, 제 1 전극층(4), 제 2 전극층(5) 및 제 3 전극층(6)(도금층)이 순차적으로 적층된 단자 전극(3)을 형성하였다. 이 단자 전극(3)과, 별도로 준비한 리드선을 땜납을 사용하여 접속하고, 리드선과 세라믹 전자 부품이 땜납을 통해 접속된 접속체를 얻었다. 이 접속체에 있어서의 단자 전극(3)과 세라믹 소체(1)의 고착 강도를 인장 시험을 행함으로써 측정하였다. 즉, 인장 시험에 의해 측정된 인장 강도를 고착 강도로 하였다. 이들 결과를 표 1에 통합하여 기재한다.

[소결 전극층의 조성 분석]

고착 강도의 평가와 같이 하여, 실시예 1의 세라믹 전자 부품에 있어서의 세라믹 소체(1)의 양 단면(11) 위에, 세라믹 소체(1)측에서부터, 제 1 전극층(4), 제 2 전극층(5) 및 제 3 전극층(6)(도금층)이 순차적으로 적층된 단자 전극(3)을 형성하였다.

단자 전극(3)이 형성된 세라믹 전자 부품을 측면(13)에 수직하고 측면(15)에 평행한 방향으로 절단하여, 도 2에 도시하는 세라믹 전자 부품의 절단면을 얻었다. 이 절단면에 있어서의 단자 전극(3)의 전자 현미경 관찰과 전자선 마이크로 애널라이저(EPMA)에 의한 맵핑을 행하여, 제 1 전극층(4), 제 2 전극층(5) 및 제 3 전극층(6)의 조성을 분석하였다. 그 결과, 실시예 1의 세라믹 전자 부품에 있어서의 제 2 전극층(5)에는, 도 3에 도시하는 바와 같이, 내부 전극(9)으로부터 제 1 전극층(4)을 통과하여 Ni가 확산되고 있는 것이 확인되었다. 또한, 상기 Ni는 제 2 전극층(5)의 결정립계를 따라 확산되고 있는 것이 확인되었다.

EPMA에 의한 맵핑 결과에 기초하여, 제 2 전극층(5)에 있어서의 Ni의 함유량, 및 제 2 전극층(5)에 있어서의 Cu의 결정립 내 및 결정립계에 있어서의 Ni의 함유량을 측정하였다. 또한, 결정립 내의 Ni 함유량에 대한 결정립계에 있어서의 Ni 함유량의 질량 비율을 구하였다.

상기의 순서로, 실시예 및 비교예마다 12개 시료의 제 2 전극층(5)에 있어서의 Ni의 함유량과, 결정립 내의 Ni 함유량에 대한 결정립계에 있어서의 Ni 함유량의 질량 비율을 각각 구하였다. 구한 값의 평균값, 최대값 및 최소값은 표 1에 기재하는 바와 같았다.

Figure 112011052313314-pat00001

*1: 제 1 및 제 2 전극층의 두께는 각각 7.3㎛ 및 11.9㎛이었다.

*2: 12개의 시료 중, 시일재가 소결 전극층 또는 세라믹 소체로 확산되어 있는 것이 확인된 개수를 나타낸다.

표 1에 기재하는 바와 같이, 제 1 전극층을 도체 그린시트를 사용하여 형성 한 실시예 1의 세라믹 전자 부품에서는 소결 전극층(8)의 두께(T1)(T 치수) 및 두께(H1)(H 치수)를 충분히 얇게 하면서, 소결 전극층(8)의 두께(F1)(F 치수)를 두껍게 할 수 있었다. 한편, 도체 그린시트를 사용하지 않고 도체 페이스트만을 사용하여 소결 전극층(8)을 형성한 비교예 1, 2의 세라믹 전자 부품에서는, 실시예 1의 세라믹 전자 부품의 소결 전극층(8)보다도 두께(T1) 및 두께(H1)를 두껍게 했음에도 불구하고, 두께(F1)가 얇았다. 또한, 비교예 1, 2의 세라믹 전자 부품에 있어서의 소결 전극층(8)은 실시예 1의 그것보다도 두께의 편차가 컸다. 이러한 결과로부터, 실시예 1의 세라믹 전자 부품은 치수 정밀도가 우수하고, 충분히 소형화가 가능한 것이 확인되었다.

또한, 실시예 1의 세라믹 전자 부품은 비교예 1, 3보다도 우수한 실드성 및 높은 고착 강도를 가지고 있었다. 고착 강도의 평가에서는, 평가 후의 시료의 파괴 개소를 관찰한 결과, 실시예 1에서는 땜납 부분에서 파단되었던 것에 대해, 비교예 1, 3에서는 세라믹 소체와 단자 전극의 경계 부분인 것이 확인되었다. 이러한 결과로부터, 내부 전극으로부터 확산된 금속 성분을 포함하는 제 2 전극층을 갖는 실시예 1의 세라믹 전자 부품은 비교예보다도 실드성 및 고착 강도가 우수한 것이 확인되었다.

본 발명에 의하면, 소형화가 가능하고, 단자 전극과 세라믹 소체의 고착 강도가 우수한 세라믹 전자 부품을 제공할 수 있다.

Claims (9)

  1. 금속 성분을 함유하는 내부 전극이 매설된 세라믹 소체와, 상기 내부 전극이 노출되는 상기 세라믹 소체의 양 단면을 각각 덮도록 형성되는 한 쌍의 단자 전극을 구비하는 세라믹 전자 부품으로서,
    상기 단자 전극은 상기 세라믹 소체측에서부터 제 1 전극층과, 도체 그린시트를 소결하여 형성되는 제 2 전극층을 가지며,
    상기 제 2 전극층이 상기 내부 전극으로부터 확산된 상기 금속 성분을 함유하는 세라믹 전자 부품.
  2. 제 1 항에 있어서, 상기 제 2 전극층에 있어서, 결정립계에서 상기 금속 성분이 다른 부분보다 더 많이 분포하는 세라믹 전자 부품.
  3. 제 1 항에 있어서, 상기 단자 전극은 상기 제 2 전극층을 덮도록 도금층으로 이루어지는 제 3 전극층을 갖는 세라믹 전자 부품.
  4. 제 2 항에 있어서, 상기 단자 전극은 상기 제 2 전극층을 덮도록 도금층으로 이루어지는 제 3 전극층을 갖는 세라믹 전자 부품.
  5. 제 1 항에 있어서, 상기 제 2 전극층의 두께는 상기 제 1 전극층의 두께보다도 두꺼운 세라믹 전자 부품.
  6. 제 2 항에 있어서, 상기 제 2 전극층의 두께는 상기 제 1 전극층의 두께보다도 두꺼운 세라믹 전자 부품.
  7. 제 3 항에 있어서, 상기 제 2 전극층의 두께는 상기 제 1 전극층의 두께보다도 두꺼운 세라믹 전자 부품.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 제 2 전극층에 있어서 상기 금속 성분의 함유량이 0.45 내지 5.0질량%인 세라믹 전자 부품.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 세라믹 소체의 단면에 직교하는 적어도 하나의 측면 상에서, 제 2 전극층이 제 1 전극층의 일부를 덮도록 형성되어 있는 세라믹 전자 부품.
KR1020110067637A 2010-07-09 2011-07-08 세라믹 전자 부품 KR101266343B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010157154A JP2012019159A (ja) 2010-07-09 2010-07-09 セラミック電子部品
JPJP-P-2010-157154 2010-07-09

Publications (2)

Publication Number Publication Date
KR20120005974A KR20120005974A (ko) 2012-01-17
KR101266343B1 true KR101266343B1 (ko) 2013-05-22

Family

ID=45438193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110067637A KR101266343B1 (ko) 2010-07-09 2011-07-08 세라믹 전자 부품

Country Status (4)

Country Link
US (1) US8553390B2 (ko)
JP (1) JP2012019159A (ko)
KR (1) KR101266343B1 (ko)
CN (1) CN102394174B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029468B1 (ko) * 2012-01-18 2019-10-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101983129B1 (ko) * 2012-01-18 2019-05-28 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP5794222B2 (ja) * 2012-02-03 2015-10-14 株式会社村田製作所 セラミック電子部品
JP5799948B2 (ja) * 2012-02-03 2015-10-28 株式会社村田製作所 セラミック電子部品及びその製造方法
KR101594055B1 (ko) 2012-02-03 2016-02-15 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품 및 그 제조방법
EP2843749B1 (en) * 2012-04-23 2019-03-20 Kyoto University Porous coordination polymer-ionic liquid composite
KR20140046301A (ko) * 2012-10-10 2014-04-18 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
KR101408617B1 (ko) * 2012-11-20 2014-06-17 삼성전기주식회사 적층형 코일 부품
KR101408525B1 (ko) * 2012-11-20 2014-06-17 삼성전기주식회사 적층형 코일 부품
KR101452065B1 (ko) * 2012-12-13 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9287049B2 (en) * 2013-02-01 2016-03-15 Apple Inc. Low acoustic noise capacitors
KR101462767B1 (ko) * 2013-03-14 2014-11-20 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6201900B2 (ja) * 2013-08-20 2017-09-27 株式会社村田製作所 セラミック電子部品
US9831023B2 (en) * 2014-07-10 2017-11-28 Cyntec Co., Ltd. Electrode structure and the corresponding electrical component using the same and the fabrication method thereof
US9633793B2 (en) * 2014-09-09 2017-04-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6543340B2 (ja) * 2014-10-07 2019-07-10 プロトネクス テクノロジー コーポレイション Sofc−伝導
JP6679964B2 (ja) * 2015-03-12 2020-04-15 株式会社村田製作所 積層セラミックコンデンサ
JP6623574B2 (ja) * 2015-06-24 2019-12-25 株式会社村田製作所 積層セラミックコンデンサ
JP6597008B2 (ja) * 2015-07-16 2019-10-30 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP6690176B2 (ja) * 2015-10-06 2020-04-28 Tdk株式会社 電子部品
JP2017220525A (ja) * 2016-06-06 2017-12-14 株式会社村田製作所 積層セラミック電子部品
JP2017220522A (ja) * 2016-06-06 2017-12-14 株式会社村田製作所 積層セラミック電子部品
JP2018137298A (ja) * 2017-02-21 2018-08-30 太陽誘電株式会社 Multilayer ceramic capacitor
JP2019186412A (ja) * 2018-04-12 2019-10-24 太陽誘電株式会社 Multilayer ceramic capacitor, printed circuit board and package
KR102029597B1 (ko) * 2018-09-05 2019-10-08 삼성전기주식회사 적층 세라믹 전자부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170599A (ja) 2008-01-15 2009-07-30 Tdk Corp 電子部品の製造方法
JP2009277716A (ja) 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786080A (ja) 1993-09-13 1995-03-31 Murata Mfg Co Ltd セラミック電子部品の電極形成方法
JPH0897072A (ja) 1994-09-29 1996-04-12 Tokin Corp 積層セラミックチップ型電子部品
JPH10106883A (ja) * 1996-10-03 1998-04-24 Murata Mfg Co Ltd 積層セラミック電子部品
JPH10163067A (ja) * 1996-12-02 1998-06-19 Mitsubishi Materials Corp チップ型電子部品の外部電極
JP3436127B2 (ja) * 1998-04-22 2003-08-11 株式会社村田製作所 電子部品用端子電極及び電子部品
JP4109348B2 (ja) * 1998-05-08 2008-07-02 太陽誘電株式会社 電子部品とその製造方法
JP4048268B2 (ja) * 1998-06-11 2008-02-20 東芝電池株式会社 Button-type alkaline battery
JP3475910B2 (ja) * 2000-05-24 2003-12-10 株式会社村田製作所 電子部品、電子部品の製造方法および回路基板
JP4682426B2 (ja) * 2001-01-15 2011-05-11 Tdk株式会社 電子部品およびその製造方法
JP2003243245A (ja) * 2002-02-14 2003-08-29 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP4300770B2 (ja) * 2002-08-12 2009-07-22 株式会社村田製作所 電子部品の製造方法
WO2004053901A1 (ja) * 2002-12-09 2004-06-24 Matsushita Electric Industrial Co., Ltd. 外部電極を備えた電子部品
EP1732146B1 (en) * 2004-03-09 2014-04-30 Kyocera Corporation Multilayer piezoelectric element
JP4867759B2 (ja) * 2007-03-30 2012-02-01 Tdk株式会社 電子部品の製造方法
JP4591530B2 (ja) * 2007-06-27 2010-12-01 株式会社村田製作所 積層セラミックコンデンサ
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP4501969B2 (ja) * 2007-08-22 2010-07-14 Tdk株式会社 電子部品の製造方法
JP4586835B2 (ja) * 2007-08-22 2010-11-24 Tdk株式会社 電子部品の製造方法
JP5245611B2 (ja) * 2008-07-28 2013-07-24 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5206440B2 (ja) 2009-01-16 2013-06-12 Tdk株式会社 セラミック電子部品
JP2012009679A (ja) 2010-06-25 2012-01-12 Tdk Corp セラミック電子部品及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170599A (ja) 2008-01-15 2009-07-30 Tdk Corp 電子部品の製造方法
JP2009277716A (ja) 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
US8553390B2 (en) 2013-10-08
JP2012019159A (ja) 2012-01-26
CN102394174B (zh) 2015-11-25
US20120007709A1 (en) 2012-01-12
KR20120005974A (ko) 2012-01-17
CN102394174A (zh) 2012-03-28

Similar Documents

Publication Publication Date Title
JP6439551B2 (ja) 積層セラミックコンデンサ
EP2713378B1 (en) Laminated chip electronic component, board for mounting the same, and packing unit thereof
JP2019091926A (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
EP2669915B1 (en) Laminated chip electronic component, board for mounting the same and packing unit
KR101173420B1 (ko) 세라믹 전자부품
TWI437593B (zh) 陶瓷電子零件及其製造方法
JP2018088537A (ja) 積層セラミック電子部品
JP6201900B2 (ja) セラミック電子部品
US9373446B2 (en) Multilayer ceramic electronic part, board having the same mounted thereon, and manufacturing method thereof
KR101124091B1 (ko) 적층 세라믹 커패시터
TWI541846B (zh) 積層陶瓷電容器
JP4930609B2 (ja) 積層セラミック電子部品
JP4423707B2 (ja) 積層セラミック電子部品の製造方法
CN102005297B (zh) 陶瓷电子部件以及陶瓷电子部件的制造方法
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
JP5297011B2 (ja) 積層セラミックコンデンサ及びその製造方法
TWI270092B (en) Stack capacitor and the manufacturing method thereof
CN104576050B (zh) 多层陶瓷电子组件和具有多层陶瓷电子组件的印刷电路板
JP5532027B2 (ja) 積層セラミック電子部品およびその製造方法
KR101729295B1 (ko) 세라믹 전자부품 및 연속 테이핑 전자부품
JP2852372B2 (ja) 積層セラミックコンデンサ
KR101589567B1 (ko) 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법
KR20080020694A (ko) 적층 전자 부품
JP5271377B2 (ja) 積層セラミックコンデンサ
US20070242416A1 (en) Surface-mounting ceramic electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 7