JP2013065728A - セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】はんだ接合部の信頼性を高めた低コストなセラミック電子部品及びその製造方法を提供する。
【解決手段】端面にはんだ接合部を有し、そのはんだ接合部がセラミック素体上に設けられた銅層１１と、その銅層１１上に設けられたＣｕＮｉＳｎ金属間化合物層１２と、その金属間化合物層１２上に設けられたＳｎＡｇＣｕＮｉＧｅの５元系はんだ層１３とを有するように構成して上記課題を解決した。そのＣｕＮｉＳｎ金属間化合物層１２は、はんだ食われのバリア層となって銅層１１のはんだ食われを防ぐので、セラミック電子部品１０をプリント基板の銅ランド等にはんだ実装する際に、従来そのはんだ実装時にも起こる銅層１１のはんだ食われが抑制でき、セラミック素体１の銅層１１が十分に確保されて信頼性を高めることができる。
【選択図】図２

Description

本発明は、積層セラミックコンデサ等のセラミック電子部品及びその製造方法に関する。

特許文献１には、鉛フリーはんだを用いて半導体パッケージ等をプリント基板にはんだ接合した際に、はんだ接合部のマイクロボイドの発生を抑制するとともに、はんだ接合部の耐衝撃破断性を向上させる技術が提案されている。この技術は、Ｎｉ、Ａｇ、Ｃｕ、Ｓｎを含有する鉛フリーはんだ又はＮｉ、Ｇｅ、Ａｇ、Ｃｕ、Ｓｎを含む鉛フリーはんだで半導体パッケージをプリント回路板の銅ランドにはんだ接合すると、ＣｕＮｉＳｎ金属間化合物がはんだ接合部の界面に生じ、その金属間化合物の作用により半導体装置の半田接合部のマイクロボイドの発生を抑制し、半導体装置のはんだ接合部の耐衝撃破断性を向上させる、という技術である。

一方、積層セラミックコンデンサは、誘電体層と内部電極とが積層され、その内部電極が交互に左右の端面に露出するセラミック素体と、そのセラミック素体の両端面に露出した内部電極に接続する銅電極と、その銅電極上に設けられたはんだ層とで構成されている。こうした積層セラミックコンデンサは、その後、プリント回路板等の銅ランドにはんだ接合され、実装される。

積層セラミックコンデンサがプリント回路板等の銅ランドにはんだ接合され、実装される際、そのはんだ接合時の熱によって、はんだ中の錫（Ｓｎ）と銅電極中の銅（Ｃｕ）とがＣｕＳｎ化合物を生じるいわゆる「はんだ食われ」が生じる。こうしたはんだ食われは、セラミック素体上の銅電極を減少させ、セラミック素体の端面に露出する内部電極と銅電極との電気的接続の信頼性を損なうおそれがある。

こうした問題に対し、従来は、銅電極を厚くしたり銅シートを付加したりしてはんだ食われの影響を低減させたり、銅電極上に電気ニッケルめっきを施してはんだ食われを防いだりすることが行われていた。

ＷＯ２００９／０９０７７６号

しかしながら、上記した従来の対策は、いずれもコストアップとなる工程が加わり、低コストで信頼性を高めるという近時の要請に応えることはできなかった。

本発明の目的は、はんだ接合部の信頼性を高めた低コストなセラミック電子部品及びその製造方法を提供することにある。

本発明者は、上記特許文献１の技術を積層セラミックコンデサ等のセラミック電子部品のはんだ接合部に適用すれば、上記した半導体パッケージをプリント回路板の銅ランドにはんだ接合した場合と同様の効果を奏することができるのではないかと考え、試験研究を重ねて本発明を完成させた。

上記課題を解決するための本発明に係るセラミック電子部品は、端面にはんだ接合部を有し、該はんだ接合部が、セラミック素体上に設けられた銅層と、該銅層上に設けられたＣｕＮｉＳｎ金属間化合物層と、該金属間化合物層上に設けられたＳｎＡｇＣｕＮｉＧｅの５元系はんだ層とを有することを特徴とする。

この発明によれば、銅層上に設けられたＣｕＮｉＳｎ金属間化合物層がはんだ食われのバリア層となって、その銅層のはんだ食われを防ぐので、銅層の減少が抑制される。その結果、セラミック電子部品をプリント基板の銅ランド等にはんだ実装する際に、従来そのはんだ実装時にも起こる銅層のはんだ食われも抑制でき、セラミック素体の銅層が十分に確保されて信頼性を高めることができる。こうした本発明によれば、従来のような高コストの工程が不要になるので、はんだ接合部の信頼性を高めた低コストなセラミック電子部品を提供できる。

上記課題を解決するための本発明に係るセラミック電子部品の製造方法は、誘電体層と内部電極とが積層され、その内部電極が交互に左右の端面に露出するセラミック素体を準備し、該セラミック素体の両端面に露出した内部電極に接続する銅層を形成した被はんだ処理材を準備する工程（被はんだ処理材準備工程）と、前記被はんだ処理材が有する前記銅層上にＳｎＡｇＣｕＮｉＧｅの５元系はんだ層を設ける工程（はんだ層形成工程）とを有し、前記はんだ層形成工程中に、前記銅層と前記はんだ層との間に、該銅層のはんだ食われを防ぐＣｕＮｉＳｎ金属間化合物層を形成することを特徴とする。

この発明によれば、準備された被はんだ処理材の銅層上にＳｎＡｇＣｕＮｉＧｅの５元系はんだ層を設ける工程を有し、その工程中に、銅層とＳｎＡｇＣｕＮｉＧｅの５元系はんだ層との間に、銅層のはんだ食われを防ぐＣｕＮｉＳｎ金属間化合物層を形成するので、そのＣｕＮｉＳｎ金属間化合物層がはんだ食われのバリア層となって、その銅層のはんだ食われを防ぐ。その結果、銅層の減少が抑制され、製造されたセラミック電子部品をプリント基板の銅ランド等にはんだ実装する際に、従来そのはんだ実装時にも起こる銅層のはんだ食われも抑制でき、セラミック素体上の銅層が十分に確保されて信頼性を高めることができる。こうした本発明によれば、従来のような高コストの工程が不要になるので、はんだ接合部の信頼性を高めた低コストなセラミック電子部品の製造方法を提供できる。

本発明に係るセラミック電子部品の製造方法は、前記はんだ層形成工程において、前記銅層にニッケル塩を含むフラックスを設けた後、該フラックスが設けられた銅層上にＳｎＡｇＣｕＮｉＧｅの５元系はんだ層を設けることが好ましい。

この発明によれば、フラックスを銅層上に設けておくことにより、はんだ付け時の加熱によりそのフラックスが溶解して活性化し、銅層の酸化を防ぐと共にはんだ濡れ性を向上させることができる。さらに、フラックス中に含まれるニッケル塩等がはんだ付け時の加熱により金属イオンとして遊離し、はんだ材料中のＮｉと共に（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層の形成に相乗的に働くものと考えられる。

本発明に係るセラミック電子部品及びその製造方法によれば、銅層上に設けられたＣｕＮｉＳｎ金属間化合物層がはんだ食われのバリア層となって、その銅層のはんだ食われを防ぐので、セラミック電子部品をプリント基板の銅ランド等にはんだ実装する際に、従来そのはんだ実装時にも起こる銅層のはんだ食われも抑制でき、セラミック素体の銅層が十分に確保されて信頼性を高めることができる。しかも、従来のような高コストの工程が不要になるので、はんだ接合部の信頼性を高めた低コストなセラミック電子部品及びその製造方法を提供できる。

本発明に係るセラミック電子部品の一例を示す模式図である。 本発明に係るセラミック電子部品の断面形態の一例を示す模式図である。 銅層上に形成された金属間化合物層の例であり、（Ａ）は従来のＣｕＳｎ化合物層であり、（Ｂ）と（Ｃ）は本発明に係るＣｕＮｉＳｎ金属間化合物層である。 銅層を形成した後のセラミック電子部品の光学顕微鏡写真である。 はんだ層を形成した後のセラミック電子部品の光学顕微鏡写真である。 銅層上の金属間化合物層とはんだ層のＳＥＭ像の例である。 図６に示す部分のＥＰＭＡマッピング像である。 銅層上の金属間化合物層とはんだ層のＳＥＭ像の他の例である。 図８に示す部分のＥＰＭＡマッピング像である。

以下、本発明に係るセラミック電子部品及びその製造方法について図面を参照しつつ詳しく説明する。

本発明に係るセラミック電子部品１０は、端面にはんだ接合部を有し、そのはんだ接合部が、セラミック素体１上に設けられた銅層１１と、その銅層１１上に設けられたＣｕＮｉＳｎ金属間化合物層１２と、その金属間化合物層１２上に設けられたＳｎＡｇＣｕＮｉＧｅの５元系はんだ層１３とを有することに特徴がある。

また、本発明に係るセラミック電子部品１０の製造方法は、誘電体層と内部電極とが積層され、その内部電極が交互に左右の端面に露出するセラミック素体１を準備し、そのセラミック素体１の両端面に露出した内部電極に接続する銅層１１を形成した被はんだ処理材を準備する工程（被はんだ処理材準備工程）と、その被はんだ処理材が有する銅層１１上にＳｎＡｇＣｕＮｉＧｅの５元系はんだ層１３を設ける工程（はんだ層形成工程）とを有する。そして、本発明の特徴は、はんだ層形成工程中に、銅層１１とはんだ層１３との間に、銅層１１のはんだ食われを防ぐＣｕＮｉＳｎ金属間化合物層１２を形成することに特徴がある。

上記セラミック電子部品１０として、例えば図１に示す積層セラミックコンデンサを例示できる。積層セラミックコンデンサは、誘電体層と内部電極とが積層され、その内部電極が交互に左右の端面に露出するセラミック素体１と、そのセラミック素体１の両端面に露出した内部電極に接続する外部電極２とで構成されている。本発明では、その外部電極２がはんだ接合部となり、図２（Ｂ）に示すように、セラミック素体１上に設けられた銅層１１と、その銅層１１上に設けられたＣｕＮｉＳｎ金属間化合物層１２と、そのＣｕＮｉＳｎ金属間化合物層１２上に設けられたはんだ層１３とを有している。

こうした特徴を持つ本発明のセラミック電子部品１０は、その後、プリント回路板の銅ランド等にはんだ接合され、実装されるが、その際、そのはんだ接合時の熱によってもはんだ食われを抑制できる。その理由は、銅層１１上に設けられたＣｕＮｉＳｎ金属間化合物層１２がはんだ食われのバリア層となって、その銅層１１のはんだ食われを防ぐので、銅層１１の減少を抑制でき、その結果、セラミック電子部品１０をプリント基板の銅ランド等にはんだ実装する際に、従来そのはんだ実装時にも起こる銅層１１のはんだ食われも抑制でき、セラミック素体１上の銅層１１が十分に確保されて信頼性を高めることができるのである。

以下、積層セラミックコンデンサを例にしてセラミック電子部品の各構成について詳しく説明するとともに、製造方法についても併せて説明する。

［セラミック素体］
積層セラミックコンデンサのセラミック素体１は、誘電体層と内部電極とが積層され、その内部電極が交互に左右の端面に露出する矩形状の部材である。セラミック素体１の形成は、既に知られているように、誘電体層となるセラミックグリーンシートを形成し、形成したセラミックグリーンシートに内部電極層を形成して、電極パターン付グリーンシートを作製する。そして、その電極パターン付グリーンシートを積層し、その後に切断してセラミック素体１を作製できる。

詳しくは、チタン酸バリウムを主成分とした誘電体材料に溶剤、可塑剤及びガラスフリット等を加えてなるセラミックスラリーを、フィルム上に塗布、乾燥させて、セラミックグリーンシートを形成する。形成されたセラミックグリーンシート上に、導電性の金属粉末にバインダや溶剤等を混合した電極ペーストをスクリーン印刷し、乾燥して内部電極層を形成する。こうして内部電極パターン付グリーンシートを得ることができる。得られた内部電極パターン付グリーンシートを積層して、所定の大きさに切断して、直方体形状のセラミック素体１が形成される。形成されたセラミック素体１では、内部電極が交互に左右の端面で露出している。

［外部電極］
外部電極２は、上記したセラミック素体１の両端面に露出した内部電極に接続する電極であり、はんだ接合部となる。本発明では、この外部電極２が、図２（Ｂ）に示すように、セラミック素体１上に設けられた銅層１１と、その銅層１１上に設けられたＣｕＮｉＳｎ金属間化合物層１２と、そのＣｕＮｉＳｎ金属間化合物層１２上に設けられたはんだ層１３とを有している。

（銅層）
銅層１１は、セラミック素体１の両端面に露出する内部電極を覆うように設けられる。そうした銅層１１は各種の手段で設けることができる。一例としては、セラミック素体１の端面に、金属成分とガラス成分とを含む電極ペーストを塗布し、焼き付けることによって形成された焼付金属層を挙げることができる。この電極ペーストに含まれる金属としては、Ｃｕ、Ｎｉ又はＣｕＮｉ合金、又はｓの他の金属等を挙げることができ、さらに溶剤や無機酸化物等が必要に応じて含まれる。

焼付金属層が所定厚さの銅層である場合には、そのまま外部電極として用いてもよい。また、焼付金属層が銅層であるか否かを問わず、その焼付金属層上に銅層を設けてもよい。例えば、焼付金属層として、ガラス成分を含むＮｉ層や銅層等をセラミック素体１に密着性良く形成した後、ガラス成分を含まない導電性の良い銅層を設けてもよい。

なお、こうした銅層上には、従来ははんだ食われ防止するためのニッケルめっき層が形成されていたが、本発明では、後述する金属間化合物層１２がはんだ食われのバリア層として作用するので、ニッケルめっき層等は省略することができ、煩雑な製造工程を省略することができ、コストダウンを実現できる。

（金属間化合物層）
金属間化合物層１２は、（ＣｕＮｉ）_６Ｓｎ_５からなる金属間化合物の層であり、外部電極２の一部を構成する。具体的には、銅層１１とはんだ層１３との間に設けられて、はんだ接合時の熱によってもはんだ食われを抑制するバリア層として作用する。

（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２は、銅層１１上に、後述する溶融はんだ材料をはんだ付けした際に形成される。その形成メカニズムは明かではないが、おそらく、銅層１１上にはんだ層１３を設ける際のはんだ材料を溶融する熱によって、銅層１１とはんだ層１３との間に、銅層１１中のＣｕと５元系はんだ材料に含まれるＳｎとでＣｕ_６Ｓｎ_５金属間化合物層が形成されるが、そのときに、はんだ材料に含まれるＮｉがそのＣｕ_６Ｓｎ_５金属間化合物層に入り込んで（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２を形成するものと考えられる。そして、この（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２を有した外部電極２を持つセラミック電子部品１０は、その後の実装工程でプリント基板の銅ランド等にはんだ実装する際に、はんだ食われに基づいた不良が生じなかったことから、その（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２がはんだ食われを防ぐバリア層として機能し、セラミック電子部品の信頼性向上のポイントになっていると考えられる。

（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２の厚さは、はんだ材料に含まれるＮｉ含有量や、はんだ付け時の温度等によっても変化するので一概には言えないが、通常、１〜６μｍ程度である。この範囲で、はんだ食われに基づいた不良が生じないという結果が得られた。その厚さが１μｍ未満では、はんだ食われに基づいた不良が生じることがあり、一方、その厚さが６μｍを超えても効果が同じであり、また６μｍを超える厚さになり難い。

（はんだ層）
はんだ層１３は、銅層１１上にはんだ材料を溶融して設けることにより、その銅層１１上に（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２を介して形成されている。はんだ層１３の形成材料としては、ＳｎＡｇＣｕＮｉの４元系はんだ材料、又は、ＳｎＡｇＣｕＮｉＧｅの５元系はんだ材料を用いることができる。特に、ＳｎＡｇＣｕＮｉＧｅの５元系はんだ材料が好ましい。この５元系はんだ材料は、ＮｉとＧｅを含むことに特徴がある。はんだ材料に含まれるＮｉは、形成されたＣｕ_６Ｓｎ_５金属間化合物層１２に入り込んで（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２を形成するものと考えられる。また、はんだ材料に含まれるＧｅは、Ｓｎの酸化を効果的に抑制することができるので、はんだ層１３や金属間化合物層１２に含まれるＳｎの酸化を防いで、外部電極２の信頼性を向上させることができる。

はんだ材料の組成は、Ｎｉ含有量が０．０１〜０．２質量％、Ｇｅ含有量が０．００１〜０．０１質量％を含むＳｎＡｇＣｕはんだを挙げることができる。Ｎｉ含有量が０．０１質量％未満では、（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２の厚さが薄なり、バリア層として十分に作用できなくなり、銅層１１がはんだ食われして信頼性が低下することがある。一方、Ｎｉ含有量が０．２質量％を超えてもはんだ食われのバリア層としての機能は有するものの、（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２にニッケルの偏析が見られ、はんだ接合強度が却って低下することがある。

（フラックス）
フラックスは、上記したはんだ層１３を設ける前に、銅層１１上に設ける。フラックスは、はんだ付け時の加熱によりそのフラックスが溶解して活性化し、銅層１１の酸化を防ぐと共にはんだ濡れ性を向上させることができるので、溶融はんだを設ける際には必ず設けられる。したがって、はんだ層１３は、銅層１１にフラックスを設けた後、そのフラックスが設けられた銅層１１上に設けられていることが好ましい。

フラックスの種類は特に限定されないが、ロジンを主成分とした各種のフラックスを好ましく用いることができる。中でも、少なくとも有機脂肪酸ニッケル塩を含有するロジンフラックスを好ましく用いることができる。なお、有機脂肪酸ニッケル塩と共に有機脂肪酸コバルト塩を含有させてもよい。このフラックスに少なくとも含まれる有機脂肪酸ニッケル塩は、図３（Ｂ）に示すように、上記した４元系又は５元系のはんだ材料を銅層１１上に設ける前及び設けた後に、銅層１１上にＮｉ又はＮｉ塩として存在することがある。

有機脂肪酸ニッケル塩としては、パルミチン酸ニッケル又はステアリン酸ニッケル等が好ましく、フラックス中に１〜５質量％含有させることが好ましい。有機脂肪酸ニッケルの含有量が１質量％未満では、銅層１１とはんだ層１３との間の金属間化合物層１２に含まれるＮｉ量が少なすぎるため、はんだ食われの効果が十分ではない。一方、その含有量が質量％を超えると、フラックスとしての粘調性が阻害されると共に、金属間化合物層１２中又はその付近にＮｉが偏析しやすいことがある。なお、ニッケル塩と併せて含有させてもよい有機脂肪酸コバルト塩も、パルミチン酸コバルト又はステアリン酸コバルトが好ましく、フラックス中に１〜５質量％含有させることが好ましい。

フラックスには、上記有機脂肪酸ニッケル塩等の他に、ジエタノールアミン、ジフェニルグアニジン臭化水素酸、イソプロピル臭化水素酸等の活性剤、ステアリン酸アミン等のチクソ剤、ワックス、セルロース等の粘度調整剤、更に溶媒等が任意の割合で含まれていてもよい。これらのはんだフラックスの使用方法としては、何ら特別な条件や制約はなく、従来のフラックスと同様、通常のはんだ付け条件で使用できる。

こうしたフラックスは、上記した４元系又は５元系のはんだ材料を銅層１１上に設ける際に、フラックス中に含まれるニッケル塩等がはんだ付け時の加熱により金属イオンとして遊離し、はんだ材料中のＮｉと共に（ＣｕＮｉ）_６Ｓｎ_５金属間化合物層１２の形成に相乗的に働くものと考えられる。

以上説明したように、本発明に係るセラミック電子部品及びその製造方法によれば、銅層１１上に設けられたＣｕＮｉＳｎ金属間化合物層１２がはんだ食われのバリア層となって、その銅層１１のはんだ食われを防ぐので、セラミック電子部品１０をプリント基板の銅ランド等にはんだ実装する際に、従来そのはんだ実装時にも起こる銅層のはんだ食われも抑制でき、セラミック素体１の銅層１１が十分に確保されて信頼性を高めることができる。しかも、従来のような高コストの工程が不要になるので、はんだ接合部の信頼性を高めた低コストなセラミック電子部品及びその製造方法を提供できる。

こうした本発明の特徴的な技術は、上述した積層セラミックコンデンサに限らず、抵抗、インダクタ、ＬＣ部品等、他のセラミック電子部品にも適用可能である。これらのセラミック電子部品についても、外部電極２がはんだ食われのバリア層として作用する金属間化合物層１２を含むことにより、低コストで信頼性の高いセラミック電子部品を得ることができる。

以下、実施例と比較例により、本発明をさらに詳しく説明する。

［実施例１］
内部電極を形成した約３ｍｍ×約１．５ｍｍ×約１．５ｍｍ程度のセラミック素体１の端面に、銅、ガラス成分及び溶剤等を含む導電ペーストを塗布し、焼成して、厚さ６０μｍの焼付金属層を形成した。この焼付金属層上に、さらにガラス成分を含まない銅ペーストを塗布し、焼成して銅層１１を形成した。次いで、その銅層１１上にフラックスを塗布し、その後、はんだ材料を２６０℃で溶融させてはんだ層１３を設けて、実施例１のセラミック電子部品を作製した。

はんだ材料として、Ｎｉ：０．１質量％、Ｇｅ：０．００５質量％、Ａｇ：３質量％、Ｃｕ：０．５質量％、残部がＳｎからなる鉛フリーはんだを用いた。フラックスとして、ロジン系フラックス９８質量％に対して、パルミチン酸ニッケル２質量％を均一に混合したフラックスを用いた。なお、ロジン系フラックスは、ＷＷロジン系樹脂：６０質量％、イソプロピル臭化水素酸塩（活性剤）０．３質量％、セバシン酸（活性剤）１．０質量％、ステアリン酸アミン５．０質量％、エチレングリコールモノブチルエーテル３３．７質量％、をベースにしたものである。

［実施例２］
実施例１において、はんだ材料として、Ｎｉ：０．０５質量％、Ｇｅ：０．００５質量％、Ａｇ：３質量％、Ｃｕ：０．５質量％、残部がＳｎからなる鉛フリーはんだを用いた他は、実施例１と同様にして、実施例２のセラミック電子部品を作製した。

［実施例３］
実施例１において、はんだ材料として、Ｎｉ：０．２質量％、Ａｇ：３質量％、Ｃｕ：０．５質量％、残部がＳｎからなる鉛フリーはんだを用いた他は、実施例１と同様にして、実施例３のセラミック電子部品を作製した。

［実施例４］
実施例１において、パルミチン酸ニッケルを配合しないロジン系フラックスを用いた。その他は、実施例１と同様にして、実施例４のセラミック電子部品を作製した。

［比較例１］
実施例１において、はんだ材料として、Ａｇ：３質量％、Ｃｕ：０．５質量％、残部がＳｎからなる鉛フリーはんだを用いた。その他は、実施例１と同様にして、比較例１のセラミック電子部品を作製した。

［比較例２］
実施例１において、はんだ材料として、Ａｇ：３質量％、Ｃｕ：０．５質量％、残部がＳｎからなる鉛フリーはんだを用い、さらに、パルミチン酸ニッケルを配合しないロジン系フラックスを用いた。その他は、実施例１と同様にして、比較例１のセラミック電子部品を作製した。

［評価及び結果］
図４は、銅層１１を形成した後のセラミック電子部品の光学顕微鏡写真であり、図５は、はんだ層１３を形成した後のセラミック電子部品の光学顕微鏡写真である。こうして作製された実施例１〜４及び比較例１，２のセラミック電子部品の外部電極２の断面を研磨し、走査電子顕微鏡（ＳＥＭ）及びＸ線マイクロアナライザー（ＥＰＭＡ）により評価した。その結果を、図６〜図９に示した。図６〜図９の結果からもわかるように、銅層１１とはんだ層１３との間には、Ｎｉを含む金属間化合物層１２が形成されていた。

実施例１〜４及び比較例１，２のセラミック電子部品の断面から、はんだ食われを評価したところ、実施例１〜４のセラミック電子部品では、銅層１１のはんだ溶食はあまり確認されなかったが、比較例１，２のセラミック電子部品では、銅層１１のはんだ食われが大きいことが確認された。

１ セラミック素体
２ 外部電極
１０ セラミック電子部品
１１ 銅層
１２ 金属間化合物層
１３ はんだ層
３０ 仮想断面

Claims (3)

1. 端面にはんだ接合部を有し、該はんだ接合部が、セラミック素体上に設けられた銅層と、該銅層上に設けられたＣｕＮｉＳｎ金属間化合物層と、該金属間化合物層上に設けられたＳｎＡｇＣｕＮｉＧｅの５元系はんだ層とを有することを特徴とするセラミック電子部品。
2. 誘電体層と内部電極とが積層され、その内部電極が交互に左右の端面に露出するセラミック素体を準備し、該セラミック素体の両端面に露出した内部電極に接続する銅層を形成した被はんだ処理材を準備する工程と、
   前記被はんだ処理材が有する前記銅層上にＳｎＡｇＣｕＮｉＧｅの５元系はんだ層を設ける工程とを有し、
   前記はんだ層形成工程中に、前記銅層と前記はんだ層との間に該銅層のはんだ食われを防ぐＣｕＮｉＳｎ金属間化合物層を形成することを特徴とするセラミック電子部品の製造方法。
3. 前記はんだ層形成工程において、前記銅層にニッケル塩を含むフラックスを設けた後、該フラックスが設けられた銅層上にＳｎＡｇＣｕＮｉＧｅの５元系はんだ層を設ける、請求項２に記載のセラミック電子部品の製造方法。