JPWO2018101405A1 - チップ型電子部品 - Google Patents

Abstract

所望の位置および向きに十分な耐熱性を有するスペーサを配置することが容易なチップ型電子部品を提供する。スペーサ（１６，１７）は、実装面（６）上において、当該実装面（６）に対して垂直な方向に測定した所定の厚み方向寸法（Ｔ）を有していて、たとえば、積層セラミックコンデンサの「鳴き」抑制効果があり、３次元実装をも可能にする。スペーサ（１６，１７）は、ＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む金属間化合物を主成分としている。

Description

この発明は、チップ型電子部品に関するもので、特に、チップ型電子部品の端子部分の改良に関するものである。

チップ型電子部品の一例としての積層セラミックコンデンサにおいて、外部電極間に電圧を印加したとき、内部電極の隣り合うものが互いに対向している部分に誘電分極が発生する。この誘電分極によってもたらされた静電容量は、外部電極を通して取り出すことができる。

上述のような内部電極の対向による静電容量の形成に寄与する誘電体は、印加される電圧に応じて、電界誘起歪みを起こす。積層セラミックコンデンサが基板上に表面実装されている場合、この電界誘起歪みにより、積層セラミックコンデンサが基板を変形させ、この変形の周波数によっては「鳴き」と呼ばれる音を生じさせる。そして、この「鳴き」が大きくなると、騒音の問題を引き起こす。

たとえば、米国特許出願公開第２０１６／００９３４４１号明細書（特許文献１）および国際公開第２０１５／０９８９９０号（特許文献２）には、上述の「鳴き」を抑制するため、積層セラミックコンデンサのようなチップ型電子部品の１対の外部電極の各一部を覆うようにスペーサ（特許文献１では、“metal frame”と呼称され、特許文献２では、“接合部材”と呼称されている。）を設けることが記載されている。これらスペーサは、チップ型電子部品における部品本体の少なくとも実装基板側の面に設けられる。したがって、チップ型電子部品はスペーサを介して実装基板上に実装される。

米国特許出願公開第２０１６／００９３４４１号明細書 国際公開第２０１５／０９８９９０号

特許文献１では、スペーサは、たとえば、導電性金属、導電性樹脂、または金属等でコーティングされた回路基板のような導電性材料からなる、と記載されている。また、スペーサは、予め形作られたブロック体からなるもので、スペーサを設けるため、特許文献１では、スペーサとなるべきブロック体をチップ型電子部品の所定の位置に配置する、と記載されている。

しかしながら、たとえば、平面寸法が１．１〜２．０ｍｍ×０．６〜０．９ｍｍといった小型のチップ型電子部品に対して、上述したブロック体を所望の位置および向きに取り付けることは容易ではない。ブロック体をチップ型電子部品における所定の位置に配置しようとするとき、ブロック体が、しばしば、チップ型電子部品に対して、不所望な位置にずれたり、不所望な向きに回転したりすることが想像される。

また、スペーサが導電性樹脂から構成されるときには、たとえば、はんだ付け時の温度に耐え得ないことが考えられる。

他方、特許文献２では、本件発明にとって興味あるスペーサの材料として、鉛フリーはんだ（Ｓｎ−Ａｇ−Ｃｕ）が例示されている。鉛フリーはんだを用いてスペーサを形成するにあたっては、当該はんだペーストをチップ型電子部品における所定の部分に印刷し、はんだの溶融温度でリフロー処理した後、冷却することが特許文献２に記載されている。

特許文献２に記載の方法によれば、はんだペーストを印刷する工程では、不所望な位置にずれたり、不所望な向きに回転したりすることなく、チップ型電子部品の所定の部分に、所望の形態をもって、はんだペーストを付与することが比較的容易である。

しかしながら、後述する実験例によって明らかにするように、本件発明者によれば、Ｓｎ−Ａｇ−Ｃｕ組成の鉛フリーはんだを用いてスペーサを形成しようとしても、適正な形態のスペーサを得ることは不可能または極めて困難であった。なぜなら、リフロー工程において、はんだペーストに含まれる金属成分が溶融し、はんだペーストの印刷時の形態を維持できないからである。より具体的には、はんだが外部電極に沿って濡れ広がり、印刷時の厚みを維持できなかったり、逆に、はんだが外部電極上で弾かれ、球状に盛り上がったり、あるいは、はんだが外部電極上で移動し、位置ずれを招いたりすることがあった。

そこで、この発明の目的は、所望の形態をもって、十分な耐熱性を有するスペーサを配置することが容易なチップ型電子部品を提供しようとすることである。

この発明は、実装基板側に向けられる実装面を有する、チップ型の部品本体と、部品本体の外表面上に設けられた、少なくとも２個の外部電極と、各外部電極と電気的に接続され、かつ少なくとも一部が部品本体の実装面に沿って設けられた、少なくとも２個のスペーサと、を備え、スペーサは、実装面上において、当該実装面に対して垂直な方向に測定した所定の厚み方向寸法を有している、チップ型電子部品に向けられるものであって、上述した技術的課題を解決するため、スペーサは、ＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む金属間化合物を主成分としていることを特徴としている。

上述のような組成を有する金属間化合物を主成分とするスペーサは、ＣｕおよびＮｉから選ばれる少なくとも１種とＳｎとを含むペーストを、所望の形態で部品本体に付与し、加熱することによって得られる。この場合、ペーストに与えられた形態が硬化後のスペーサにおいてもほぼ維持され得る。

この発明において、金属間化合物は、ＳｎとＣｕ−Ｎｉ合金との反応により生成された金属間化合物であることが好ましい。このような金属間化合物は、これを生成するにあたり、反応速度が速く、形状の変化が少ないという利点を有する。

この発明は、次のようなチップ型電子部品に対して有利に適用される。すなわち、部品本体は、互いに対向する第１および第２の主面と、第１および第２の主面間を連結しながら、それぞれ互いに対向する第１および第２の側面ならびに第１および第２の端面と、を有する直方体形状であり、実装面は第２の主面によって与えられ、各外部電極は、第１および第２の端面上ならびに各端面から第１および第２の主面の各一部と第１および第２の側面の各一部とにまで延びるように形成され、各スペーサは、実装面となる主面に沿って設けられ、各外部電極に接する部分と主面に接する部分とを有する。

この発明に係るチップ型電子部品は、上述したような構成を備える積層セラミックコンデンサであることが好ましい。このように、この発明が積層セラミックコンデンサに向けられるとき、スペーサは、積層セラミックコンデンサにおいてしばしば引き起こされる問題である「鳴き」を低減する効果を発揮する。

上述の積層セラミックコンデンサにおいて、「鳴き」を低減する効果をより確実に発揮させるためには、各スペーサの厚み方向寸法は１０μｍ以上であることが好ましい。

この発明において、スペーサは、金属間化合物とは別に単体のＳｎ金属を含むことが好ましい。スペーサ中のＳｎ金属は、チップ型電子部品を実装基板に実装するとき、スペーサにおいて良好なはんだ付け性を実現する。

この発明において、外部電極における、少なくともスペーサから露出した部分の最外層は、Ｓｎを含む層であることが好ましい。この構成は、スペーサを設ける前の段階では、外部電極におけるスペーサと接する領域においても、Ｓｎを含む層が存在していたことを意味する。このＳｎは、スペーサにおける金属間化合物の順調な生成に寄与する。

この発明によれば、スペーサが、ＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む金属間化合物を主成分としているので、はんだ付け時の温度でも溶融しない融点を有し、かつ所望の形態をもって配置することが容易なスペーサを備えるチップ型電子部品を得ることができる。

この発明の第１の実施形態によるチップ型電子部品１を実装状態で示す正面図であり、実装基板２側の要素を断面図で示している。 図１に示したチップ型電子部品１の底面図である。 図２の線III−IIIに沿うチップ型電子部品１の断面図である。 この発明の第２の実施形態によるチップ型電子部品２１を実装状態で示すもので、（Ａ）は正面図であり、（Ｂ）は平面図である。 積層セラミックコンデンサを構成するチップ型電子部品１の「鳴き」のために発生する騒音の音圧レベルを測定する装置の概略を示す図である。 実験例１において、図５に示した装置を用いて測定した音圧レベルとスペーサの厚みとの関係を示す図である。 実験例２において作製した実施例および比較例の各々に係るチップ型電子部品４１の外観を示す底面図であり、チップ型電子部品４１の外部電極４３および４４上にスペーサとなるべき金属材料ペースト厚膜４６を形成した状態を示す。 図７に示した金属材料ペースト厚膜４６を実施例による組成に従って形成した場合におけるリフロー処理後の金属材料厚膜４７の状態を示す図である。 図７に示した金属材料ペースト厚膜４６を比較例による組成に従って形成した場合であって、外部電極４３および４４を、Ｃｕを導電成分とする導電性ペーストの焼付け層とその上のＮｉめっき層とその上のＳｎめっき層とによって形成した場合におけるリフロー処理後の金属材料厚膜４７の状態を示す図である。 図７に示した金属材料ペースト厚膜４６を比較例による組成に従って形成した場合であって、外部電極４３および４４を、Ｃｕを導電成分とする導電性ペーストの焼付け層のみで形成した場合におけるリフロー処理後の金属材料厚膜４７の状態を示す図である。 図７に示した金属材料ペースト厚膜４６を比較例による組成に従って形成した場合であって、外部電極４３および４４を、Ｃｕを導電成分とする導電性ペーストの焼付け層のみで形成するが、さらにバレル研磨を施した場合におけるリフロー処理後の金属材料厚膜４７の状態を示す図である。

図１ないし図３を参照して、この発明の第１の実施形態によるチップ型電子部品１について説明する。この実施形態では、チップ型電子部品１は積層セラミックコンデンサである。

チップ型電子部品１は、チップ型の部品本体３を備えている。部品本体３は、直方体状であり、互いに対向する第１および第２の主面５および６と、第１および第２の主面５および６間を連結しながら、それぞれ互いに対向する第１および第２の側面７および８ならびに第１および第２の端面９および１０と、を有している。直方体形状の部品本体３は、通常、稜線部や角部においてアール面取りされる。

部品本体３は、図３に示すように、複数の積層されたセラミック層１１と、複数のセラミック層１１間の界面に沿って形成された複数の内部電極１２および１３とを備えている。セラミック層１１は、誘電体セラミックからなる。内部電極１２および１３は、たとえば、Ｎｉを導電成分として含む。

内部電極１２および１３は、その端縁が部品本体３の端面９および１０のいずれかに露出するように形成されるが、部品本体３の第１の端面９に露出する第１の内部電極１２と第２の端面１０に露出する第２の内部電極１３とは、部品本体３の内部において、セラミック層１１を介して静電容量を取得できるように交互に配置されている。

上述した静電容量を取り出すため、部品本体３の相対向する第１および第２の端面９および１０上には、それぞれ、第１の内部電極１２に電気的に接続される第１の外部電極１４、および第２の内部電極１３に電気的に接続される第２の外部電極１５が形成されている。外部電極１４および１５は、たとえば、Ｃｕを導電成分とする導電性ペーストの焼付けによって形成され、必要に応じて、その上に、ＮｉめっきおよびＳｎめっきがこの順で施される。

第１および第２の外部電極１４および１５は、それぞれ、部品本体３の第１および第２の端面９および１０上だけでなく、端面９および１０の各々に隣接する第１および第２の主面５および６の各一部と第１および第２の側面７および８の各一部とにまで延びるように形成されている。

このチップ型電子部品１は、図１に示すように、第２の主面６が実装基板２側に向けられる実装面となる。したがって、以下の説明において、参照符号「６」は、「第２の主面」および「実装面」の双方について用いることにする。

この発明の特徴となる第１および第２のスペーサ１６および１７が実装面６に沿って設けられている。なお、この実施形態では、実装面６の範囲内で、スペーサ１６および１７が設けられているが、スペーサ１６および１７は、部品本体３の他の面にまで延びていてもよい。

スペーサ１６および１７は、ＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む金属間化合物を主成分としている。金属間化合物は、特に、ＳｎとＣｕ−Ｎｉ合金との反応により生成された金属間化合物であることが好ましい。このような金属間化合物は、これを生成するにあたり、反応速度が速く、形状の変化が少ないという利点を有する。なお、金属間化合物を構成する高融点金属として、Ａｇをさらに含んでいてもよい。

図１に示すように、スペーサ１６および１７は、実装面６上において、当該実装面６に対して垂直な方向に測定した所定の厚み方向寸法Ｔを有している。後述する「鳴き」を低減する効果をより確実に発揮させるためには、スペーサ１６および１７の各々の厚み方向寸法Ｔは１０μｍ以上であることが好ましい。また、第１および第２のスペーサ１６および１７は、それぞれ、第１および第２の外部電極１４および１５と電気的に接続される。より具体的には、図２によく示されているように、第１および第２のスペーサ１６および１７は、それぞれ、第１および第２の外部電極１４および１５に接する部分と実装面６に接する部分とを有する。

図１に示すように、実装基板２は、第１および第２の外部電極１４および１５に対応して、第１および第２の導電ランド１８および１９を備えている。チップ型電子部品１が実装基板２上に実装されるとき、第１および第２のスペーサ１６および１７が、それぞれ、はんだ２０を介して第１および第２の導電ランド１８および１９に電気的に接続されかつ機械的に接合される。このとき、はんだ２０は、スペーサ１６および１７の側面に沿ってフィレットを形成する。

スペーサ１６および１７は、前述した金属間化合物とは別に単体のＳｎ金属を含むことが好ましい。スペーサ１６および１７中のＳｎ金属は、チップ型電子部品１を実装基板２に実装するとき、良好なはんだ付け性を実現するためである。スペーサ１６および１７に単体のＳｎ金属を含む状態を得るためには、たとえば、金属間化合物を生成するための金属材料中に過剰なＳｎを含有させておけばよい。過剰なＳｎの一部は、金属間化合物の生成に供されず、単体のＳｎ金属としてスペーサ１６および１７中に残留する。

なお、良好なはんだ付け性を実現するため、スペーサ１６および１７を形成した後、スペーサ１６および１７ならびに外部電極１４および１５のスペーサ１６および１７から露出した部分全体にわたって、Ｓｎめっきを施してもよい。

前述したように、外部電極１４および１５上にＮｉめっきおよびＳｎめっきが順次施されると、少なくともスペーサ１６および１７が形成される前の段階では、外部電極１４および１５の最外層は、Ｓｎを含む層となる。この場合、スペーサ１６および１７を形成するとき、スペーサ１６および１７の各一部は、Ｓｎを含む層と接する。このＳｎを含む層におけるＳｎは、スペーサ１６および１７における金属間化合物の順調な生成に寄与する。そのため、外部電極１４および１５の最外層にあったＳｎは、スペーサ１６および１７から露出した領域では、スペーサ１６および１７の形成後においても残留しているが、スペーサ１６および１７と接する領域では、スペーサ１６および１７の形成後において残存しているとは限らない。

チップ型電子部品１の実装状態において、はんだ２０は、スペーサ１６および１７を越えて外部電極１４および１５に達しても、図１に示すように、達しなくてもよい。しかしながら、後述する「鳴き」の低減のためには、はんだ２０は外部電極１４および１５にまで届かないようにすることが好ましい。

上述のように、はんだ２０が外部電極１４および１５にまで届かないようにするということを重んじるならば、外部電極１４および１５におけるスペーサ１６および１７から露出した部分の最外層に、はんだ２０に対する濡れ性の高いＳｎを含む層を形成しない方が好ましい。このことからわかるように、外部電極１４および１５は、Ｓｎめっきを施さず、Ｎｉめっきのみにしておいても、あるいは、Ｃｕの焼付け電極のみにしておいてもよい。

次に、スペーサ１６および１７の好ましい形成方法について説明する。

（１）外部電極１４および１５が形成された部品本体３を用意する。

（２）他方、スペーサ１６および１７の材料となるＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む金属材料ペーストを用意する。

（３）また、たとえばアルミナ板のように、上記金属材料ペーストがリフロー条件下で接合しない保持板を用意する。

（４）上記保持板の上に、金属材料ペーストをスクリーン印刷法またはディスペンス法などにより所望のパターンをもって付与することにより、金属材料ペースト厚膜を形成する。

（５）（１）で用意した部品本体３を、実装面６が保持板に対向する姿勢で保持板の上に搭載する。このとき、部品本体３の外部電極１４および１５と、金属材料ペーストからなる金属材料ペースト厚膜とが位置合わせされ、外部電極１４および１５の各一部を覆うように、金属材料ペースト厚膜が部品本体３に付着する。

（６）（５）の状態で、リフロー工程を実施する。これにより、金属材料ペースト中の金属が金属間化合物を生成するとともに、金属材料ペーストが硬化し、部品本体３ならびに外部電極１４および１５に接合した状態のスペーサ１６および１７が形成される。

（７）部品本体３がスペーサ１６および１７とともに、保持板から分離される。

以上のようにして、スペーサ１６および１７を備えるチップ型電子部品１が得られる。

次に、図４を参照して、この発明の第２の実施形態によるチップ型電子部品２１について説明する。図４において、図１ないし図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。

チップ型電子部品２１は、前述したチップ型電子部品１に比べて、スペーサ１６および１７の厚み方向寸法Ｔが大きいことを特徴としている。そのため、チップ型電子部品２１と実装基板２との間に、他の電子部品２２を搭載することができる。他の電子部品２２は、たとえばチップ型電子部品であり、その外部電極２３および２４が実装基板２上の導電ランド２５および２６にはんだ２７を介して電気的に接続されかつ機械的に接合される。

上記のような、いわゆる３次元実装は、実装面積の低減に寄与し得る。

［実験例１］
次に、第１の実施形態による積層セラミックコンデンサを構成するチップ型電子部品１が奏する「鳴き」の低減効果を確認するために実施した実験例１について説明する。

図５には、積層セラミックコンデンサを構成するチップ型電子部品１の「鳴き」のために発生する騒音の音圧レベルを測定する装置が示されている。

図５を参照して、チップ型電子部品１を実装した実装基板２が無響箱２８内に設置される。他方、集音マイク２９が実装基板２に対向するように配置される。そして、積層セラミックコンデンサを構成するチップ型電子部品１に、たとえば、３ｋＨｚの周波数および１Ｖｐｐの電圧を有する交流電圧が印加される。これによって、チップ型電子部品１は、実装基板２を上記周波数の下で変形させ、「鳴き」という騒音を生じさせる。この騒音は、集音マイク２９によって集音され、集音マイク２９の出力が、集音計３０を介して、ＦＦＴ（Fast Fourier Transform）アナライザ３１に入力され、そこで、音圧レベルが解析される。

以上のようにして求められた騒音の音圧レベルが表１および図６に示されている。表１および図６に示したデータは、長手方向寸法が１．１２ｍｍ、幅方向寸法が０．６３ｍｍ、高さ方向寸法が０．６３ｍｍの部品本体を有する積層セラミックコンデンサについてのもので、スペーサを形成するための金属材料ペーストとして、Ｄ５０が５μｍのＣｕ−１０wt％Ｎｉ粉末を３１．５wt％、Ｄ５０が５μｍのＳｎ−３wt％Ａｇ−０．５wt％Ｃｕの組成のはんだ粉末を５８．５wt％、およびフラックスを１０wt％含むものを用いた。そして、スペーサの厚み方向寸法を変えて騒音の音圧レベルを測定した。

表１および図６に示すように、スペーサのない、すなわち、スペーサの厚みが０ｍｍの試料１に比べて、厚み１０μｍ（０．０１ｍｍ）以上のスペーサを設けた試料２〜１２によれば、騒音の音圧レベルが低くなっている。また、試料２〜１２間で比較すると、スペーサの厚みが増すほど、大体において、音圧レベルが低くなる傾向が現れている。

［実験例２］
実験例２では、スペーサを形成するための金属材料として、ＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む金属間化合物を主成分とするものを用いた、この発明による実施例と、特許文献２に記載のＳｎ−Ａｇ−Ｃｕ組成の鉛フリーはんだを用いた比較例とを、リフロー後の形態保持性について比較した。

実施例では、金属材料ペーストとして、前述した実験例１で用いたものと同様、Ｄ５０が５μｍのＣｕ−１０wt％Ｎｉ粉末を３１．５wt％、Ｄ５０が５μｍのＳｎ−３wt％Ａｇ−０．５wt％Ｃｕの組成のはんだ粉末を５８．５wt％、およびフラックスを１０wt％含むものを用いた。

他方、比較例では、金属材料ペーストとして、千住金属工業株式会社製のＳｎ−Ａｇ−Ｃｕ組成の鉛フリーはんだペースト“Ｍ７０５−ＧＲＮ３６０−Ｋ２−Ｖ”を用いた。

試料として、図７に示すようなチップ型電子部品４１を用意した。チップ型電子部品４１は、直方体形状の部品本体４２を備える。部品本体４２の両端部には、Ｃｕを導電成分とする導電性ペーストの焼付けによる焼付け層を有する外部電極４３および４４が形成された。ここで、外部電極４３および４４に関して、上記焼付け層上にＮｉめっき層およびその上にＳｎめっき層を形成した外部電極を有するチップ型電子部品４１Ａと、上記焼付け層のみからなる外部電極を有するチップ型電子部品４１Ｂと、上記焼付け層のみからなるが、表面の酸化膜を除去するためにバレル研磨を施した外部電極を有するチップ型電子部品４１Ｃと、の３種類のチップ型電子部品を用意した。

次に、外部電極４３および４４における、部品本体４２の実装面４５側に位置する部分上に、金属材料ペーストを印刷することによって、図７に示すような矩形のパターンを有するスペーサとなるべき金属材料ペースト厚膜４６を形成した。より具体的には、以下の試料１〜６を作製した。

（試料１）チップ型電子部品４１Ａに対して、金属材料ペーストとして、上記実施例に係る金属材料ペーストを用いて金属材料ペースト厚膜４６を形成した。

（試料２）チップ型電子部品４１Ｂに対して、金属材料ペーストとして、上記実施例に係る金属材料ペーストを用いて金属材料ペースト厚膜４６を形成した。

（試料３）チップ型電子部品４１Ｃに対して、金属材料ペーストとして、上記実施例に係る金属材料ペーストを用いて金属材料ペースト厚膜４６を形成した。

（試料４）チップ型電子部品４１Ａに対して、金属材料ペーストとして、上記比較例に係る金属材料ペーストを用いて金属材料ペースト厚膜４６を形成した。

（試料５）チップ型電子部品４１Ｂに対して、金属材料ペーストとして、上記比較例に係る金属材料ペーストを用いて金属材料ペースト厚膜４６を形成した。

（試料６）チップ型電子部品４１Ｃに対して、金属材料ペーストとして、上記比較例に係る金属材料ペーストを用いて金属材料ペースト厚膜４６を形成した。

次に、試料１〜６の各々について、金属材料ペースト厚膜４６をリフロー処理した。そして、金属材料ペースト厚膜４６のリフロー処理後に得られたスペーサとなるべき金属材料厚膜の形態を評価した。

実施例に係る試料１〜３によれば、いずれの場合も、図８に示すように、リフロー処理後の金属材料厚膜４７は、リフロー処理前の金属材料ペースト厚膜４６（図７参照）の形態をほぼ維持していた。

他方、比較例に係る試料４では、図９に示すように、リフロー処理後の金属材料厚膜４７は、外部電極４３および４４の各々上で濡れ広がり、リフロー処理前の金属材料ペースト厚膜４６の平面形状および厚みを維持できなかった。外部電極４３および４４の表面を与えるＳｎめっき膜により、金属材料の濡れ性が高められたためと推測される。

次に、比較例に係る試料５では、図１０に示すように、外部電極４３および４４の表面での金属材料の濡れ広がりは確認されず、金属材料が外部電極４３および４４の表面で弾かれ、リフロー処理後の金属材料厚膜４７は、球形に近い盛り上がる形態となった。また、外部電極４３および４４の各々上で金属材料厚膜４７を対称に形成することが困難であった。

次に、比較例に係る試料６においても、図１１に示すように、外部電極４３および４４の表面での金属材料の濡れ広がりは確認されず、金属材料が外部電極４３および４４の表面で弾かれた。リフロー処理後の金属材料厚膜４７は、試料５に比べて低い盛り上がりであるものの、あくまでも、外部電極４３および４４の各々上で金属材料厚膜４７を対称に形成することが困難であった。

なお、実施例に係る金属材料厚膜４７と比較例に係る金属材料厚膜４７とを、再びリフロー温度に達するまで加熱したとき、実施例に係る金属材料厚膜４７は、試料１〜３のいずれについても、その形態を維持していることが確認された。他方、比較例に係る金属材料厚膜４７は、試料４については、外部電極４３および４４の表面に存在するＳｎめっき膜に接するわずかな部分を除いて、再び溶融状態となり、試料５および６については、全体的に再び溶融状態となった。

また、追加的に、図１ないし図３に示すように、第１および第２の外部電極１４および１５に接する部分と実装面６に接する部分とを有する状態で、第１および第２のスペーサ１６および１７を形成しようとする実験も行なった。この実験において、スペーサ１６および１７が有するパターンをもって金属材料ペースト厚膜を形成し、次いで、リフロー処理することによって、金属材料厚膜からなるスペーサ１６および１７を形成しようとした。

ここで、実施例に係る金属材料ペーストを用いた場合には、外部電極１４および１５の表面でのＳｎめっき膜の有無に関わらず、金属材料厚膜からなる適正な形態のスペーサ１６および１７を形成することができた。

他方、比較例に係る金属材料ペーストを用いた場合には、適正な形態のスペーサ１６および１７を形成することができなかった。特に、外部電極１４および１５の表面にＳｎめっき膜が存在する場合には、リフロー工程の結果、実装面６上に位置していた金属材料の大部分が外部電極１４および１５上に引き寄せられ、スペーサを、第１および第２の外部電極１４および１５に接する部分と実装面６に接する部分とを有する状態で形成することができなかった。

以上、この発明に係るチップ型電子部品として、積層セラミックコンデンサを構成するものを採り上げて説明したが、積層セラミックコンデンサ以外の電歪性を有するチップ型電子部品、たとえば、チップ型コイル部品やチップ型圧電部品などにも、この発明を適用することができる。

また、この発明の特徴的構成であるスペーサは、「鳴き」の低減だけでなく、３次元実装の実現にも寄与するので、この発明の対象となるチップ型電子部品は、電歪性を有するものに限らない。

また、上述した実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。

１，２１ チップ型電子部品
２ 実装基板
３ 部品本体
５，６ 主面（６ 実装面）
７，８ 側面
９，１０ 端面
１４，１５ 外部電極
１６，１７ スペーサ

Claims (7)

1. 実装基板側に向けられる実装面を有する、チップ型の部品本体と、
   前記部品本体の外表面上に設けられた、少なくとも２個の外部電極と、
   各前記外部電極と電気的に接続され、かつ少なくとも一部が前記部品本体の前記実装面に沿って設けられた、少なくとも２個のスペーサと、
   を備え、
   前記スペーサは、前記実装面上において、当該実装面に対して垂直な方向に測定した所定の厚み方向寸法を有し、かつＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む金属間化合物を主成分としている、
   チップ型電子部品。
2. 前記金属間化合物は、ＳｎとＣｕ−Ｎｉ合金との反応により生成された金属間化合物である、請求項１に記載のチップ型電子部品。
3. 前記部品本体は、互いに対向する第１および第２の主面と、前記第１および第２の主面間を連結しながら、それぞれ互いに対向する第１および第２の側面ならびに第１および第２の端面と、を有する直方体形状であり、前記実装面は前記第２の主面によって与えられ、
   各前記外部電極は、前記第１および第２の端面上ならびに各前記端面から前記第１および第２の主面の各一部と前記第１および第２の側面の各一部とにまで延びるように形成され、
   各前記スペーサは、前記実装面となる前記主面に沿って設けられ、各前記外部電極に接する部分と前記主面に接する部分とを有する、
   請求項１または２に記載のチップ型電子部品。
4. 当該チップ型電子部品は積層セラミックコンデンサである、請求項１ないし３のいずれかに記載のチップ型電子部品。
5. 各前記スペーサの前記厚み方向寸法は１０μｍ以上である、請求項４に記載のチップ型電子部品。
6. 前記スペーサは、前記金属間化合物とは別に単体のＳｎ金属を含む、請求項１ないし５のいずれかに記載のチップ型電子部品。
7. 前記外部電極における、少なくとも前記スペーサから露出した部分の最外層は、Ｓｎを含む層である、請求項１ないし６のいずれかに記載のチップ型電子部品。

Images