KR100554913B1 - 반도체 소자의 범프형성방법 - Google Patents
반도체 소자의 범프형성방법 Download PDFInfo
- Publication number
- KR100554913B1 KR100554913B1 KR1020040071290A KR20040071290A KR100554913B1 KR 100554913 B1 KR100554913 B1 KR 100554913B1 KR 1020040071290 A KR1020040071290 A KR 1020040071290A KR 20040071290 A KR20040071290 A KR 20040071290A KR 100554913 B1 KR100554913 B1 KR 100554913B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- semiconductor device
- bumps
- semiconductor
- bump forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 61
- 150000002736 metal compounds Chemical class 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000011135 tin Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000004907 flux Effects 0.000 description 12
- 239000012530 fluid Substances 0.000 description 11
- 238000007747 plating Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
- B23K3/06—Solder feeding devices; Solder melting pans
- B23K3/0607—Solder feeding devices
- B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 소자의 범프형성방법에 관한 것으로, 그 목적은 용융화한 금속화합물(40)을 사용하여 반도체 소자(10) 상에 범프(50)를 형성시킴으로써 범프의 불량률을 최소화시킬 수 있을 뿐만 아니라 초기투자 비용이 매우 저렴하면서도 다량의 반도체 소자(10)에 대한 범프형성 공정은 물론 소량의 반도체 소자에 대하여도 범프형성공정을 용이하게 실시할 수 있는 반도체 소자의 범프형성방법을 제공하는 것이며, 그 기술적 방법으로는 반도체 소자상에 형성되어 있는 전극패드에 전기적인 접속성을 향상시키기 위한 범프를 형성시키는 반도체 소자의 범프형성방법으로서, 소정 직경을 갖는 용융화된 금속화합물(40)을 예정된 속도로 반도체 소자(10) 상에 메탈 젯팅으로 범프(50)를 형성하는 범프형성단계(100)와, 형성된 범프(50)에 소정의 열을 가하여 상기 범프(50)를 볼형태로 형성시키는 리플로우단계(200)를 포함한 것을 특징으로 한다.
반도체, 반도체 소자, 범프, 용융화환 금속화합물, 메탈 젯팅
Description
도 1은 본 발명에 따른 반도체 소자의 범프형성방법을 예시한 블록도.
도 2는 본 발명에 따른 반도체 소자의 범프형성방법중 웨이퍼위치조정공정을 예시한 공정설명도.
도 3은 본 발명에 따른 반도체 소자의 범프형성방법중 용융화된 금속화합물을 젯팅하여 범프를 형성하는 공정을 예시한 공정설명도.
도 4는 본 발명에 따른 반도체 웨이퍼의 범프형성방법중 리플로우공정을 통해 범프가 볼형상으로 되는 상태를 예시한 공정설명도.
♣도면의 주요부분에 대한 부호의 설명 ♣
100: 범프형성단계 200: 리플로우단계
10: 반도체 소자 20: 전극패드(U.B.M.)
30: 유체공급장치 40: 용융화된 금속화합물
50: 범프
본 발명은 반도체 소자의 범프형성방법에 관한 것으로, 더욱 상세하게는 유체를 사용하여 반도체 소자상에 범프를 형성시킴으로써 범프의 불량률을 최소화시킬 수 있을 뿐만 아니라 초기투자 비용이 매우 저렴하면서도 다량의 반도체 소자에 대한 범프형성 공정은 물론 소량의 반도체 소자에 대하여도 범프형성 공정을 용이하게 실시할 수 있도록 한 반도체 소자의 범프형성방법에 관한 것이다.
일반적으로, 반도체 소자는 수십개의 반도체칩을 형성하고, 상기 각각의 반도체칩상에는 기판과의 접합시 전기적인 접속성을 좋게 하는 범프들이 형성될 전극패드들이 형성되어 있다.
이러한 전극패드상에 범프를 형성하는 종래의 방법으로는 스크린 인쇄법, 전기도금법 및 증착법 등이 있다.
상기 종래의 스크린 인쇄법은 웨이퍼의 상면중 전극패드를 제외한 나머지 부분에 웨이퍼에 형성된 패턴을 보호하기 위해 패시베이션(Passivation)막을 형성시킨 후 메탈 데포지션(Metal Deposition) 공정을 통해 상기 전극패드와 패시베이션 상측에 Ti/W/Au(티타늄/텅스텐/금)으로 이루어진 3층의 금속막인 UBM(Upper Barrier Metal)을 증착시킨다. 그 다음 전극패드들이 서로 전기적으로 연결되지 않도록 상기 UBM의 상측에 포토레지스트를 도포한 후 노광, 현상, UBM 에칭, 바리로 이루어진 포토리쏘그라피 공정을 통해 상기 UBM의 일부분을 제거하여 상기 전극패드상에만 UBM을 존재시키며, 이때 상기 UBM이 3층의 금속막이기 때문에 UBM의 에칭 공정은 순차적으로 3번 실시된다.
전극패드상에만 UBM이 형성되면, 반도체 소자상에 스크린마스크를 적층시킨 후 스퀴지를 이용하여 상기 전극패드상에 솔더페이스트를 도포하며, 이때 UBM은 전극패드와 솔더페이스트의 접합력을 향상시키기 위한 중간 매개물의 역할을 한다.
솔더페이스트의 도포공정이 완료되면 솔더페이스트상에 플럭스를 도포하는데 만약 플럭스 성분이 내포된 솔더페이스트를 사용하였을 때에는 별도의 플럭스 도포공정을 실시할 필요가 없는데 여기서 플럭스는 전극패드와 솔더페이스트가 깨끗이 접합되도록 하는 동시에 접합시 산화물이 생기는 것을 방지하여 접합이 확실하게 이루어지게 하는 일종의 용제이다.
이후 리플로우 공정에서 솔더페이스트에 소정의 열을 가하면 상기 솔더페이스트가 플럭스에 의해 볼 형태로 형성되어 상기 전극패드상에 범프가 형성되고, 이후 플럭스 세척공정을 통해 웨이퍼상에 남아 있는 플럭스의 잔류물 및 이물질을 제거하면 소정위치에 범프가 형성되어 있는 웨이퍼를 얻을 수 있다.
상기 종래의 전기도금법은 전극패드가 형성된 웨이퍼의 상면중 전극패드를 제외한 나머지 부분에 패시베이션층을 형성시킨 후 메탈 데포지션 공정을 통해 전극패드와 패시베이션층상에 UBM을 증착시킨 다음 UBM의 상층에 포토레지스트를 도포하여 노광공정과 현상공정을 통해 상기 전극패드의 상측에 위치하는 포토레지스트만을 제거함으로써 전극패드의 상측에 위치하는 UBM을 외부로 노출시킨다. 이때 UBM상에 남아있는 포토레지스트의 찌꺼기는 애칭공정을 통해 제거한다. 이후, 전해도금공정을 통해 포토레지스트가 제거된 전극패드상의 빈 공간에 도금부를 형성시키는데 도금부의 재료로는 솔더, AU, Ni 등이 사용되며, 상기와 같이 도금부가 형성되면 더 이상 불필요한 포토레지스트를 박리시켜 제거한 후 UBM을 에칭하여 UBM중 도금부의 하측에 형성된 UBM을 제외한 나머지 부분을 제거한며, 이때 UBM이 3층의 금속막이므로 UBM의 에칭공정은 순차적으로 3번 실시한다.
이후 도금부가 형성된 반도체 소자를 플럭스조에 담그는 디핑(Dipping)방식으로 상기 도금부상에 플럭스를 도포한 후 리플로우 공정을 통해 도금부에 소정의 열을 가하면 도금부가 플럭스에 의해 볼 형태로 형성되어 전극패드상에 범프가 형성되게 되며, 이후 플럭스세척공정에서 반도체 소자를 향해 세척액을 공급하여 반도체 소자상에 남아 있는 플럭스의 잔류물 및 이물질을 제거하면 소정위치에 범프가 형성되어 있는 반도체 소자를 얻을 수 있다.
그러나, 상기와 같은 종래의 범프형성방법중 스크린인쇄법은 스크린마스크를 이용한 솔더페이스트의 인쇄공정에서 스퀴지의 동작상태의 불규칙성 및 인쇄공정조건으로 인해 솔더페이스가 불균일하게 인쇄되어 범프에 인접단자간의 쇼트, 높이편차, 납부족 등의 불량이 발생되어 양산성이 현저히 저하되고, 전기도금법은 범프를 형성시키기 위해 거쳐야 하는 공정수가 많기 때문에 범프를 형성시키는데 보통 30~40분 정도의 시간이 소요되어 범프의 제작시간이 증가됨은 물론 고가의 전해도금 장비를 구입해야 하기 때문에 범프의 제작비용이 상승할 뿐만 아니라 반도체 소자의 위치에 따라 도금시간, 인가전류 및 전압 등에 의해 도금량이 달라지기 때문 에 상기 웨이퍼의 가장자리에 형성되는 범프의 크기가 작아지는 등 범프의 형상이 불균일해지고, 반도체 소자에 도금되는 도금량의 차이가 클 경우 반도체 소자와 기판의 접합시 오픈 불량이 발생된다는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 고려하여 안출한 것으로써, 유체를 사용하여 반도체 소자상에 범프를 형성시킴으로써 범프의 불량률을 최소화시킬 수 있을 뿐만 아니라 초기투자 비용이 매우 저렴하면서도 다량의 웨이퍼에 대한 범프형성 공정은 물론 소량의 반도체 소자에 대하여도 범프형성 공정을 용이하게 실시할 수 있는 반도체 웨이퍼의 범프형성방법을 제공하는 것이다.
상기 본 발명의 목적은 반도체 소자상에 형성되어 있는 전극패드(U.B.M: Under Ball Metallurgy)에 전기적인 접속성을 향상시키기 위한 범프를 형성시키는 반도체 소자의 범프형성방법으로서, 소정 직경을 갖는 용융화된 금속화합물을 예정된 속도로 반도체 소자 상에 메탈 젯팅으로 범프를 형성하는 범프형성단계와, 형성된 범프에 소정의 열을 가하여 상기 범프를 볼형태로 형성시키는 리플로우단계를 포함한 것을 특징으로 하는 반도체 소자의 범프형성방 의해 달성될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 소자의 범프형성방법에 대하여 설명하기로 한다.
도 1은 본 발명에 따른 반도체 웨이퍼의 범프형성방법을 예시한 블록도이고, 도 2는 본 발명에 따른 반도체 웨이퍼의 범프형성방법중 웨이퍼위치조정공정을 예 시한 공정설명도이고, 도 3은 본 발명에 따른 반도체 소자의 범프형성방법중 용융화된 금속화합물을 젯팅하여 범프를 형성하는 공정을 예시한 공정설명도이며, 도 4는 본 발명에 따른 반도체 웨이퍼의 범프형성방법중 리플로우공정을 통해 범프가 볼형상으로 되는 상태를 예시한 공정설명도이다.
도 1 내지 도 4를 참조하면, 본 발명에 따른 반도체 소자의 범프형성방법은 범프형성단계(100)와 리플로우단계(500)로 구성된다.
상기 범프형성단계(100)는 소정직경을 갖는 용융화된 금속화합물을 예정된 속도로 반도체 소자(10)상에 공급하여 범프(50)를 형성하는 공정으로써,
상기 반도체 소자(10)의 설정된 위치상에 유체공급장치(30)에 의해 소정크기의 용융화한 금속화합물(40)을 소정속도 및 양으로 메탈 젯팅하여 반도체 소자(10)의 전극패드(20)상에 범프(50)를 형성하는데 이때 상기 용융화한 금속화합물(40)은 주석과 납, 주석과 은과 구리 또는 주석과 구리를 소정비율로 용융혼합하여 제조된 것이며, 상기 반도체 소자(10)는 설정된 위치좌표가 순차적으로 상기 유체공급장치(30)의 하측에 정확히 위치되도록 이동됨으로 유체공급장치(30)로부터 공급되는 용융화한 금속화합물(40)은 정확히 전극패드(U.B.M: Under Ball Metallurgy)(20)상에 착지된다.
또한, 상기 범프형성단계(100)는 반도체 소자(10)상의 정확한 위치에 용융화한 금속화합물(40)을 공급하여 범프(50)를 형성시킬 수 있도록 용융화한 금속화합물(40)을 반도체 소자(10)상에 공급하기 전에 범프형성위치설정단계(110)와 웨이퍼위치조정단계(120)의 예비단계를 포함한다.
상기 범프형성위치설정단계(110)는 반도체 소자(10)상에 형성될 범프(50)의 행 및 열의 위치를 설정한다. 즉, 범프(50)가 정확한 위치에 형성될 수 있도록 하기 위하여 범프(50)가 형성될 반도체 소자(10)상의 전극패드(U.B.M)(20)의 정확한 위치좌표값을 설정하여 프로그램화시킨다.
상기 웨이퍼위치조정단계(120)는 설정된 위치좌표상에 정확하게 범프(50)를 형성시키기 위해 범프(50)가 형성될 대상 반도체 소자(10)의 시작위치(A)를 감지하고 시작위치(A)가 지정된 위치에 정확히 배치되도록 반도체 소자(10)의 위치를 조정한다.
상기 리플로우단계(200)는 상기 범프형성단계(100)가 완료되면, 전극패드(U.B.M.)(20)상의 범프(50)에 소정온도의 열을 가열하는 것으로, 열이 가해진 범프(50)는 표면장력에 의해 볼형태로 형성되면서 완전한 범프(50)를 형성되는 것이다.
상기와 같은 구성을 갖는 본 발명에 따른 반도체 웨이퍼의 범프형성방법은 용융화한 금속화합물(40)을 유체공급장치(30)를 사용하여 웨이퍼(10)의 전극패드(20)상에 유체공급장치(30)에 의해 용융화한 금속화합물(40)을 소정직경의 볼형태로 공급하여 범프(50)를 형성시킴으로써 불량률이 현저히 감소될 뿐만 아니라 설비투자비용이 현저히 낮으면서도 생산성은 크게 향상됨과 동시에 반도체 소자(10)의 소량생산할 때에도 채산성이 높고, 형성될 범프(50)의 직경에 따라 단지 유체공급장치(30)의 노즐만을 교체하는 것만으로 다양한 크기의 범프(50)를 형성시킬 수 있어 작업성 생산성이 매우 우수하고, 제작단가도 크게 낮출 수 있는 것이다.
이상으로 설명한 본 발명에 의하면, 유체공급장치를 통해 용융화한 금속화합물의 유체를 사용하여 반도체 소자의 전극패드 상에 전기적인 접속성을 향상시키기 위한 볼형태의 범프를 정확하게 형성시킬 수 있어, 범프의 불량률을 최소화시킬 수 있을 뿐만 아니라 초기투자 비용이 매우 저렴하면서도 다량의 반도체 소자에 대한 범프형성공정은 물론 소량의 반도체 소자에 대하여도 범프형성공정을 용이하게 실시할 수 있는 효과를 갖는다.
Claims (4)
- 반도체 소자상에 형성되어 있는 전극패드에 전기적인 접속성을 향상시키기 위한 범프를 형성시키는 반도체 소자의 범프형성방법으로서, 소정 직경을 갖는 용융화된 금속화합물(40)을 예정된 속도로 반도체 소자(10) 상에 메탈 젯팅으로 범프(50)를 형성하는 범프형성단계(100)와, 형성된 범프(50)에 소정의 열을 가하여 상기 범프(50)를 볼형태로 형성시키는 리플로우단계(200)를 포함한 것을 특징으로 하는 반도체 소자의 범프형성방법.
- 제 1항에 있어서, 상기 용융화한 금속화합물(40)은 주석과 납을 소정비율로 용융혼합하거나, 주석과 은과 구리를 소정비율로 용융혼합하거나, 주석과 구리를 소정비율로 용융혼합하여 된 것중 어느 하나인 것을 특징으로 하는 반도체 소자의 범프형성방법.
- 삭제
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040071290A KR100554913B1 (ko) | 2004-09-07 | 2004-09-07 | 반도체 소자의 범프형성방법 |
| JP2007529719A JP2008518428A (ja) | 2004-09-07 | 2005-09-05 | 半導体素子のバンプ形成方法 |
| CNA200580030019XA CN101019222A (zh) | 2004-09-07 | 2005-09-05 | 在半导体器件上形成凸块的方法 |
| PCT/KR2005/002932 WO2006028341A1 (en) | 2004-09-07 | 2005-09-05 | Method of making bump on semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040071290A KR100554913B1 (ko) | 2004-09-07 | 2004-09-07 | 반도체 소자의 범프형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100554913B1 true KR100554913B1 (ko) | 2006-02-24 |
Family
ID=36036597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040071290A KR100554913B1 (ko) | 2004-09-07 | 2004-09-07 | 반도체 소자의 범프형성방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2008518428A (ko) |
| KR (1) | KR100554913B1 (ko) |
| CN (1) | CN101019222A (ko) |
| WO (1) | WO2006028341A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112908692A (zh) * | 2016-12-01 | 2021-06-04 | 株式会社村田制作所 | 芯片型电子部件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5560543A (en) * | 1994-09-19 | 1996-10-01 | Board Of Regents, The University Of Texas System | Heat-resistant broad-bandwidth liquid droplet generators |
| US5938102A (en) * | 1995-09-25 | 1999-08-17 | Muntz; Eric Phillip | High speed jet soldering system |
| US6224180B1 (en) * | 1997-02-21 | 2001-05-01 | Gerald Pham-Van-Diep | High speed jet soldering system |
| KR19990048003A (ko) * | 1997-12-08 | 1999-07-05 | 윤종용 | 금속 범프 제조 방법 |
-
2004
- 2004-09-07 KR KR1020040071290A patent/KR100554913B1/ko active IP Right Grant
-
2005
- 2005-09-05 CN CNA200580030019XA patent/CN101019222A/zh active Pending
- 2005-09-05 JP JP2007529719A patent/JP2008518428A/ja active Pending
- 2005-09-05 WO PCT/KR2005/002932 patent/WO2006028341A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008518428A (ja) | 2008-05-29 |
| WO2006028341A1 (en) | 2006-03-16 |
| CN101019222A (zh) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100712772B1 (ko) | Ｉｃ 칩을 지지 기판에 본딩하는 방법 | |
| KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
| US6461953B1 (en) | Solder bump forming method, electronic component mounting method, and electronic component mounting structure | |
| US6550666B2 (en) | Method for forming a flip chip on leadframe semiconductor package | |
| US10037966B2 (en) | Semiconductor device and manufacturing method therefor | |
| US6756184B2 (en) | Method of making tall flip chip bumps | |
| JP2005217388A (ja) | 半導体パッケージ基板のプリ半田構造及びその製法 | |
| JPH10275811A (ja) | バンプの形成方法およびめっき装置 | |
| US7216424B2 (en) | Method for fabricating electrical connections of circuit board | |
| EP1953821A2 (en) | Semiconductor package substrate | |
| US20080099535A1 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
| KR100554913B1 (ko) | 반도체 소자의 범프형성방법 | |
| CN100525589C (zh) | 形成电路板电性连接端的制法 | |
| KR100560990B1 (ko) | 반도체 소자의 플럭스 공급방법 | |
| CN100369242C (zh) | 半导体封装基板的预焊锡结构及其制法 | |
| TW201018340A (en) | Method for improving yield of solder bumps | |
| KR100274049B1 (ko) | 웨이퍼의 범프 형성방법 | |
| JP3961876B2 (ja) | 半導体装置用はんだバンプの製造方法 | |
| JP2006313929A (ja) | フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法 | |
| JP2009188264A (ja) | バンプ形成方法 | |
| US20030009878A1 (en) | Method for attaching an electronic component to a substrate | |
| JP4467260B2 (ja) | バンプ形成方法 | |
| JPH0536695A (ja) | 半導体装置およびその製造方法 | |
| JP3362574B2 (ja) | バリアメタルの形成方法 | |
| TW507337B (en) | Method of forming high flip chip solder bump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130121 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140127 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150126 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160122 Year of fee payment: 11 |