KR102387893B1 - 금속스페이서 접합을 이용한 반도체 장치 - Google Patents
금속스페이서 접합을 이용한 반도체 장치 Download PDFInfo
- Publication number
- KR102387893B1 KR102387893B1 KR1020200081731A KR20200081731A KR102387893B1 KR 102387893 B1 KR102387893 B1 KR 102387893B1 KR 1020200081731 A KR1020200081731 A KR 1020200081731A KR 20200081731 A KR20200081731 A KR 20200081731A KR 102387893 B1 KR102387893 B1 KR 102387893B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- terminal
- semiconductor device
- metal spacer
- conductive adhesive
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 195
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 195
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 125000006850 spacer group Chemical group 0.000 claims abstract description 93
- 239000000853 adhesive Substances 0.000 claims abstract description 55
- 230000001070 adhesive effect Effects 0.000 claims abstract description 55
- 230000017525 heat dissipation Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 229910052718 tin Inorganic materials 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910000765 intermetallic Inorganic materials 0.000 claims description 7
- 239000000843 powder Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000005452 bending Methods 0.000 claims description 5
- 239000003985 ceramic capacitor Substances 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 239000002923 metal particle Substances 0.000 claims description 5
- 238000010304 firing Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 9
- 230000035515 penetration Effects 0.000 description 6
- 239000007767 bonding agent Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000003779 heat-resistant material Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/08—Cooling arrangements; Heating arrangements; Ventilating arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은, 양단에 단자전극(111)이 각각 형성된 반도체 부품(110), 단자전극(111)과 접합되어 각각 전기적으로 연결되는 금속터미널(120), 반도체 부품(110)의 양단에 대향하는 금속터미널(120)의 일측면에 접합되는, 금속스페이서(160), 및 단자전극(111)과 금속스페이서(160) 사이에 개재되어 상호 접합시키는 전도성 접착제(130)를 포함하여, 금속스페이서(160)에 의해 방열효과 및 접합강도를 높일 수 있는, 금속스페이서 접합을 이용한 반도체 장치를 개시한다.
Description
본 발명은 고내열성 소재의 금속스페이서에 의해 방열효과를 높여 전기적 신뢰성 및 양산성을 향상시키며, 미세음각패턴 및 금속돌기에 의해 금속스페이서와 단자전극과의 접합강도를 높여 전기적 신뢰성 및 양산성을 향상시킬 수 있는, 금속스페이서 접합을 이용한 반도체 장치에 관한 것이다.
일반적으로, 적층 세라믹 콘덴서(Multi layer ceramic condenser; MLCC)는 전자산업의 쌀로 지칭되는데, MLCC는 전압을 일정하게 유지하도록 하여 과전압 또는 저전압에 의한 IC의 오동작을 억제하고 고주파 노이즈를 외부로 방출하는 역할을 한다.
이와 관련한 선행기술로서, 한국 등록특허공보 제10-0964043호가 개시되어 있는데, 종래기술에 의한 전자부품은, 도 1에 도시된 바와 같이, 유전체층을 적층하여 형성된 유전체 소체(3)와, 유전체 소체(3)의 여러 측면에 각각 인출되는 여러 인출부(4A,5A)를 각각 갖는 2종류의 내부도체(4,5)와, 2종류의 내부도체(4,5)안의 어느 한 내부도체(4,5)의 여러 인출부(4A,5A)에 한쪽이 접속됨과 동시에 남은 내부도체(4,5)의 여러 인출부(4A,5A)에 다른쪽이 접속되는 2종류의 단자전극(11A,12A)과, 2종류의 단자전극(11A,12A)안의 어느 한 단자전극에 한쪽이 접속됨과 동시에 남은 단자전극에 다른쪽이 접속되는 한쌍의 금속단자(21,22)를 포함하여, 충분한 응력의 흡수를 가능하게 하면서 ESR(등가직렬저항)을 저감하도록 한다.
하지만, 단자전극(11A,12A)이 접합제(25)를 개재하여 금속단자(21,22)에 단순 구조로 접합되고, 외측접속부(21C,22C)가 접합제(33)를 개재하여 배선기판(31)에 단순 구조로 접합되어, 휠 수 있는 배선기판(31)의 특성을 고려할 때, 이로 인해 접합제의 접합강도가 저하되어 전기적 신뢰성 및 안정성이 저하되는 문제점이 있다.
이에, 금속단자의 단자전극 및 배선기판과의 접합강도를 향상시킬 수 있는 기술이 요구된다.
본 발명의 사상이 이루고자 하는 기술적 과제는, 고내열성 소재의 금속스페이서에 의해 방열효과를 높여 전기적 신뢰성 및 양산성을 향상시키며, 미세음각패턴 및 금속돌기에 의해 금속스페이서와 단자전극과의 접합강도를 높여 전기적 신뢰성 및 양산성을 향상시킬 수 있는, 금속스페이서 접합을 이용한 반도체 장치를 제공하는 데 있다.
전술한 목적을 달성하고자, 본 발명은, 양단에 단자전극이 각각 형성된 반도체 부품; 상기 단자전극과 접합되어 각각 전기적으로 연결되는 금속터미널; 상기 반도체 부품의 양단에 대향하는 상기 금속터미널의 일측면에 접합되는, 하나 이상의 금속스페이서; 및 상기 단자전극과 상기 금속스페이서 사이에 개재되어 상호 접합시키는 전도성 접착제;를 포함하는, 금속스페이서 접합을 이용한 반도체 장치를 제공한다.
또한, 상기 금속스페이서는 상기 금속터미널에 초음파용접 또는 레이저용접에 의해 접합될 수 있다.
또한, 상기 반도체 부품의 양단에 대향하는 상기 금속스페이서의 일측면에는 하나 이상의 음각홈이 배열된 미세음각패턴이 형성될 수 있다.
또한, 상기 음각홈의 가장자리에는 상기 금속스페이서의 표면으로부터 일정높이로 돌출된 제1금속돌기가 형성될 수 있다.
또한, 상기 음각홈은 1㎛ 내지 150㎛ 깊이로 형성될 수 있다.
또한, 상기 제1금속돌기는 1㎛ 내지 50㎛ 높이로 형성될 수 있다.
또한, 상기 전도성 접착제는 상기 금속스페이서의 미세음각패턴의 상기 하나 이상의 음각홈 내부에 일정부분 채워질 수 있다.
또한, 상기 금속스페이서에는 한층 이상의 금속도금층이 형성될 수 있다.
또한, 상기 제1금속돌기에는 한층 이상의 금속도금층이 형성될 수 있다.
또한, 상기 금속터미널에는 한층 이상의 금속도금층이 형성될 수 있다.
또한, 상기 금속도금층은 Ni, Ag, Au, Pd, Cu 및 Sn 중 어느 하나의 단일 성분으로 구성되거나, 또는 Ni, Ag, Au, Pd, Cu 및 Sn 중 어느 하나 이상을 포함하는 합금으로 구성될 수 있다.
또한, 상기 금속터미널은 Fe, Cu, Al 및 Cr 중 어느 하나의 단일 성분으로 구성되거나, Fe, Cu, Al 및 Cr 중 어느 하나 이상을 포함하는 합금으로 구성될 수 있다.
또한, 상기 전도성 접착제는 Sn, Pb 및 Ag 중 어느 하나 이상이 코팅된 Cu 단일 성분의 금속분말이 페이스트 상태로 형성된 소재를 사용하거나, Sn, Pb, Cu 및 Ag 중 어느 하나 이상의 성분의 금속분말이 페이스트 상태로 형성된 소재를 사용할 수 있다.
또한, 200℃ 이상의 소성 공정을 통해, 상기 단자전극과 상기 금속스페이서를 상호 접합시켜 전기적으로 연결할 수 있다.
또한, 상기 전도성 접착제는 상기 금속스페이서의 표면으로부터 상기 음각홈 내측방향으로, 상기 음각홈의 깊이 기준으로 30% 이상의 높이로 채워질 수 있다.
또한, 상기 음각홈에 채워지는 상기 전도성 접착제와 상기 음각홈 내측면 사이에는 Sn 또는 Cu 함유 금속간화합물이 형성될 수 있다.
또한, 상기 전도성 접착제는 금속알갱이를 포함하고, 하나 이상의 상기 금속알갱이가 상기 음각홈의 내측면과 전기적으로 접촉할 수 있다.
또한, 회로기판과 전기적으로 연결되도록 접합되는 상기 금속터미널의 터미널리드의 일측면에는 1㎛ 내지 150㎛ 깊이로 형성된 연속적인 선형태의 다수의 골로 이루어진 미세음각패턴이 더 형성되며, 상기 미세음각패턴의 내벽에는 1㎛ 이상의 높이로 하나 이상의 제2금속돌기가 형성될 수 있다.
또한, 상기 금속터미널의 터미널리드의 일측면에 형성된 상기 미세음각패턴의 골의 외측 가장자리에는 상기 금속터미널의 표면으로부터 일정 높이로 돌출된 제3금속돌기가 더 형성될 수 있다.
또한, 상기 제3금속돌기의 높이는 0.1㎛ 내지 70㎛일 수 있다.
또한, 회로기판과 전기적으로 연결되도록 접합되는 상기 금속터미널의 터미널리드는 상기 회로기판을 기준으로 5° 내지 70°의 벤딩 각도로 상기 반도체 부품 내측 또는 외측으로 절곡 형성될 수 있다.
또한, 상기 반도체 부품은 세라믹 콘덴서 또는 적층 세라믹 콘덴서를 포함할 수 있다.
또한, 상기 음각홈의 단면은 V자 형상, U자 형상 또는 저면이 평평한 V자 형상으로 형성될 수 있다.
또한, 상기 금속터미널의 터미널리드의 일측면에 형성된 상기 미세음각패턴의 단면은 V자 형상, U자 형상 또는 저면이 평평한 V자 형상으로 형성될 수 있다.
또한, 상기 금속터미널의 터미널리드는 회로기판 상에 전도성 접착제를 개재하여 상기 회로기판과 전기적으로 연결되도록 접합될 수 있다.
또한, 상기 전도성 접착제는 상기 터미널리드의 미세음각패턴의 하나 이상의 골 내측에 일정부분 채워질 수 있다.
또한, 상기 전도성 접착제와 접하는 상기 금속터미널의 터미널리드에는 미세홀이 다수 이격되어 형성되고, 상기 전도성 접착제가 상기 미세홀을 관통하여 도포될 수 있다.
또한, 상기 전도성 접착제와 접촉하는 않는 상기 금속스페이서의 상하면 또는 측면에는 요철구조의 방열핀이 돌출 형성될 수 있다.
본 발명에 의하면, 고내열성 소재의 금속스페이서에 의해 방열효과를 높여 전기적 신뢰성 및 양산성을 향상시키며, 미세음각패턴 및 금속돌기에 의해 금속스페이서와 단자전극과의 접합강도를 높여 전기적 신뢰성 및 양산성을 향상시키고, 수분침투를 억제하여 전기적 신뢰성 및 양산성을 향상시킬 수 있는 효과가 있다.
또한, 터미널리드의 미세음각패턴 및 금속돌기에 의해 회로기판과의 접합강도를 높이고 수분침투를 억제하여 전기적 신뢰성 및 양산성을 향상시키고, 터미널리드를 절곡시켜 회로기판과 접합하여 터미널리드와 회로기판과의 접합강도를 높일 수 있는 효과가 있다.
도 1은 종래기술에 의한 전자부품을 예시한 것이다.
도 2 및 도 3은 본 발명의 실시예에 의한 금속스페이서 접합을 이용한 반도체 장치를 각각 도시한 것이다.
도 4는 도 2의 금속스페이서 접합을 이용한 반도체 장치의 측면도를 도시한 것이다.
도 5 및 도 6은 도 2의 금속스페이서 접합을 이용한 반도체 장치의 다른 예를 각각 도시한 것이다.
도 7은 도 5의 금속스페이서 접합을 이용한 반도체 장치의 측면도를 도시한 것이다.
도 8은 도 2의 금속스페이서 접합을 이용한 반도체 장치의 단면도를 도시한 것이다.
도 9는 도 2 및 도 5의 금속스페이서 접합을 이용한 반도체 장치의 미세음각패턴의 SEM 사진을 예시한 것이다.
도 10은 도 2 및 도 5의 금속스페이서 접합을 이용한 반도체 장치의 미세음각패턴의 금속돌기를 도시한 것이다.
도 11은 도 2 및 도 5의 금속스페이서 접합을 이용한 반도체 장치의 미세음각패턴의 다양한 예를 각각 예시한 것이다.
도 12는 도 2 및 도 5의 금속스페이서 접합을 이용한 반도체 장치의 터미널리드의 변형예를 예시한 것이다.
도 13은 도 2의 금속스페이서 접합을 이용한 반도체 장치의 금속스페이서의 방열핀 구조를 예시한 것이다.
도 2 및 도 3은 본 발명의 실시예에 의한 금속스페이서 접합을 이용한 반도체 장치를 각각 도시한 것이다.
도 4는 도 2의 금속스페이서 접합을 이용한 반도체 장치의 측면도를 도시한 것이다.
도 5 및 도 6은 도 2의 금속스페이서 접합을 이용한 반도체 장치의 다른 예를 각각 도시한 것이다.
도 7은 도 5의 금속스페이서 접합을 이용한 반도체 장치의 측면도를 도시한 것이다.
도 8은 도 2의 금속스페이서 접합을 이용한 반도체 장치의 단면도를 도시한 것이다.
도 9는 도 2 및 도 5의 금속스페이서 접합을 이용한 반도체 장치의 미세음각패턴의 SEM 사진을 예시한 것이다.
도 10은 도 2 및 도 5의 금속스페이서 접합을 이용한 반도체 장치의 미세음각패턴의 금속돌기를 도시한 것이다.
도 11은 도 2 및 도 5의 금속스페이서 접합을 이용한 반도체 장치의 미세음각패턴의 다양한 예를 각각 예시한 것이다.
도 12는 도 2 및 도 5의 금속스페이서 접합을 이용한 반도체 장치의 터미널리드의 변형예를 예시한 것이다.
도 13은 도 2의 금속스페이서 접합을 이용한 반도체 장치의 금속스페이서의 방열핀 구조를 예시한 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명의 실시예에 의한 금속스페이서 접합을 이용한 반도체 장치는, 양단에 단자전극(111)이 각각 형성된 반도체 부품(110), 단자전극(111)과 접합되어 각각 전기적으로 연결되는 금속터미널(120), 반도체 부품(110)의 양단에 대향하는 금속터미널(120)의 일측면에 접합되는, 하나 이상의 금속스페이서(160), 및 단자전극(111)과 금속스페이서(160) 사이에 개재되어 상호 접합시키는 전도성 접착제(130)를 포함하여, 금속스페이서(160)에 의해 방열효과 및 접합강도를 높이는 것을 요지로 한다.
이하, 도 2 내지 도 12를 참조하여, 전술한 금속스페이서 접합을 이용한 반도체 장치의 구성을 구체적으로 상술하면 다음과 같다.
선행하여, 도 2 내지 도 4에 도시된 금속스페이서 접합을 이용한 반도체 장치는, 반도체 부품(110)이 금속터미널(120) 사이에 수직 방향으로 배열되는 구조를 예시한 것이고, 도 5 내지 도 7에 도시된 금속스페이서 접합을 이용한 반도체 장치는, 반도체 부품(110)이 금속터미널(120) 사이에 수평 방향으로 적층 배열되는 구조를 예시한 것이다.
우선, 반도체 부품(110)의 양단에는 단자전극(111)이 각각 결합 형성되어 단자전극(111)을 통해 회로기판(140)과 전기적으로 연결된다.
한편, 반도체부품으로는 세라믹 콘덴서 또는 적층 세라믹 콘덴서(MLCC;Multi layer ceramic condenser)일 수 있고, 특히 MLCC는 전압을 일정하게 유지하도록 하여 과전압 또는 저전압에 의한 IC의 오동작을 억제하고 고주파 노이즈를 외부로 방출하는 역할을 한다.
다음, 금속터미널(120)은 단자전극(111)과 접합되어 각각 전기적으로 연결되는데, 금속스페이서(160)가 반도체 부품(110)의 단자전극(111)의 양단에 대향하는 금속터미널(120)의 일측면에 융착을 통해 접합되어 금속스페이서(160)에 의해 단자전극(111)과 접합되어 회로기판(140)과 전기적으로 연결되도록 형성된다.
즉, 금속스페이서(160)는 금속터미널(120)에 초음파용접 또는 레이저용접에 의한 융착을 통해 상호 접합될 수 있으며, 고내열성의 소재일 수 있다.
여기서, 도 3, 도 6, 도 9 및 도 10을 참고하면, 반도체 부품(110)의 단자전극(111)에 대향하는 금속스페이서(160)의 대향면, 즉 표면에는, 레이저조사에 의해, 1㎛ 내지 150㎛ 깊이로 형성된 연속적인 선형태의 다수의 음각홈(161a)로 이루어진 미세음각패턴(161)이 형성된다.
다음, 전도성 접착제(130)는, 도 8 및 도 10에 확대 도시된 바와 같이, 단자전극(111)과 금속스페이서(160) 사이에 개재되어 솔더링 또는 신터링에 의해 상호 접합시켜 단자전극(111)과 금속스페이서(160)를 전기적으로 연결하고, 최종적으로 도통하여 반도체 부품(110)과 금속터미널(120)을 전기적으로 연결한다.
여기서, 전도성 접착제(130)는 미세음각패턴(161)의 하나 이상의 음각홈(161a) 내측에 일정부분 채워져서, 전도성 접착제(130)와의 접촉면적을 크게 하여 단자전극(111)과 금속스페이서(160)와의 접합강도를 높일 수 있다.
한편, 도 10 및 도 11에 도시된 바와 같이, 미세음각패턴(161)의 음각홈(161a)의 외측 가장자리에는 금속스페이서(160)의 표면으로부터 일정 높이로 돌출된 제1금속돌기(162)가 형성되어서 제1금속돌기(162)에 의해 전도성 접착제(130)와의 접촉면적 및 표면조도를 크게 하여, 단자전극(111)과 금속스페이서(160)와의 접합강도를 높이고 금속스페이서(160)와 전도성 접착제(130) 사이의 마이크로미터 수준의 틈을 통한 금속스페이서(160)의 표면으로부터 음각홈(161a)로의 수분침투를 억제하여 내부부식을 방지할 수 있는데, 바람직하게 제1금속돌기(162)의 높이는 1㎛ 내지 50㎛일 수 있다.
또한, 도시되지는 않았으나, 금속터미널(120)의 표면에는 한층 이상의 금속도금층이 적층 형성될 수도 있고, 예컨대 금속도금층은 Ni, Ag, Au, Pd, Cu 및 Sn 중 어느 하나의 단일 성분으로 구성되거나, 이들 중 적어도 하나 이상의 성분을 포함하는 합금으로 구성될 수 있고, 금속터미널(120)은 Fe, Cu, Al 및 Cr 중 어느 하나의 단일 성분으로 구성되거나, 이들 중 적어도 하나 이상의 성분을 포함하는 합금으로 구성될 수 있다.
또한, 금속스페이서(160) 또는 제1금속돌기(162)의 표면에는 한층 이상의 금속도금층이 형성될 수도 있고, 예컨대 금속도금층은 Ni, Ag, Au, Pd, Cu 및 Sn 중 어느 하나의 단일 성분으로 구성되거나, 적어도 하나 이상의 성분을 포함하는 합금으로 구성될 수 있다.
또한, 전도성 접착제(130)는 Sn, Pb 및 Ag 중 어느 하나 이상이 코팅된 Cu 단일 성분의 금속분말이 페이스트 상태로 형성된 소재를 사용하거나, Sn, Pb, Cu 및 Ag 중 어느 하나 이상의 성분의 금속분말이 페이스트 상태로 형성된 소재를 사용할 수 있고, 200℃ 이상의 소성 공정을 통해, 단자전극(111)과 금속스페이서(160)를 상호 접합시켜 전기적으로 연결하되, 전도성 접착제(130)는 금속스페이서(160)의 표면으로부터 음각홈(161a) 내측방향으로, 음각홈(161a)의 깊이 기준으로 적어도 30% 이상의 높이로 채워져서 일정수준 이상의 접합력을 유지하도록 할 수도 있다. 즉, 단자전극(111)과 금속스페이서(160)를 전도성 접착제(130)로 상호 접합시키는데 있어 전도성 접착제(130)는 금속스페이서(160)의 표면으로부터 음각홈(161a)의 내측방향으로 채워지는데, 이때 금속스페이서(160)의 표면으로부터 음각홈(161a)의 깊이 기준 적어도 30% 이상 높이로 채워질 수 있으며, 이때, 음각홈(161a)의 깊이 기준 100%가 채워지는 것은 음각홈(161a)의 저면부까지 전도성 접착제(130)가 채워지는 것을 의미한다.
여기서, 도 10의 (a)에 도시된 바와 같이, 전도성 접착제(130)는 금속분말의 금속알갱이를 포함할 수 있고, 적어도 하나 이상의 금속알갱이(131)는 음각홈(161a) 내측 표면과 전기적으로 접촉할 수 있다.
한편, 도 10의 (b)에 도시된 바와 같이, 선택적으로, 음각홈(161a) 내측에 채워지는 전도성 접착제(130)와 음각홈(161a) 내측면 사이에는 반도체특성을 갖는 Sn 함유 금속간화합물(intermetallic compound; IMC)(163)이 형성될 수 있거나, 또는, 전도성 접착제(130)와 음각홈(161a) 내측면 사이에는 반도체특성을 갖는 Cu 함유 금속간화합물(163)이 형성될 수 있다.
또한, 도 3의 (b), 도 6의 (b) 및 도 8에 확대 도시된 바와 같이, 회로기판(140)과 전기적으로 연결되도록 접합되는 금속터미널(120)의 터미널리드(125)의 일측면에는, 레이저조사에 의해, 1㎛ 내지 150㎛ 깊이로 형성된 연속적인 선형태의 다수의 골(126a)로 이루어진 미세음각패턴(126)이 형성되며, 금속터미널(120)의 터미널리드(125)는 회로기판(140) 상에 전도성 접착제(150)를 개재하여 회로기판(140)과 전기적으로 연결되도록 접합될 수 있고, 또한, 전도성 접착제(150)는 터미널리드(125)의 미세음각패턴(126)의 골(126a) 내측에 일정부분 채워질 수 있으며, 예컨대 터미널리드(125)의 표면으로부터 미세음각패턴(126)의 골(126a) 내측방향으로, 골(126a)의 깊이 기준으로 적어도 30% 이상의 높이로 채워져서 일정수준 이상의 접합력을 유지하도록 할 수 있다. 즉, 전도성 접착제(150)는 터미널리드(125)의 표면으로부터 미세음각패턴(126)의 골(126a) 내측방향으로 채워지는데, 이때 터미널리드(125)의 표면으로부터 골(126a)의 깊이 기준 적어도 30% 이상의 높이로 채워질 수 있으며, 이때, 골(126a)의 깊이 기준 100%가 채워지는 것은 골(126a)의 저면부까지 전도성 접착제(150)가 채워지는 것을 의미한다.
여기서, 도 8에 확대 도시된 바와 같이, 미세음각패턴(126)의 내벽에는 1㎛ 이상의 높이로 하나 이상의 제2금속돌기(127)가 형성되고, 미세음각패턴(126)의 골(126a)의 외측 가장자리에는 금속터미널(120)의 터미널리드(125) 표면으로부터 일정 높이로 돌출된 제3금속돌기(128)가 형성되어서, 제2금속돌기(127) 및 제3금속돌기(128)에 의해 전도성 접착제(150)와의 접촉면적 및 표면조도를 크게 하여 터미널리드(125)와 회로기판(140)과의 접합강도를 높이고, 터미널리드(125)와 전도성 접착제(150) 사이의 마이크로미터 수준의 틈을 통한 터미널리드(125)의 표면으로부터 골(126a)로의 수분침투를 억제하여 내부부식을 방지할 수 있는데, 바람직하게 제3금속돌기(128)의 높이는 0.1㎛ 내지 70㎛일 수 있다.
한편, 도 4 및 도 7에 도시된 바와 같이, 회로기판(140)과 전기적으로 연결되도록 접합되는 금속터미널(120)의 터미널리드(125)는 회로기판(140)의 수평면을 기준으로 5° 내지 70°의 벤딩 각도(α)로 반도체 부품(110) 내측으로(a) 또는 외측으로(b) 절곡 형성되어서, 전도성 접착제(150)와의 접촉면적을 크게 하여 터미널리드(125)와 회로기판(140)과의 접합강도를 높일 수 있다.
또한, 도 10에 도시된 바와 같이, 금속스페이서(160)의 미세음각패턴(161)의 단면은 V자의 음각홈(161a)(a) 또는 저면이 평평한 V자의 음각홈(161a)(c) 또는 U자 형상의 음각홈(161a)(d)로 형성될 수 있고, 도 10의 (e)를 참고하면, 다양한 구조의 음각홈(161a) 내측면에 일정높이의 제4금속돌기(161a-1)가 돌출 형성되어 전도성 접착제(150)와의 접합강도를 높이도록 할 수도 있다.
여기서, 별도로 도시되지는 않았으나 금속터미널(120)의 터미널리드(125)의 일측면에 형성된 다수의 골(126a)로 이루어진 미세음각패턴(126)의 경우에도, 그 단면이 V자의 음각홈, 저면이 평평한 V자의 음각홈, 또는 U자 형상의 음각홈으로 형성될 수 있다.
한편, 도 11에 도시된 바와 같이, 미세음각패턴(126,161)은 사선형, 직선형, 격자형, 물결무늬형, 원형, 삼각형, 사각형 또는 벌집형으로 레이저조사에 의해 다양한 구조의 홈으로 형성될 수 있다.
또한, 도 12는 도 2 및 도 5의 금속스페이서 접합을 이용한 반도체 장치의 터미널리드의 변형예를 예시한 것으로서, 도 12를 참고하면, 전도성 접착제(150)와 접하는 금속터미널(120)의 터미널리드(125)에는 미세홀(129)이 다수 이격되어 형성되고, 전도성 접착제(150)가 미세홀(129)을 관통하여 도포 형성되어서, 미세홀(129)에 도포된 전도성 접착제(150)에 의해 전기적 신뢰성을 유지하면서 터미널리드(125)와 전도성 접착제(150)와의 접합강도를 보다 높일 수도 있다.
또한, 도 13은 도 2의 금속스페이서 접합을 이용한 반도체 장치의 금속스페이서의 방열핀 구조를 예시한 것으로, 도 13을 참고하면, 전도성 접착제(130)와 접촉하는 않는 금속스페이서(160)의 상하면 또는 측면에는 요철구조의 방열핀(164)이 돌출 형성되어 반도체 부품(110)의 구동시에 금속스페이서(160)를 통한 방열효과를 추가적으로 구현할 수도 있다.
따라서, 전술한 바와 같은 금속스페이서 접합을 이용한 반도체 장치의 구성에 의해서, 고내열성 소재의 금속스페이서에 의해 방열효과를 높여 전기적 신뢰성 및 양산성을 향상시키며, 미세음각패턴 및 금속돌기에 의해 금속스페이서와 단자전극과의 접합강도를 높여 전기적 신뢰성 및 양산성을 향상시키며, 수분침투를 억제하여 전기적 신뢰성 및 양산성을 향상시키고, 터미널리드의 미세음각패턴 및 금속돌기에 의해 회로기판과의 접합강도를 높이고 수분침투를 억제하여 전기적 신뢰성 및 양산성을 향상시키고, 터미널리드를 절곡시켜 회로기판과 접합하여 터미널리드와 회로기판과의 접합강도를 높일 수 있다.
이상, 본 발명을 도면에 도시된 실시예를 참조하여 설명하였다. 그러나, 본 발명은 이에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명과 균등한 범위에 속하는 다양한 변형예 또는 다른 실시예가 가능하다. 따라서, 본 발명의 진정한 보호범위는 이어지는 특허청구범위에 의해 정해져야 할 것이다.
110 : 반도체 부품 111 : 단자전극
120 : 금속터미널 125 : 터미널리드
126 : 미세음각패턴 126a : 골
130 : 전도성 접착제 127 : 제2금속돌기
128 : 제3금속돌기 129 : 미세홀
140 : 회로기판 150 : 전도성 접착제
160 : 금속스페이서 161 : 미세음각패턴
161a : 음각홈 162 : 제1금속돌기
163 : 금속간화합물 164 : 방열핀
120 : 금속터미널 125 : 터미널리드
126 : 미세음각패턴 126a : 골
130 : 전도성 접착제 127 : 제2금속돌기
128 : 제3금속돌기 129 : 미세홀
140 : 회로기판 150 : 전도성 접착제
160 : 금속스페이서 161 : 미세음각패턴
161a : 음각홈 162 : 제1금속돌기
163 : 금속간화합물 164 : 방열핀
Claims (28)
- 양단에 단자전극이 각각 형성된 반도체 부품;
상기 단자전극과 접합되어 각각 전기적으로 연결되는 금속터미널;
상기 반도체 부품의 양단에 대향하는 상기 금속터미널의 일측면에 접합되는, 하나 이상의 금속스페이서; 및
상기 단자전극과 상기 금속스페이서 사이에 개재되어 상호 접합시키는 제1전도성 접착제;를 포함하고,
상기 반도체 부품의 양단에 대향하는 상기 금속스페이서의 일측면에는 하나 이상의 음각홈이 배열된 제1미세음각패턴이 형성되며,
상기 음각홈의 가장자리에는 상기 금속스페이서의 표면으로부터 일정높이로 돌출된 제1금속돌기가 형성되고,
상기 제1미세음각패턴의 내측면에 제4금속돌기가 돌출 형성되며,
회로기판과 전기적으로 연결되도록 접합되는 상기 금속터미널의 터미널리드의 일측면에는 1㎛ 내지 150㎛ 깊이로 형성된 연속적인 선형태의 다수의 골로 이루어진 제2미세음각패턴이 더 형성되며, 상기 제2미세음각패턴의 내벽에는 1㎛ 이상의 높이로 하나 이상의 제2금속돌기가 형성되고,
상기 금속터미널의 터미널리드의 일측면에 형성된 상기 제2미세음각패턴의 골의 외측 가장자리에는 상기 금속터미널의 터미널리드의 표면으로부터 일정 높이로 돌출된 제3금속돌기가 더 형성되며,
상기 회로기판과 전기적으로 연결되도록 접합되는 상기 금속터미널의 터미널리드는 상기 회로기판을 기준으로 5° 내지 70°의 벤딩 각도로 상기 반도체 부품 내측 또는 외측으로 절곡 형성되고,
상기 금속터미널의 터미널리드는 회로기판 상에 제2전도성 접착제를 개재하여 상기 회로기판과 전기적으로 연결되도록 접합되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 금속스페이서는 상기 금속터미널에 초음파용접 또는 레이저용접에 의해 접합되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 음각홈은 1㎛ 내지 150㎛ 깊이로 형성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 제1금속돌기는 1㎛ 내지 50㎛ 높이로 형성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 제1전도성 접착제는 상기 금속스페이서의 제1미세음각패턴의 상기 하나 이상의 음각홈 내부에 일정부분 채워지는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 금속스페이서에는 한층 이상의 금속도금층이 형성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 제1금속돌기에는 한층 이상의 금속도금층이 형성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 금속터미널에는 한층 이상의 금속도금층이 형성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 금속도금층은 Ni, Ag, Au, Pd, Cu 및 Sn 중 어느 하나의 단일 성분으로 구성되거나, 또는 Ni, Ag, Au, Pd, Cu 및 Sn 중 어느 하나 이상을 포함하는 합금으로 구성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 금속터미널은 Fe, Cu, Al 및 Cr 중 어느 하나의 단일 성분으로 구성되거나, Fe, Cu, Al 및 Cr 중 어느 하나 이상을 포함하는 합금으로 구성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 제1전도성 접착제 또는 제2전도성 접착제는 Sn, Pb 및 Ag 중 어느 하나 이상이 코팅된 Cu 단일 성분의 금속분말이 페이스트 상태로 형성된 소재를 사용하거나, Sn, Pb, Cu 및 Ag 중 어느 하나 이상의 성분의 금속분말이 페이스트 상태로 형성된 소재를 사용하는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
200℃ 이상의 소성 공정을 통해, 상기 단자전극과 상기 금속스페이서를 상호 접합시켜 전기적으로 연결하는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 7 항에 있어서,
상기 제1전도성 접착제는 상기 금속스페이서의 표면으로부터 상기 음각홈 내측방향으로, 상기 음각홈의 깊이 기준으로 30% 이상의 높이로 채워지거나, 혹은
상기 제2전도성 접착제는 상기 터미널리드의 표면으로부터 상기 골 내측방향으로, 상기 골의 깊이 기준으로 30% 이상의 높이로 채워지는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 음각홈에 채워지는 상기 제1전도성 접착제와 상기 음각홈 내측면 사이또는 상기 골에 채워지는 상기 제2전도성 접착제와 상기 골 내측면 사이에는 Sn 또는 Cu 함유 금속간화합물이 형성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 제1전도성 접착제 또는 상기 제2전도성 접착제는 금속알갱이를 포함하고
하나 이상의 상기 금속알갱이가 상기 음각홈의 내측면 또는 상기 골의 내측면과 전기적으로 접촉하는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 제3금속돌기의 높이는 0.1㎛ 내지 70㎛인 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 삭제
- 제 1 항에 있어서,
상기 반도체 부품은 세라믹 콘덴서 또는 적층 세라믹 콘덴서를 포함하는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 음각홈의 단면은 V자 형상, U자 형상 또는 저면이 평평한 V자 형상으로 형성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 금속터미널의 터미널리드의 일측면에 형성된 상기 제2미세음각패턴의 단면은 V자 형상, U자 형상 또는 저면이 평평한 V자 형상으로 형성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 삭제
- 제 1 항에 있어서,
상기 제2전도성 접착제는 상기 터미널리드의 제2미세음각패턴의 하나 이상의 골 내측에 일정부분 채워지는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 제2전도성 접착제와 접하는 상기 금속터미널의 터미널리드에는 미세홀이 다수 이격되어 형성되고, 상기 제2전도성 접착제가 상기 미세홀을 관통하여 도포되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치. - 제 1 항에 있어서,
상기 제1전도성 접착제와 접촉하는 않는 상기 금속스페이서의 상하면 또는 측면에는 요철구조의 방열핀이 돌출 형성되는 것을 특징으로 하는, 금속스페이서 접합을 이용한 반도체 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200081731A KR102387893B1 (ko) | 2020-07-02 | 2020-07-02 | 금속스페이서 접합을 이용한 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200081731A KR102387893B1 (ko) | 2020-07-02 | 2020-07-02 | 금속스페이서 접합을 이용한 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220003904A KR20220003904A (ko) | 2022-01-11 |
| KR102387893B1 true KR102387893B1 (ko) | 2022-04-18 |
Family
ID=79355700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200081731A KR102387893B1 (ko) | 2020-07-02 | 2020-07-02 | 금속스페이서 접합을 이용한 반도체 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102387893B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101862705B1 (ko) * | 2017-09-29 | 2018-05-30 | 제엠제코(주) | 음각 패턴이 형성된 반도체 패키지용 클립, 리드프레임 및 이를 포함하는 반도체 패키지 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4187184B2 (ja) | 2002-02-28 | 2008-11-26 | Ｔｄｋ株式会社 | 電子部品 |
| WO2006126352A1 (ja) * | 2005-05-23 | 2006-11-30 | Murata Manufacturing Co., Ltd. | セラミック電子部品およびその製造方法 |
| JP6201900B2 (ja) * | 2013-08-20 | 2017-09-27 | 株式会社村田製作所 | セラミック電子部品 |
| KR102214642B1 (ko) * | 2015-01-20 | 2021-02-10 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
| KR101702398B1 (ko) * | 2015-02-16 | 2017-02-06 | 삼화콘덴서공업주식회사 | 방열 구조를 갖는 dc-링크 커패시터 모듈 |
| CN112908693B (zh) | 2016-12-01 | 2022-10-21 | 株式会社村田制作所 | 芯片型电子部件 |
-
2020
- 2020-07-02 KR KR1020200081731A patent/KR102387893B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101862705B1 (ko) * | 2017-09-29 | 2018-05-30 | 제엠제코(주) | 음각 패턴이 형성된 반도체 패키지용 클립, 리드프레임 및 이를 포함하는 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220003904A (ko) | 2022-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5459445B2 (ja) | 電子部品 | |
| JP5472230B2 (ja) | チップ部品構造体及び製造方法 | |
| JP5126379B2 (ja) | チップ部品構造体 | |
| KR102041725B1 (ko) | 전자 부품 | |
| US10879000B2 (en) | Multilayer ceramic electronic component and interposer included therein | |
| JP2019009359A (ja) | 積層セラミック電子部品及びその実装構造 | |
| KR20090009737A (ko) | 반도체장치 및 그 제조방법 | |
| JP5874746B2 (ja) | 固体電解コンデンサ、電子部品モジュール、固体電解コンデンサの製造方法および電子部品モジュールの製造方法 | |
| KR20190059972A (ko) | 칩형 전자 부품 | |
| JP5532087B2 (ja) | 実装構造 | |
| CN109494077B (zh) | 电子部件 | |
| CN109859948B (zh) | 陶瓷电子部件 | |
| US9984822B2 (en) | Electronic component | |
| JP2017126715A (ja) | 電子部品、実装電子部品および電子部品の実装方法 | |
| JP5459368B2 (ja) | チップ部品構造体 | |
| JPH11251176A (ja) | セラミック電子部品 | |
| JP6950611B2 (ja) | 電子部品 | |
| JP2016076582A (ja) | セラミック電子部品 | |
| JP2002353071A (ja) | 複合電子部品及びその製造方法 | |
| JP7039955B2 (ja) | 電子部品 | |
| KR102387893B1 (ko) | 금속스페이서 접합을 이용한 반도체 장치 | |
| KR102387890B1 (ko) | 반도체 장치 | |
| KR102620523B1 (ko) | 전자 부품 및 그 실장 기판 | |
| JP7028031B2 (ja) | 電子部品 | |
| JP7004151B2 (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |