JP2005294618A - 電子部品 - Google Patents

Abstract

【課題】半田濡れ性が良く、かつチップ立ち現象の発生しないチップ部品を提供する。
【解決手段】電子部品素体の表面に外部電気回路と半田接合される外部電極を有する電子部品において、前記外部電極が、下地導体層の表面に、少なくとも錫を含有する第１メッキ層と、該第１メッキ層よりも低融点の錫合金から成る第２メッキ層とを、前記第２メッキ層が前記第１メッキ層よりも表層側となるように両者を積層して形成また。前記下地導体層がＮｉメッキから成り、前記第２メッキ層の厚みを０．０１μｍ〜０．０５μｍに設定した。
【選択図】図１

Description

本発明は、携帯電話機等の電子機器に組み込まれて用いられるチップ状の電子部品に関するものである。

従来の電子部品としては、セラミック材料等によってチップ状を成すように形成されている電子部品素体の両端面に外部電極を被着させた構造のものが知られており、かかる電子部品の外部電極は、Ａｇ，Ｃｕ，Ｃｕ・Ｎｉ合金などから成る下地層の表面に、半田喰われを防止するためのＮｉメッキ層と、半田濡れ性を良好となすためのＳｎメッキ層とを順次、被着・積層して構成されている。

また、上述した電子部品をマザーボード等の外部配線基板上に従来周知の半田付け等によって実装する際、溶融した半田の表面張力に起因して電子部品が立ち上がる“チップ立ち現象”を発生することがあるため、そのような不都合を防止すべく、外部電極の表面のうち実装面以外の部位に半田濡れ性の悪い金属材料を被着させておくことが提案されている（例えば、特許文献１参照。）。
特開平８−３３０１７４号公報

しかしながら、上述した従来の電子部品の如く、外部電極の表面のうち実装面以外の部位のみに半田濡れ性の悪い金属材料を選択的に被着させるには、高度な微細加工技術が必要となることから、電子部品の製造プロセスが大幅に複雑化し、電子部品の量産性を著しく低下させる欠点を有していた。

本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、半田濡れ性が良く、かつチップ立ち現象の発生しないチップ部品を提供することにある。

本発明の電子部品は、電子部品素体の表面に外部電気回路と半田接合される外部電極を有した電子部品において、前記外部電極は、下地導体層と、下地導体層上に少なくとも錫を含有する第１メッキ層と、該第１メッキ層よりも低融点の錫合金から成る第２メッキ層とを、前記第２メッキ層が前記第１メッキ層よりも表層側となるように両者を積層して形成されていることを特徴とするものである。

また本発明の電子部品は、前記下地導体層がＮｉメッキから成り、前記第２メッキ層の厚みが０．０１μｍ〜０．０５μｍに設定されていることを特徴とするものである。

更に本発明の電子部品は、前記第１メッキ層の厚みＴ_１が３μｍ以上であることを特徴とするものである。

また更に本発明の電子部品は、前記第１メッキ層の融点が前記第２メッキ層の融点よりも１２〜１８℃高温であることを特徴とするものである。

更に本発明の電子部品は、前記第１メッキ層金属成分がＳｎから成り、前記第２メッキ層金属成分がＳｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉのいずれかより成ることを特徴とするものである。

また更に本発明の電子部品は、前記電子部品素体が複数個の誘電体層を、間に前記外部電極に電気的に接続される内部電極を介して積層してなるコンデンサ素体であることを特徴とするものである。

本発明の電子部品によれば、外部電極の外層が半田濡れ性の良好な２種類のメッキ層、即ち、Ｓｎを含有する第１メッキ層と、該第１メッキ層よりも低融点のＳｎ合金から成る第２メッキ層とで構成されており、しかも融点の低い第２メッキ層が融点の高い第１メッキ層よりも表層側に配置させてあることから、電子部品を半田付けによって外部配線基板上に実装する際、半田リフロー用の炉の中の温度が第２メッキ層の融点（半田の固相線温度近く）に達すると、第２メッキ層を形成するＳｎ合金が半田と馴染んで半田の溶融を促進するとともに、第１メッキ層の表面を露出させる。このとき、外部電極の表面状態は露出した第１メッキ層の融点に支配されているため、半田濡れの加速は有効に抑えられており、半田が外部電極の表面を伝って這い上がるまでにはならない。その後、炉の中の温度を更に第１メッキ層の融点付近（半田液相線温度近く）まで上昇させると、第１メッキ層を形成するＳｎ等が溶融して半田と馴染むため、半田が外部電極の表面を伝って這いあがろうとするものの、この時点では既に半田が外部配線基板と接合されているため、“チップ立ち現象”を抑止する力が作用するようになっており、このように半田濡れ性の良好な２種類のメッキ層を２段階のタイミングで半田と馴染ませながら半田接合することにより、電子部品を良好かつ安定的に実装することが可能となる。

また本発明によれば、第２メッキ層の厚みを第１メッキ層の厚みより薄くすることによって半田の溶融を促進するとともに、第２メッキ層を第１メッキ層へ拡散して第２メッキ層を露出させ外部電極側面への半田濡れを抑えるという働きを促進している、特に第２メッキ層の厚みを０．０１〜０．０５μｍとすることによって、その効果を高くしている。

以下、本発明を添付図面に基づいて詳細に説明する。

図１は本発明の電子部品を積層セラミックコンデンサに適用した実施形態を示す断面図、図２は図１の積層セラミックコンデンサの外観斜視図であり、図に示す積層セラミックコンデンサ１０は、電子部品素体としての積層体１の表面に外部電極４を形成した構造を有している。

前記積層体１は複数個の誘電体層２を間に内部電極３を介して積層することによって形成されており、前記誘電体層２は、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等を主成分とする誘電体材料からなり、その厚みは例えば１μｍ〜２５μｍに設定される。また積層体１の内部、具体的には、隣接する誘電体層間２−２に配設される内部電極３は、例えば、Ｎｉ、Ｃｕ、これらの合金を主成分とする金属材料からなり、その厚みは例えば１μｍ〜５μｍに設定される。

尚、上記積層体１を作製するには、先ず、誘電体材料の粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状になすとともに、これを従来周知のドクターブレード法等によって所定形状、所定厚みのセラミックグリーンシートを得る。次に、Ｎｉの粉末に、ガラスフリットと、有機バインダと溶剤とからなるビヒクルとを混合して得た導体ペーストを、各セラミックグリーンシートの一主面に従来周知のスクリーン印刷法等によって所定パターンに印刷・塗布する。次に、得られたセラミックグリーンシートを従来周知のグリーンシート積層法等にて所定の枚数だけ積層・圧着させることによりセラミックグリーンシートの大型積層体を作製する。この大型積層体を各素子領域毎にダイシング装置を使用して一括的に切断して、未焼成状態の積層体１を形成した。この切断する際、積層体１の対向しあう一対の端面から内部電極３となる導体パターン３の一部が露出するようにしておく。そして、例えば、１１００℃〜１４００℃の温度で焼成することによって、複数の誘電体層２を間に内部導体３膜を介して積層された直方体状の積層体１が形成される。

また、前記積層体１の表面に形成されている外部電極４は、第1の下地導体層７，第２の下地導体層８、第１メッキ層９、第２メッキ層１１を順次、積層した４層構造を有している。

第1の下地導体層７は、例えば、Ｃｕ、Ｃｕ／Ｎｉを主成分とする金属材料からなる厚膜導体であり、その厚みは例えば５〜３０μｍに設定され、積層体１内の内部導体３と電気的に接続される。また、第2の下地導体層８は、例えば、半田耐性を高めるためのものであり、Ｎｉメッキ等によって形成され、その厚みは、例えば１μｍ〜５μｍに設定される。

下地導体層７，８を形成するには、先ず、球状Ｃｕ／Ｎｉ粉末、フレーク状Ｃｕ／Ｎｉ粉末及びガラス粉末を含む粉末に、有機バインダと溶剤とからなるビヒクルを混合して導体ペーストを製作する。このようにして得られた導体ペーストを、従来周知のディップ法若しくはスクリーン印刷法等によって積層体１の側面に印刷・塗布する。尚、印刷・塗布したときに、ペーストが積層体１の上面、下面及び他の側面に回り込み、第1の下地導体層７の一部を形成している。次に、上記導体ペーストを６００℃〜９００℃で焼成して積層体１の側面に焼き付けることにより、厚膜導体としての第1の下地導体層７を形成する。このとき、焼き付けられた第1の下地導体層７は、導体ペーストを塗布する前に積層体１の側面に露出させておいた内部電極２の外周部と電気的に接続されることとなる。そして、第１の下地導体層７の表面に、電解メッキ等の湿式メッキ法を用いて表面にＮｉのメッキ層を形成することにより、第2の下地導体層８が形成される。

他方、第１メッキ層９は、少なくともＳｎを含有するメッキ層から成り、その厚みは、例えば３μｍ以上に設定される。また、第２メッキ層１１は、第１メッキ層９よりも表層側に形成されており、その材質としては第１メッキ層９よりも低融点のＳｎ合金、例えば、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉ等が用いられ、その厚みは、例えば、０．０１μｍ〜０．０５μｍに設定される。

上記第１メッキ層９及び第２メッキ層１１の形成には、先に述べた第2の下地導体層８を形成する場合と同様に、電解メッキ等の湿式メッキが用いられる。

かくして上述した積層セラミックコンデンサ１０は、マザーボード等の外部配線基板上に従来周知の半田付け等によって実装されるようになっており、他の電気回路や電子部品等と共に所定の回路を構成する能動部品として機能することとなる。

以上のような本実施形態の電子部品は、外部電極４の外層が半田濡れ性の良好な２種類のメッキ層、即ち、Ｓｎを含有する第１メッキ層９と、第１メッキ層９よりも低融点のＳｎ合金から成る第２メッキ層１１とで構成されている。しかも融点の低い第２メッキ層１１が融点の高い第１メッキ層９よりも表層側に配置させてあることから、電子部品を半田付けによって外部配線基板上に実装する際、半田リフロー用の炉の中の温度が第２メッキ層１１の融点（半田の固相線温度近く）に達すると、第２メッキ層１１を形成するＳｎ合金が半田と馴染んで半田の溶融を促進するとともに、第１メッキ層９の表面を露出させる。このとき、外部電極４の表面状態は露出した第１メッキ層９の融点に支配されているため、半田濡れの加速は有効に抑えられており、半田が外部電極４の表面を伝って這い上がるまでにはならない。その後、炉の中の温度を更に第１メッキ層９の融点付近（半田液相線温度近く）まで上昇させると、第１メッキ層９を形成するＳｎ等が溶融して半田と馴染むため、半田が外部電極４の表面を伝って這いあがろうとするものの、この時点では既に半田が外部配線基板と接合されているため、“チップ立ち現象”を抑止する力が作用するようになっており、このように半田濡れ性の良好な２種類のメッキ層を２段階のタイミングで半田と馴染ませながら半田接合することにより、電子部品を良好かつ安定的に実装することが可能となる。

また本実施形態の電子部品は、第２メッキ層１１の厚みを第１メッキ層９の厚みより薄くすることによって半田の溶融を促進するとともに、第２メッキ層１１を第１メッキ層９へ拡散して第２メッキ層１１を露出させ、外部電極４側面への半田濡れを抑えるという働きを促進している、特に第２メッキ層１１の厚みを０．０１μｍ〜０．０５μｍに設定することによって、外部電極４側面への半田濡れをより有効におさえることができる。

尚、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

例えば上述した実施形態において、第２メッキ層１１の表面に、第２メッキ層１１よりも更に融点の低いＳｎ合金メッキ層を積層することにより外部電極４を構成するようにしても構わない。

また上述した実施形態では、下地電極層を、厚膜導体から成る第1の下地導体層７とＮｉメッキ膜から成る第2の下地導体層8とを積層して形成するようにしたが、これに代えて、Ｎｉメッキ膜から成る単層の下地導体層によって形成するようにしても構わない。この場合、電子部品素体の表面に露出させた内部電極の露出部に上記下地導体層が直接、接続されることとなる。

更に上述した実施形態においては、本発明の電子部品を積層セラミックコンデンサに適用した場合を例にとって説明したが、本発明は、積層セラミックコンデンサ以外の電子部品にも適用可能であることは言うまでもない。
(実験例)

次に本発明の作用効果を実験例に基づいて説明する。

まず、第１メッキ層及び第２メッキ層のそれぞれの厚みを変えた積層セラミックコンデンサのサンプルを作製し、半田濡れ評価試験及びチップ立ち性評価試験を行った。作製したサンプルは、第１メッキ層をＳｎの厚み１〜４μｍの範囲で４種類とし、第２メッキ層をＳｎ−Ｃｕの厚み０．００５〜１μｍの範囲で６種類とした。実験は、半田ペーストを所定位置に印刷した試験用ガラスエポキシ基板に上記積層セラミックコンデンサのサンプルを乗せたものを予熱１５０℃、１２０秒、ピーク温度が２３０度、１０秒、のプロファイルのリフロー炉を通過させて行った。半田ペーストとしては、Ｓｎ／Ａｇ／Ｃｕの重量比が９８．５／１．０／０．５のものを用いた。その試験結果を表１に示す。なお、この実験の評価は、半田濡れ評価試験はサンプルが半田に覆われている面積が９０％未満を×、９０〜９５％を△、９５％以上を〇とした。またチップ立ち性評価試験は各々１００個のサンプルについてサンプルの片方電極が試験用基板から外れてサンプルが立ち上がっている数をカウントし、発生数が“０”のものを良品とした。

表１によれば、第２メッキ層厚み０．０１〜０．０５μｍにてチップ立ちが発生せず、かつ第１メッキ層厚み３μｍ以上で半田濡れ性の良いことが確認された。

またＳｎにＣｕ、ＡｇまたはＢｉを配合した材料を使用して既知の合金メッキ法によって第２メッキ層の膜厚０．０３μｍで融点を変化させた８種類のコンデンササンプルを作成し同じく半田評価試験を行った。その試験結果を表２に示す。

表２によれば、第１メッキ層と第２メッキ層の融点の差が１２〜１８℃の範囲でチップ立ちが発生しないことが確認された。従って第１メッキ層の融点が第２メッキ層の融点よりも１２〜１８℃高温にすることが好ましい。

本発明の電子部品を積層セラミックコンデンサに適用した実施形態を示す断面図である。 図１の積層セラミックコンデンサの外観斜視図である。

符号の説明

１・・・積層体
２・・・誘電体層
３・・・内部電極
４・・・外部電極
７、８・・・下地導体層
９・・・第１メッキ層（Ｓｎメッキ層）
１０・・・積層セラミックコンデンサ
１１・・・第２メッキ層（Ｓｎ−Ｃｕメッキ層）

Claims (6)

1. 電子部品素体の表面に外部電気回路と半田接合される外部電極を有した電子部品において、
   前記外部電極は、下地導体層と、下地導体層上に少なくとも錫を含有する第１メッキ層と、該第１メッキ層よりも低融点の錫合金から成る第２メッキ層とを、前記第２メッキ層が前記第１メッキ層よりも表層側となるように両者を積層して形成されていることを特徴とする電子部品。
2. 前記下地導体層がＮｉメッキから成り、前記第２メッキ層の厚みＴ_２が０．０１μｍ〜０．０５μｍに設定されていることを特徴とする請求項１に記載の電子部品。
3. 前記第１メッキ層の厚みＴ_１が３μｍ以上であることを特徴とする請求項１または請求項２に記載の電子部品。
4. 前記第１メッキ層の融点が前記第２メッキ層の融点よりも１２〜１８℃高温であることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品。
5. 前記第１メッキ層金属成分がＳｎから成り、前記第２メッキ層金属成分がＳｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉのいずれかより成ることを特徴とする請求項１乃至請求項４のいずれかに記載の電子部品。
6. 前記電子部品素体が複数個の誘電体層を、間に前記外部電極に電気的に接続される内部電極を介して積層してなるコンデンサ素体であることを特徴とする請求項１乃至請求項５のいずれかに記載の電子部品。

Images