JP2003163135A - 積層チップ部品 - Google Patents
積層チップ部品Info
- Publication number
- JP2003163135A JP2003163135A JP2001362581A JP2001362581A JP2003163135A JP 2003163135 A JP2003163135 A JP 2003163135A JP 2001362581 A JP2001362581 A JP 2001362581A JP 2001362581 A JP2001362581 A JP 2001362581A JP 2003163135 A JP2003163135 A JP 2003163135A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- alloy
- laminated chip
- layer
- wettability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 良好なぬれ性を確保し、ウイスカの成長を抑
制しつつ、かつ接続信頼性も確保された端子めっきを有
し、接続信頼性の高い積層チップ部品を提供すること。 【解決手段】 ソルダリング実装のための外部電極端子
を有する積層チップ部品において、前記外部電極端子は
その最外表面がＳｎ−Ｉｎ合金めっきであり、かつその
下地がＳｎ系合金めっきである２層めっきを有する積層
チップ部品とする。また、前記Ｓｎ−ｎ合金は共晶合金
とすることができる。
制しつつ、かつ接続信頼性も確保された端子めっきを有
し、接続信頼性の高い積層チップ部品を提供すること。 【解決手段】 ソルダリング実装のための外部電極端子
を有する積層チップ部品において、前記外部電極端子は
その最外表面がＳｎ−Ｉｎ合金めっきであり、かつその
下地がＳｎ系合金めっきである２層めっきを有する積層
チップ部品とする。また、前記Ｓｎ−ｎ合金は共晶合金
とすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、主としてソルダリ
ング実装のための表面実装型部品に係り、特にソルダリ
ング実装に適した外部電極端子を備えた積層チップ部品
に関する。
ング実装のための表面実装型部品に係り、特にソルダリ
ング実装に適した外部電極端子を備えた積層チップ部品
に関する。
【０００２】
【従来の技術】近年、プリント配線板での実装の高集積
化は、一平面状での高密度化（部品の小型化、狭ピッチ
化など）と三次元チップ、多層基板の採用などによる三
次元化による方法が進められている。
化は、一平面状での高密度化（部品の小型化、狭ピッチ
化など）と三次元チップ、多層基板の採用などによる三
次元化による方法が進められている。
【０００３】表面実装方法には、現在３種類（リード挿
入方式、表面実装方式、ベアチップ実装方式）存在し、
その中でも現在の主流は部品の小型化による高密度化を
実装する方式である表面実装方式である。
入方式、表面実装方式、ベアチップ実装方式）存在し、
その中でも現在の主流は部品の小型化による高密度化を
実装する方式である表面実装方式である。
【０００４】さて、一方、最近これら表面実装型部品を
実装するのに使用されるはんだのＰｂをなくする要求が
強まっている。つまり、はんだにＰｂを含有しない、い
わゆる鉛フリー化に向けて急速に進行しつつあり、その
要求は部品表面の外部電極に及んでいる。そして、その
外部電極はＳｎあるいはＳｎ−Ｃｕ、Ｓｎ−Ｂｉなどの
Ｓｎ合金組成に決定しつつあり、その中でも表面実装部
品の鉛フリーめっきとしては下地がＮｉめっき、表面が
純Ｓｎめっきというのが一般的になりつつある。
実装するのに使用されるはんだのＰｂをなくする要求が
強まっている。つまり、はんだにＰｂを含有しない、い
わゆる鉛フリー化に向けて急速に進行しつつあり、その
要求は部品表面の外部電極に及んでいる。そして、その
外部電極はＳｎあるいはＳｎ−Ｃｕ、Ｓｎ−Ｂｉなどの
Ｓｎ合金組成に決定しつつあり、その中でも表面実装部
品の鉛フリーめっきとしては下地がＮｉめっき、表面が
純Ｓｎめっきというのが一般的になりつつある。
【０００５】しかしながら、２つの大きな問題が顕在化
している。ひとつは、ストレスマイグレーションである
ウイスカの成長による回路のショート不良への懸念であ
る。もうひとつは、Ｓｎがもともと酸化しやすい金属で
あるので、保存時の汚染・酸化によってぬれ性が著しく
劣化することである。
している。ひとつは、ストレスマイグレーションである
ウイスカの成長による回路のショート不良への懸念であ
る。もうひとつは、Ｓｎがもともと酸化しやすい金属で
あるので、保存時の汚染・酸化によってぬれ性が著しく
劣化することである。
【０００６】以上２つの問題点を同時に解決する手段は
純Ｓｎを合金化することである。また、Ｓｎとの合金化
の際の合金元素含有量が１０％以上含まれることによっ
て、従来のＳｎ−Ｐｂと同等のウイスカ抑制の問題を全
て解決すると言われていた。そして、電子部品業界で
は、これまで鋭意研究し続け、一つの結論を導き出し
た。それがＳｎ-(５％〜６％)Ｂｉめっきであった。
純Ｓｎを合金化することである。また、Ｓｎとの合金化
の際の合金元素含有量が１０％以上含まれることによっ
て、従来のＳｎ−Ｐｂと同等のウイスカ抑制の問題を全
て解決すると言われていた。そして、電子部品業界で
は、これまで鋭意研究し続け、一つの結論を導き出し
た。それがＳｎ-(５％〜６％)Ｂｉめっきであった。
【０００７】これは、ぬれ性がよく、ウイスカ抑制もあ
る程度（合金元素量も１０％未満である）できることか
ら、一時脚光を浴びた。この合金はＢｉ量が多い程ぬれ
性向上が顕著になる。しかし、そのぬれ性を向上させれ
ばさせるほど、はんだ付け境界部に脆い化合物層が発生
し、接続信頼性が著しく劣化することもわかってきた。
る程度（合金元素量も１０％未満である）できることか
ら、一時脚光を浴びた。この合金はＢｉ量が多い程ぬれ
性向上が顕著になる。しかし、そのぬれ性を向上させれ
ばさせるほど、はんだ付け境界部に脆い化合物層が発生
し、接続信頼性が著しく劣化することもわかってきた。
【０００８】このような経過を辿って、ウイスカ抑制と
ぬれ性において大きな問題はあるもののＳｎめっきに落
ち着いてきているのが実状である。
ぬれ性において大きな問題はあるもののＳｎめっきに落
ち着いてきているのが実状である。
【０００９】
【発明が解決しようとする課題】そこで、本発明の技術
的課題は、以上のように表面実装部品の外表面の端子め
っきとしては、良好なぬれ性を確保し、ウイスカの成長
を抑制しつつ、かつ接続信頼性も確保された端子めっき
を有し、接続信頼性の高い積層チップ部品を提供するこ
とにある。
的課題は、以上のように表面実装部品の外表面の端子め
っきとしては、良好なぬれ性を確保し、ウイスカの成長
を抑制しつつ、かつ接続信頼性も確保された端子めっき
を有し、接続信頼性の高い積層チップ部品を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明によれば、最表面
をＳｎ-Ｉｎ合金めっきとしたＳｎ系合金の２層めっき
状態にすることによって接続信続性を確保しつつ、ウイ
スカの発生がなく、かつぬれ性（はんだ付け性）の優れ
た積層チップ部品が得られる。
をＳｎ-Ｉｎ合金めっきとしたＳｎ系合金の２層めっき
状態にすることによって接続信続性を確保しつつ、ウイ
スカの発生がなく、かつぬれ性（はんだ付け性）の優れ
た積層チップ部品が得られる。
【００１１】詳しくは、本発明の積層チップ部品は、ソ
ルダリング実装のための外部電極端子を有する積層チッ
プ部品であって、前記外部電極端子はその最外表面がＳ
ｎ-Ｉｎ合金めっきであり、かつ、その下地がＳｎ系合
金めっきである２層めっきを有する積層チップ部品であ
る。
ルダリング実装のための外部電極端子を有する積層チッ
プ部品であって、前記外部電極端子はその最外表面がＳ
ｎ-Ｉｎ合金めっきであり、かつ、その下地がＳｎ系合
金めっきである２層めっきを有する積層チップ部品であ
る。
【００１２】また、前記Ｓｎ-Ｉｎ合金は共晶合金とす
ることができる。
ることができる。
【００１３】
【実施例】以下、本発明の実施例を具体的に説明する。
【００１４】（実施例１）まず、絶縁性磁性粉末に対し
てバインダ樹脂（例えば、ＰＶＢ樹脂）５ｗｔ％、有機
系溶剤（例えば、エチレングリコールエーテル系）６０
ｗｔ％等を添加し、混合を行い、スラリー化する。この
スラリーをドクターブレード法を用いて膜厚２００〜６
００μｍの長尺な絶縁性磁性体のグリーンシートを作
り、所定の寸法に切断する。
てバインダ樹脂（例えば、ＰＶＢ樹脂）５ｗｔ％、有機
系溶剤（例えば、エチレングリコールエーテル系）６０
ｗｔ％等を添加し、混合を行い、スラリー化する。この
スラリーをドクターブレード法を用いて膜厚２００〜６
００μｍの長尺な絶縁性磁性体のグリーンシートを作
り、所定の寸法に切断する。
【００１５】以下、得られたグリーンシート上にＡｇぺ
ーストにてスクリーン印刷法により内部導体を所定のパ
ターンに印刷し、加熱により乾燥させ、前記絶縁性磁性
スラリーをスクリーン印刷法により磁性層を印刷し、加
熱により乾燥させる。
ーストにてスクリーン印刷法により内部導体を所定のパ
ターンに印刷し、加熱により乾燥させ、前記絶縁性磁性
スラリーをスクリーン印刷法により磁性層を印刷し、加
熱により乾燥させる。
【００１６】次に、前記内部導体の接続部分と接続する
ようにして、内部導体を所定のパターンに印刷し、加熱
により乾燥させる。同様にして、次々と積層印刷を所要
数、繰り返し、内部導体で螺旋状のコイルを形成し、ま
た形成されたコイルの両端は外部に露出するように形成
する。
ようにして、内部導体を所定のパターンに印刷し、加熱
により乾燥させる。同様にして、次々と積層印刷を所要
数、繰り返し、内部導体で螺旋状のコイルを形成し、ま
た形成されたコイルの両端は外部に露出するように形成
する。
【００１７】このように積層印刷された積層体の上に上
部絶縁性磁性層としてのグリーンシートをホットプレス
により圧着し、未焼成積層体を形成する。これらの未焼
成のチップを大気雰囲気中で脱バインダーした後に、大
気中で一体焼成を行い、チップの面取りのため、バレル
研磨を行い、前記コイルの両端の外部に露出した内部導
体と接続するようにして、チップ側面にＡｇぺースト等
をディップにより塗布し、所定の温度と時間で乾燥させ
た後、約６００℃の温度で大気雰囲気において焼き付け
し、外電極端子を形成する。
部絶縁性磁性層としてのグリーンシートをホットプレス
により圧着し、未焼成積層体を形成する。これらの未焼
成のチップを大気雰囲気中で脱バインダーした後に、大
気中で一体焼成を行い、チップの面取りのため、バレル
研磨を行い、前記コイルの両端の外部に露出した内部導
体と接続するようにして、チップ側面にＡｇぺースト等
をディップにより塗布し、所定の温度と時間で乾燥させ
た後、約６００℃の温度で大気雰囲気において焼き付け
し、外電極端子を形成する。
【００１８】次に、電極端子に電解めっきによるニッケ
ルめっき層を施し、その後、一つは比較材として、電解
Ｓｎめっきを５μｍ施した３２１６サイズ（形状）の積
層チップインダクタを得、もう一方は直ちに乾燥、その
後、予め電解Ｓｎめっきを３.５μｍ処理したものに直
ちにＳｎ-１０ｗｔ％Ｉｎめっきを１.５μｍだけ行った
３２１６サイズの積層チンプインダクタを得た。
ルめっき層を施し、その後、一つは比較材として、電解
Ｓｎめっきを５μｍ施した３２１６サイズ（形状）の積
層チップインダクタを得、もう一方は直ちに乾燥、その
後、予め電解Ｓｎめっきを３.５μｍ処理したものに直
ちにＳｎ-１０ｗｔ％Ｉｎめっきを１.５μｍだけ行った
３２１６サイズの積層チンプインダクタを得た。
【００１９】このようにして得られた、３２１６サイズ
の積層チップインダクタについて、まず以下条件でウイ
スカ評価（Ｎ＝１０）を行った。
の積層チップインダクタについて、まず以下条件でウイ
スカ評価（Ｎ＝１０）を行った。
【００２０】ウイスカ評価条件は、上記積層チップ部品
を恒温恒湿槽に５０℃×８５％ＲＨの条件で５０００Ｈ
ｒ放置した。その結果、従来の電解Ｓｎめっき品はウイ
スカが１５０μｍ成長したが、Ｓｎ-Ｉｎの２層めっき
品については１０μｍ程度のものしか観察されなかっ
た。
を恒温恒湿槽に５０℃×８５％ＲＨの条件で５０００Ｈ
ｒ放置した。その結果、従来の電解Ｓｎめっき品はウイ
スカが１５０μｍ成長したが、Ｓｎ-Ｉｎの２層めっき
品については１０μｍ程度のものしか観察されなかっ
た。
【００２１】ぬれ性評価については、はんだぬれ性試験
機にて急加熱昇温法にて行った。試験条件は、はんだぺ
一ストとしては千住金属製Ｓｎ−３.０Ａｇ−０.５Ｃｕ
組成のもので、温度２４０℃浸漬速度２ｍｍ／秒で１０
秒間浸漬後、直ちに冷却した。その際のぬれ性（ゼロク
ロス時間）を比較評価した結果、本発明品のゼロクロス
時間が２.０秒、比較材のそれが３.１秒と本発明品がよ
り速くぬれることがわかった。
機にて急加熱昇温法にて行った。試験条件は、はんだぺ
一ストとしては千住金属製Ｓｎ−３.０Ａｇ−０.５Ｃｕ
組成のもので、温度２４０℃浸漬速度２ｍｍ／秒で１０
秒間浸漬後、直ちに冷却した。その際のぬれ性（ゼロク
ロス時間）を比較評価した結果、本発明品のゼロクロス
時間が２.０秒、比較材のそれが３.１秒と本発明品がよ
り速くぬれることがわかった。
【００２２】（実施例２）まず、実施例１と同じように
外電極端子を形成したものに、まず電極端子に電解めっ
きによるニッケルめっき層を施し、その後、２層めっき
を行った。条件は２層めっきトータルで１０μｍを固定
条件とし、外部端子の最外表面のＳｎ−５０ｗｔ％Ｉｎ
めっき（融点：１２７℃）を１，２，３，４，５μｍだ
け行い、その下地をＳｎめっきした３２１６サイズの積
層チンプインダクタを得た。
外電極端子を形成したものに、まず電極端子に電解めっ
きによるニッケルめっき層を施し、その後、２層めっき
を行った。条件は２層めっきトータルで１０μｍを固定
条件とし、外部端子の最外表面のＳｎ−５０ｗｔ％Ｉｎ
めっき（融点：１２７℃）を１，２，３，４，５μｍだ
け行い、その下地をＳｎめっきした３２１６サイズの積
層チンプインダクタを得た。
【００２３】このようにして得られた、３２１６サイズ
の積層チップインダクタについて、まず以下条件でウイ
スカ評価（Ｎ＝１０）を行った。
の積層チップインダクタについて、まず以下条件でウイ
スカ評価（Ｎ＝１０）を行った。
【００２４】ウイスカ評価条件は、上記積層チップ部品
を恒温恒温槽に５０℃×８５％ＲＨの条件で５０００Ｈ
r 放置した。その結果、従来の電解Ｓｎめっき品はウイ
スカが１５０μｍ成長したが、Ｓｎ-Ｉｎの２層めっき
品については、いずれも１０μｍ程度のものしか観察さ
れなかった。
を恒温恒温槽に５０℃×８５％ＲＨの条件で５０００Ｈ
r 放置した。その結果、従来の電解Ｓｎめっき品はウイ
スカが１５０μｍ成長したが、Ｓｎ-Ｉｎの２層めっき
品については、いずれも１０μｍ程度のものしか観察さ
れなかった。
【００２５】次に、ぬれ性評価については、はんだぬれ
性試験機にて急加熱昇温法にて行った。試験条件は、は
んだぺ一ストとしては千住金属製Ｓｎ−３.０Ａｇ−０.
５Ｃｕ組成のもので、温度２４０℃、浸漬速度２ｍｍ／
秒で１０秒間浸漬後、直ちに冷却した。
性試験機にて急加熱昇温法にて行った。試験条件は、は
んだぺ一ストとしては千住金属製Ｓｎ−３.０Ａｇ−０.
５Ｃｕ組成のもので、温度２４０℃、浸漬速度２ｍｍ／
秒で１０秒間浸漬後、直ちに冷却した。
【００２６】その際のぬれ性（ゼロクロス時間）を評価
した結果、Ｓｎ−５０ｗｔ％Ｉｎめっき厚を、０，０.
５，１.０，２.０，３.０，５.０μｍとしたとき、Ｓｎ
-Ｉｎめっき厚の増加とともにゼロクロス時間が各々３.
１秒、２.０秒、１.９秒、２.０秒、１.８秒、１.７秒
となり、外表面を０.５μｍでもＳｎ−Ｉｎの２層構造
にすることによって速くぬれることがわかった。よっ
て、最外表面をＳｎ−Ｉｎ共晶合金めっき層にすること
によって高い信頼性のはんだ付けが得られる。
した結果、Ｓｎ−５０ｗｔ％Ｉｎめっき厚を、０，０.
５，１.０，２.０，３.０，５.０μｍとしたとき、Ｓｎ
-Ｉｎめっき厚の増加とともにゼロクロス時間が各々３.
１秒、２.０秒、１.９秒、２.０秒、１.８秒、１.７秒
となり、外表面を０.５μｍでもＳｎ−Ｉｎの２層構造
にすることによって速くぬれることがわかった。よっ
て、最外表面をＳｎ−Ｉｎ共晶合金めっき層にすること
によって高い信頼性のはんだ付けが得られる。
【００２７】
【発明の効果】上述したように、本発明によれば、ウイ
スカの成長のない、かつ、はんだぬれ性の良い高信頼性
の積層チップ部品を提供することができる。また、結果
として製品歩留まりが著しく上昇し、また簡単な工程で
あるので、低価格化を実現することができる。
スカの成長のない、かつ、はんだぬれ性の良い高信頼性
の積層チップ部品を提供することができる。また、結果
として製品歩留まりが著しく上昇し、また簡単な工程で
あるので、低価格化を実現することができる。
Claims (2)
- 【請求項１】 ソルダリング実装のための外部電極端子
を有する積層チップ部品において、前記外部電極端子は
その最外表面がＳｎ−Ｉｎ合金めっきであり、かつその
下地がＳｎ系合金めっきである２層めっきを有すること
を特徴とする積層チップ部品。 - 【請求項２】 前記Ｓｎ−Ｉｎ合金は共晶合金であるこ
とを特徴とする請求項１に記載の積層チップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362581A JP2003163135A (ja) | 2001-11-28 | 2001-11-28 | 積層チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362581A JP2003163135A (ja) | 2001-11-28 | 2001-11-28 | 積層チップ部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003163135A true JP2003163135A (ja) | 2003-06-06 |
Family
ID=19173061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001362581A Pending JP2003163135A (ja) | 2001-11-28 | 2001-11-28 | 積層チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003163135A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294618A (ja) * | 2004-04-01 | 2005-10-20 | Kyocera Corp | 電子部品 |
| JP2020158822A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社オートネットワーク技術研究所 | 金属材および接続端子 |
-
2001
- 2001-11-28 JP JP2001362581A patent/JP2003163135A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294618A (ja) * | 2004-04-01 | 2005-10-20 | Kyocera Corp | 電子部品 |
| JP4544896B2 (ja) * | 2004-04-01 | 2010-09-15 | 京セラ株式会社 | 電子部品 |
| JP2020158822A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社オートネットワーク技術研究所 | 金属材および接続端子 |
| WO2020195058A1 (ja) * | 2019-03-26 | 2020-10-01 | 株式会社オートネットワーク技術研究所 | 金属材および接続端子 |
| CN113597480A (zh) * | 2019-03-26 | 2021-11-02 | 株式会社自动网络技术研究所 | 金属材料及连接端子 |
| JP7135963B2 (ja) | 2019-03-26 | 2022-09-13 | 株式会社オートネットワーク技術研究所 | 金属材および接続端子対 |
| CN113597480B (zh) * | 2019-03-26 | 2023-09-19 | 株式会社自动网络技术研究所 | 金属材料及连接端子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI592960B (zh) | A method of forming a bonded structure of an electronic component, an electronic component, and an object to be bonded | |
| JP2007281400A (ja) | 表面実装型セラミック電子部品 | |
| JP2007043144A (ja) | 電子部品、電子部品の実装構造および電子部品の製造方法 | |
| US5128827A (en) | Electronic devices, method for forming end terminations thereof and paste material for forming same | |
| JP2009141292A (ja) | 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 | |
| JP4431052B2 (ja) | 抵抗器の製造方法 | |
| JP2001230151A (ja) | リードレスチップ部品 | |
| JPH0394409A (ja) | 電子部品と電極ペーストおよび端子電極の形成方法 | |
| JP4363372B2 (ja) | はんだ組成物およびはんだ付け物品 | |
| JP4081865B2 (ja) | 導体組成物の製造方法 | |
| JP2973558B2 (ja) | チップ型電子部品用導電性ペースト | |
| JP2003163135A (ja) | 積層チップ部品 | |
| JPH0525372B2 (ja) | ||
| JP2001155955A (ja) | 外部端子電極具備電子部品及びその搭載電子用品 | |
| JP2003013280A (ja) | 積層型チップ部品 | |
| JP6260169B2 (ja) | セラミック電子部品 | |
| JPS63283184A (ja) | 導体組成物を被覆した回路基板 | |
| JP2003133158A (ja) | 電子部品、端子電極材料ペースト及び電子部品の製造方法 | |
| JP3698161B2 (ja) | Ｐｂフリ―半田 | |
| JP2000260654A (ja) | 極小チップ型電子部品 | |
| JPH06302927A (ja) | セラミック配線基板とその製造方法及び電極ペースト | |
| JPH06349316A (ja) | 導電ペースト | |
| JP3685202B2 (ja) | 半田および半田付け物品 | |
| JP2000022294A (ja) | 電子部品回路基板 | |
| JP2005324257A (ja) | はんだ付け物品 |