WO2014199752A1 - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
WO2014199752A1
WO2014199752A1 PCT/JP2014/062409 JP2014062409W WO2014199752A1 WO 2014199752 A1 WO2014199752 A1 WO 2014199752A1 JP 2014062409 W JP2014062409 W JP 2014062409W WO 2014199752 A1 WO2014199752 A1 WO 2014199752A1
Authority
WO
WIPO (PCT)
Prior art keywords
external electrode
ceramic
ceramic body
electronic component
baked
Prior art date
Application number
PCT/JP2014/062409
Other languages
English (en)
French (fr)
Inventor
恵理子 北田
弘将 伊藤
佐々木　努
Original Assignee
株式会社 村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 村田製作所 filed Critical 株式会社 村田製作所
Priority to JP2015522651A priority Critical patent/JP6119854B2/ja
Priority to DE112014002826.6T priority patent/DE112014002826B4/de
Priority to CN201480032917.8A priority patent/CN105283932B/zh
Priority to TW103119277A priority patent/TWI537992B/zh
Publication of WO2014199752A1 publication Critical patent/WO2014199752A1/ja
Priority to US14/963,298 priority patent/US9840787B2/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/041—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances

Definitions

  • the present invention relates to a ceramic electronic component in which a conductive paste is baked on a ceramic body to form a baked external electrode, and further, a plated external electrode is formed on the surface of the baked external electrode, and more specifically, an outer edge of the baked external electrode
  • the present invention relates to a ceramic electronic component in which a glass layer resulting from a glass material contained in a conductive paste is formed on the surface of a nearby ceramic body.
  • the present invention also relates to a method for manufacturing a ceramic electronic component.
  • a conductive paste is baked on a ceramic body to form a baked external electrode, and a plated external electrode may be formed on the surface of the baked external electrode by plating.
  • the plated external electrode is formed, for example, for the purpose of improving solderability during mounting, protecting the baked external electrode, and the like.
  • the first layer is a Ni layer and the second layer is a Sn layer from the baking external electrode side
  • the first Ni plating layer protects the baking external electrode from so-called solder erosion
  • the second The Sn plating layer of the layer contributes to improvement of solderability.
  • the plating process for ceramic electronic components is usually performed by electrolytic plating, and the plating solution used is often highly acidic.
  • This migration becomes a discharge path, and the ceramic electronic component may be short-circuited and eventually destroyed.
  • the ceramic body may be conductive, for example, a thermistor. And when forming a plating external electrode with respect to the ceramic body which has such electroconductivity, a plating film not only on the surface of a baking external electrode but on the surface of the ceramic body which should not adhere originally There was a case where it adhered. If the external electrodes are connected by the plating film attached to the surface of the ceramic body, the external electrodes may be short-circuited, resulting in a failure.
  • the ceramic element in the plating process, is prevented from being eroded by the plating solution in the portion immediately below the outer edge of the external electrode of the ceramic element, and even if the ceramic element is conductive, Various measures have been taken to prevent the plating film from adhering to the surface.
  • a ceramic electronic component (conductive chip type ceramic element) 300 described in Patent Document 1 Japanese Patent Laid-Open No. 5-251210 is manufactured by the following method.
  • an unfired ceramic body 101 is prepared.
  • an unfired ceramic body 101 is fired to obtain a fired ceramic body 102.
  • a physical vapor deposition method PVD method
  • a chemical vapor deposition method such as a vacuum vapor deposition method, a sputtering method, or an ion plating method is performed on the entire surface of the fired ceramic body 102.
  • CVD method insulation made of SiO 2 film, oxide thin film such as SiO 2 and Al 2 O 3 , glass thin film mainly composed of oxide such as SiO 2 , having a thickness of 0.1 to 2 ⁇ m
  • the inorganic layer 103 is formed.
  • the inorganic layer 103 needs to have a melting point or a softening point higher than a firing temperature when forming a baked electrode described later.
  • a metal powder such as Ag or Au and an inorganic binder are formed on both end surfaces of the ceramic body 102 having the inorganic layer 103 formed on the entire surface by dipping or the like.
  • a conductive paste 104 containing is applied.
  • the inorganic binder include fine glass particles such as borosilicate glass, zinc borate glass, cadmium borate glass, and lead zinc silicate glass mainly composed of an oxide such as SiO 2 .
  • An inorganic binder is uniformly dispersed in the applied conductive paste 104.
  • the conductive paste 104 applied to the surfaces of both end portions of the ceramic body 102 is baked to form a baked external electrode (baked electrode layer) 105.
  • the inorganic binder in the conductive paste 104 reacts with the inorganic layer 103 in contact with the conductive paste 104 to melt the inorganic layer 103.
  • the molten inorganic layer 103 is taken into the conductive paste 104.
  • the inorganic layer 103 does not exist between the ceramic body 102 and the baked external electrode 105.
  • Ni plating external electrode (Ni plating layer) 106 is formed on the surface of the baking external electrode 105.
  • a Sn plated external electrode (Sn plated layer) 107 is formed on the surface of the Ni plated external electrode 106 to complete the conventional ceramic electronic component 300.
  • the surface of the ceramic body 102 where the baked external electrode 105 is not formed is protected by the inorganic layer 103. No erosion occurs in the portion of the ceramic body 102 immediately below the outer edge of the baked external electrode 105, and no plating film adheres to the surface of the ceramic body 102.
  • the ceramic electronic component (chip-shaped circuit component) 400 described in Patent Document 2 Japanese Patent Laid-Open No. 6-290989 is manufactured by the following method.
  • a chip-shaped ceramic body 201 is prepared.
  • a resist 202 such as maskant ink is applied to the end face of the ceramic body 201 by means such as dipping, and is cured.
  • the protective film 203 is an amorphous thin film made of an inorganic material such as amorphous aluminum oxide, silicon oxide, or zirconium oxide. Note that the protective film 203 can be formed by spray pyrolysis, chemical vapor deposition (CVD), or sputtering in addition to physical vapor deposition.
  • the resist 202 at both ends of the ceramic body 201 is removed.
  • the protective film 203 on the end face of the ceramic body 201 is also removed together with the resist 202, and the protective film 203 is left only on both side surfaces and upper and lower surfaces of the ceramic body 201.
  • a conductive paste such as an Ag paste is applied to both ends of the ceramic body 201 on which the protective film 3 is formed without the protective film 203 by means such as dipping. This is applied and baked to form a baked external electrode (conductor film) 204.
  • a Ni-plated external electrode (conductor film) 205 is formed on the surface of the baked external electrode 204.
  • a Sn-plated external electrode (conductor film) 206 is formed on the surface of the Ni-plated external electrode 205 to complete the conventional ceramic electronic component 400.
  • a solder plating external electrode may be used.
  • the surface of the ceramic body 201 on which the baked external electrode 205 is not formed is protected by the inorganic layer 203. Erosion does not occur in the portion immediately below the outer edge of the baked external electrode 204 of the ceramic body 201, and no plating film adheres to the surface of the ceramic body 201.
  • an insulating inorganic layer 103 is formed on the entire surface of the fired ceramic body 102.
  • An extra process is required.
  • the inorganic layer 103 must be formed by a physical vapor deposition method (PVD method) or a chemical vapor deposition method (CVD method) such as a vacuum vapor deposition method, a sputtering method, or an ion plating method. There was a problem that the time was increased and the cost was increased.
  • the method described in Patent Document 1 is such that when the glass paste 104 is baked on the ceramic body 102 to form the baked external electrode 105, the molten inorganic layer 103 is glass paste.
  • the composition of the inorganic binder is altered and excessively reacted with the ceramic body 102, or a glass layer is formed on the surface of the formed external electrode 105.
  • the method described in Patent Document 2 includes a step of applying a resist 202 such as maskant ink by means such as a dipping method,
  • a resist 202 such as maskant ink
  • FIG. 8C The process of curing the resist 202, as shown in FIG. 8C, is performed on the entire surface of the ceramic body 201 by physical vapor deposition, spray pyrolysis, chemical vapor deposition (CVD), sputtering, or the like.
  • a step of forming the protective film 203, a step of removing the resist 202 at both ends of the ceramic body 201, and the like are necessary, making the manufacturing complicated, increasing the manufacturing time, and cost. There was a problem of becoming high.
  • a ceramic electronic component of the present invention includes a ceramic body, and the ceramic body includes a conductive material and a glass material. It includes a baked external electrode formed by baking a conductive paste, and a plated external electrode formed on the surface of the baked external electrode. The interface between the baked external electrode and the ceramic body is included in the conductive paste. A glass layer resulting from the glass material is formed, and the glass layer extends from the interface between the ceramic body and the external electrode to the surface of the ceramic body on which the external electrode is not formed.
  • the method for manufacturing a ceramic electronic component according to the present invention includes a step of firing a ceramic body, a step of applying a conductive paste containing a conductive material and a glass material to the ceramic body, and a coated conductive property.
  • the paste is baked to form a baked external electrode on the ceramic body, and extends from the interface between the baked external electrode and the ceramic body to the surface of the ceramic body where the baked external electrode is not formed.
  • a step of forming a glass layer resulting from the glass material contained in the conductive paste and a step of forming a plated external electrode on the surface of the baked external electrode are provided.
  • the glass layer extending on the surface of the ceramic body extends 10 ⁇ m or more from the outer edge of the baked external electrode. It is preferable that the outer edge of each of these is not in contact with the surface of the ceramic body over the entire circumference. In this case, the erosion of the portion immediately below the outer edge of the external electrode of the ceramic element baked by the plating solution and the short circuit by the plating film adhering to the surface of the ceramic element between the external electrode and the external electrode are more reliably performed. Can be prevented.
  • the baking temperature of the conductive paste on the ceramic body is preferably 30 ° C. or more higher than the softening point of the glass material contained in the conductive paste.
  • the glass layer can be easily extended from the interface between the ceramic body and the baked external electrode to the surface of the ceramic body where the baked external electrode is not formed.
  • the solubility of the plating solution after dipping in the plating solution used for forming the plating external electrode of the glass layer for 5 hours is 3.3% or less. In this case, the ceramic body can be more reliably protected from the plating solution by the glass layer.
  • the ceramic body has the first basicity
  • the glass material included in the conductive paste has the second basicity
  • the absolute value of the difference between the first basicity and the second basicity is 0.21.
  • the following is preferable (including the case where the difference between the first basicity and the second basicity is 0). In this case, it is possible to prevent the ceramic material from being damaged due to excessive reaction between the glass material and the ceramic body.
  • the conductive material can include, for example, at least one of Cu, an alloy containing Cu, Ag, an alloy containing Ag, Pd, and an alloy containing Pd.
  • the outer edge of the baked external electrode of the ceramic element is coated with the plating solution. No erosion will occur in the part directly under the. Further, there is no short circuit between the external electrode and the external electrode due to the plating film adhering to the surface of the ceramic element. Furthermore, there is no need to add a special process in manufacturing.
  • the glass layer caused by the glass material contained in the conductive paste is baked from the interface between the baked external electrode and the ceramic body without adding a special process. It can be easily formed in a state where it is extended to the surface of the ceramic body on which no external electrode is formed. And, in the step of forming the plating external electrode, the surface of the ceramic body in the vicinity of the outer edge of the baking external electrode can be protected by the extending glass layer, so that the ceramic element is baked outside by the plating solution. Erosion does not occur in the portion immediately below the outer edge of the electrode. Further, there is no short circuit between the external electrode and the external electrode due to the plating film adhering to the surface of the ceramic element.
  • FIGS. 3A to 3C are cross-sectional views showing steps applied in an example of a method for manufacturing ceramic electronic component 100.
  • 4D and 4E are continuations of FIG. 3, and are cross-sectional views illustrating steps applied in an example of the method for manufacturing the ceramic electronic component 100. It is a graph which shows two types of baking profiles in the conductive paste baking process for baking external electrodes of the ceramic electronic component 100 shown in FIG. It is sectional drawing which shows the ceramic electronic component 200 which concerns on 2nd Embodiment.
  • 7A to 7G are perspective views showing steps applied in the conventional method for manufacturing the electronic component 300, respectively.
  • 8A to 8G are perspective views showing steps applied in the conventional method for manufacturing the electronic component 400, respectively.
  • FIG. 1 is a sectional view of a ceramic electronic component 100 according to the first embodiment of the present invention.
  • FIG. 2 shows an SEM photograph of the ceramic electronic component 100 in the upper surface direction.
  • the external shape of the ceramic electronic component 100 shown in FIGS. 1 and 2 is as follows. Does not match.
  • the ceramic electronic component 100 is an NTC thermistor, that is, a thermistor having a negative resistance temperature coefficient.
  • the ceramic electronic component 100 is not limited to the NTC thermistor.
  • the ceramic electronic component 100 has a width of 0.5 mm, a height of 0.5 mm, and a length of 1.0 mm, for example.
  • the ceramic electronic component 100 includes a ceramic body 1.
  • the internal electrode 2 is laminated inside the ceramic body 1.
  • the internal electrode 2 is laminated inside the ceramic body 1.
  • the internal electrode 2 is not essential and includes the internal electrode 2. No ceramic body may be used. Even when the internal electrode 2 is laminated inside the ceramic body 1, the number of layers is arbitrary.
  • a pair of baked external electrodes 3 are formed on both ends of the ceramic body 1 by applying and baking a conductive paste for external electrodes.
  • the baked external electrodes 3 are connected to predetermined internal electrodes 2, respectively.
  • the conductive material contained in the internal electrode 2 and the conductive material contained in the baked external electrode 3 are mutually diffused.
  • a glass layer 4 resulting from a glass material (glass frit) contained in the conductive paste used to form the baked external electrode 3 is formed at the interface between the ceramic body 1 and the baked external electrode 3.
  • the glass layer 4 has a glass layer extending portion 4 a extending from the interface between the ceramic body 1 and the baked external electrode 3 to the surface of the ceramic body 1 where the baked external electrode 3 is not formed.
  • the glass layer extension part 4a extends 10 micrometers or more from the outer edge of the baking external electrode 4, and the outer edge of the baking external electrode 3 is not in contact with the surface of the ceramic body 1 over the entire circumference.
  • the glass body extending portion 4a ensures the protection of the ceramic body 1 in the vicinity of the outer edge of the baking external electrode 3. Because.
  • the glass layer 4 is derived from the glass material contained in the conductive paste used to form the baked external electrode 3, but the ceramic body 1 (the ceramic material used to form the ceramic body 1) ) And the like may be included, and such a case is also included in the scope of the present invention.
  • An Ni plating external electrode 5 is formed on the surface of the baked external electrode 3.
  • the Sn plating external electrode 6 is formed on the surface of the Ni plating external electrode 5.
  • the ceramic electronic component 100 according to the present embodiment having the above structure is manufactured by, for example, the method shown in FIGS. 3 (A) to 4 (E).
  • a ceramic body 1 in which internal electrodes 2 are laminated is manufactured.
  • a predetermined starting material is mixed at a predetermined ratio to obtain a raw material.
  • the composition of the ceramic constituting the ceramic body 1 to be produced is arbitrary, but starting materials are selected so as to obtain a desired ceramic composition, and they are mixed at a predetermined ratio to obtain a raw material.
  • the ceramic composition constituting the ceramic body 1 can be, for example, the compositions (composition systems) of Samples C-1 to C-4 shown in Table 1.
  • sample C-1 is a ceramic for an NTC thermistor based on Mn—Ni—Fe.
  • Mn—Ni—Fe-based NTC thermistor ceramic of Sample C-1 for example, Mn 3 O 4 , NiO, Fe 2 O 3 are used as starting materials, and these are mixed at a predetermined ratio. Raw materials can be obtained.
  • sample C-2 is a ceramic for Mn—Ni—Al based NTC thermistor
  • sample C-3 is a ceramic for Mn—Ni—Fe—Ti based NTC thermistor
  • sample C-4 is a Mn—Ni—Co—Ti based ceramic.
  • Each ceramic constituting the ceramic body 1 has basicity.
  • represented by the symbol B 1 refers to the ceramic base of which constitutes the ceramic body 1 after firing the first basicity.
  • the ceramics according to Samples C-1 to C-4 each have the first basicity B 1 described in Table 1 after firing.
  • the ceramic according to Sample C-1 has a first basicity B 1 of 0.46 by mixing Mn 3 O 4 , NiO, and Fe 2 O 3 at a predetermined ratio.
  • the first basicity B 1 of the ceramic according to Sample C-2 was 0.44.
  • the first basicity B 1 of the ceramic according to Sample C-3 was 0.48.
  • the first basicity B 1 of the ceramic according to Sample C-4 was 0.38.
  • the calcined powder and the organic vehicle are mixed at a predetermined ratio to obtain a ceramic slurry.
  • a plasticizer, a dispersing agent, etc. are mixed as needed.
  • the ceramic slurry is formed into a sheet by a doctor blade method or the like to obtain a ceramic green sheet.
  • the ceramic green sheet is punched into a rectangular plate.
  • a conductive paste for internal electrodes is printed in a predetermined shape on a predetermined punched ceramic green sheet to form an electrode pattern.
  • the conductive paste for the internal electrode includes, for example, at least one conductive material made of Cu, an alloy containing Cu, Ag, an alloy containing Ag, an alloy containing Pd, Pd, and the like, and an organic vehicle.
  • the unfired mother laminate is cut into chips to obtain an unfired ceramic body.
  • the unfired ceramic body is fired with a predetermined profile to obtain the ceramic body 1.
  • base_body 1 is barrel-polished as needed.
  • the conductive paste for the baking external electrode includes a conductive material, glass frit, and an organic vehicle.
  • the conductive paste for a baked external electrode may contain a small amount of another auxiliary agent as necessary, and may contain an unintended impurity.
  • the conductive material may include, for example, at least one of Cu, an alloy containing Cu, Ag, an alloy containing Ag, Pd, and an alloy containing Pd.
  • glass frit in this embodiment, five types of glass frits related to samples G-1 to G-5 shown in Table 2 and Table 3 were prepared.
  • Table 2 shows the composition of each glass frit.
  • Table 3 shows details of alkali metals and alkaline earth metals in each glass frit. In Table 2, since BaO is separately described, the amount of BaO is not included in the alkaline earth metal.
  • the glass frit according to Sample G-1 has 6.9 wt% Al 2 O 3 , 15.1 wt% B 2 O 3 , and 49.4 wt% BaO. And 6.1 wt% SiO 2 , 17.7 wt% ZnO, and 4.8 wt% alkaline earth metal.
  • the glass frit according to Sample G-1 does not contain an alkali metal.
  • the alkaline earth metal is composed of 4.5 wt% Ca and 0.3 wt% SrO.
  • the glass frit according to Samples G-2 to G-5 has the compositions shown in Table 2 and Table 3, respectively.
  • the glass frit according to Samples G-1 to G-5 is, for example, crushed powder and has an average particle size of about 1.4 to 2.1 ⁇ m.
  • Each glass frit G-1 to G-5 has a softening point (° C.), plating solution solubility (%), and basicity.
  • the basicity of the glass frit contained in the conductive paste for baking the external electrodes is referred to as a second basicity, represented by the symbol B 2.
  • the softening point (° C.) of the glass frit may be represented by the symbol ST.
  • the softening point ST of the glass frit according to Sample G-1 is 529 ° C.
  • the solubility of the plating solution is 1.1%
  • the value of the second basicity B 2 is 0.65.
  • the plating solution solubility is obtained by kneading each glass frit with an organic vehicle, printing it on an alumina plate, and baking it, as will be described later. In this case, after immersing in a plating solution for forming the first layer plating external electrode (Ni plating solution in this embodiment) for 5 hours, how much the weight of the baked glass decreased with respect to the initial value. Measured with a plating solution for forming the first layer plating external electrode (Ni plating solution in this embodiment) for 5 hours.
  • conductive paste for external electrodes of the present embodiment for example, those having the composition shown in Table 4 can be used as the organic vehicle.
  • This organic vehicle contains 15% by weight of acrylic resin having a weight average molecular weight of 12 ⁇ 10 4 , 5% by weight of alkyd resin having a weight average molecular weight of 8 ⁇ 10 3 , and 80% by weight of terpineol as a solvent. Yes.
  • the above-described conductive material, glass frit, and organic vehicle are mixed together with an auxiliary agent as necessary so as to have a predetermined composition. Subsequently, the prepared material is kneaded and dispersed by a three-roll mill or the like to produce a conductive paste for a baked external electrode.
  • a conductive paste 3 'for baking external electrodes is applied to both ends of the ceramic body 1.
  • coating can be performed by the dip construction method, for example.
  • the applied paste for conductive electrode 3 ′ for baking external electrode is controlled in an atmosphere using, for example, a mixed gas of N 2 —H 2 —O 2 , for example, a maximum temperature of 830 shown in FIG.
  • the ceramic body 1 is baked with a profile (solid line) of ° C. or a profile (broken line) with a maximum temperature of 850 ° C.
  • the maximum temperature of the baking profile of the conductive paste for baking external electrodes may be represented by the symbol BT.
  • a pair of baked external electrodes 3 are formed at both ends of the ceramic body 1 as shown in FIG.
  • the baked external electrodes 3 are connected to predetermined internal electrodes 2, respectively.
  • the conductive material contained in the internal electrode 2 and the conductive material contained in the baked external electrode 3 are mutually diffused.
  • a glass layer 4 resulting from the glass material contained in the conductive paste used to form the baked external electrode 3 is formed at the interface between the ceramic body 1 and the baked external electrode 3.
  • the glass layer 4 has the glass layer extension part 4a extended from the interface of the ceramic body 1 and the baking external electrode 3 to the surface of the ceramic body 1 in which the baking external electrode 3 is not formed. Yes.
  • the extending length of the glass layer extending portion 4a is mainly determined by the composition of the glass frit contained in the conductive paste for baking external electrode and the maximum when baking the conductive paste for baking external electrode. It is influenced by the temperature and the time that the glass frit is kept above the softening point.
  • the maximum temperature BT of the baking profile is 30 ° C. or more higher than the softening point ST of the glass frit contained in the conductive paste, in many types of glass frit, the extension length of the glass layer extending portion 4a is 10 ⁇ m. This can be done.
  • the glass layer 4 is derived from the glass material contained in the conductive paste for the external electrode for baking, and includes the glass material (component) contained in the ceramic material used to form the ceramic body 1. In some cases, this case is also included in the scope of the present invention.
  • the Ni-plated external electrode 5 is formed on the surface of the baked external electrode 3 by a method generally used in the manufacturing process of the chip-shaped ceramic electronic component.
  • the Sn plating external electrode 6 is formed on the surface of the Ni plating external electrode 5 by a method generally performed in the same manufacturing process of the chip-shaped ceramic electronic component.
  • the ceramic electronic component 100 according to this embodiment is completed.
  • FIG. 6 shows a cross-sectional view of a ceramic electronic component 200 according to the second embodiment of the present invention.
  • the ceramic electronic component 200 is different from the ceramic electronic component 100 according to the first embodiment shown in FIG. 1 in that an internal electrode is not formed inside the ceramic body 11. Other configurations of the ceramic electronic component 200 are the same as those of the ceramic electronic component 100.
  • the ceramic body 11 and the baked external electrode 3 pass through a glass layer non-formation portion (not shown) generated in, for example, a ball shape of the glass layer 4 formed at the interface between them. Contact (conduction).
  • the ceramic green sheets are laminated and pressed to produce an unfired mother laminated body. Only ceramic green sheets on which electrode patterns for electrodes are not formed may be laminated.
  • the NTC thermistor is shown as the ceramic electronic component 100 according to the first embodiment and the ceramic electronic component 200 according to the second embodiment, the type of the ceramic electronic component is not limited to this, for example, a PTC thermistor, Other ceramic electronic components may be used.
  • NTC thermistors ceramic electronic parts related to Samples 1 to 11 shown in Table 5 were manufactured.
  • the structure of the ceramic electronic component according to Samples 1 to 11 was the same as that of the ceramic electronic component 100 according to the first embodiment shown in FIG. Further, the manufacturing method of the ceramic electronic component according to Samples 1 to 11 was the same as the manufacturing method of the ceramic electronic component 100 according to the first embodiment shown in FIGS. 3 (A) to 4 (E). .
  • 50 ceramic electronic components according to Samples 1 to 11 were manufactured.
  • Ceramic body according to each sample C-1 ⁇ C-4 has a first basicity B 1, respectively. Specifically, the first basicity B 1 of the ceramic according to Sample C- 1 is 0.46. The first basicity B 1 of the ceramic according to Sample C-2 is 0.44. The first basicity B 1 of the Ramic sample C-3 is 0.48. The first basicity B 1 of the ceramic according to Sample C-4 is 0.38.
  • the conductive paste for the baked external electrode includes glass frit, a conductive material, and an organic vehicle.
  • glass frit was mixed at a rate of 25.2% by volume, conductive material at 4.5% by volume, and organic vehicle at a rate of 70.3% by volume.
  • the glass frit As the glass frit, five types of glass frit according to Samples G-1 to G-5 shown in Table 2 and Table 3 were prepared.
  • the glass frit according to each of samples G-1 to G-5 has second basicity B 2 , softening point ST, and plating solution solubility, respectively.
  • the glass frit according to Sample G-1 has a second basicity B 2 of 0.65, a softening point ST of 529 ° C., and a plating solution solubility of 1.1%.
  • the second basicity B 2 , softening point ST, and plating solution solubility of the glass frit relating to Samples G-2 to G-5 are as shown in Table 2.
  • the conductive material As the conductive material, three types of alloys of Cu, Ag, Ag and Pd (Ag 95% by weight, Pd 5% by weight) were prepared.
  • the organic vehicle with document number V-1 shown in Table 4 was prepared as the organic vehicle.
  • the baking of the conductive paste for the external electrode to be baked on the ceramic body is either the profile shown with a maximum temperature BT of 830 ° C. (solid line) or the profile with a maximum temperature BT of 850 ° C. (broken line). did.
  • the presence or absence of the glass layer extending portion means that the maximum temperature BT during baking of the conductive paste for baking external electrode and the glass material (glass) contained in the conductive paste for baking external electrode It has been found that it is influenced by the relationship between the frit) and the softening point ST.
  • the present inventor has found that the “plating solution resistance of the glass layer” is affected by the solubility of the plating solution of the glass material (glass frit) contained in the conductive paste for baking external electrodes.
  • the inventor of the present application states that the “excessive reaction between the glass material and the ceramic body” means that the basicity (first basicity B 1 ) of the ceramic body and the glass material contained in the conductive paste for baking external electrodes. It was found that it was influenced by the relationship with the basicity (second basicity B 2 ) of (glass frit).
  • ⁇ indicates that the glass layer extending portion having a length of 10 ⁇ m or more is formed from the outer edge of the external electrode, and the glass layer extending portion is formed. The case where it was not formed or less than 10 ⁇ m even if formed was designated as “x”. If the length of the glass layer extension is 10 ⁇ m or more and less than 10 ⁇ m, the glass layer extension protects the surface of the ceramic body immediately below the outer edge of the external electrode to be protected from the plating solution. However, according to a separately obtained finding that the protection is insufficient if it is less than 10 ⁇ m.
  • the maximum temperature BT during baking of the conductive paste for baking external electrode and the glass material contained in the conductive paste for baking external electrode It was found that the difference from the softening point ST (BT-ST) is preferably 30 ° C. or higher.
  • the ceramic electronic parts according to Samples 1 to 4, 6 to 8, 10, and 11 in which the plating solution solubility of the glass material contained in the conductive paste for baking external electrodes is 3.3% or less The “plating solution resistance of the glass layer” was “ ⁇ ”.
  • the ceramic electronic component according to Sample 5 having a plating solution solubility of 10.7% the glass layer extension portion was not formed in the first place, and the evaluation of the “plating solution resistance of the glass layer” was impossible. Since the ceramic electronic component according to Sample 9 having a plating solution solubility of 10.7% was eroded in 17 out of the total 50, the “plating solution resistance of the glass layer” was “ ⁇ ”. It was.
  • the solubility of the plating solution of the glass material (glass frit) contained in the conductive paste for the baked external electrode is set to 3. It turned out that it is preferable to make it 3% or less.
  • of 0.27 cracking or chipping occurred in 8 out of 50 ceramic bodies.
  • the basicity of the oxide melt can be represented by an average oxygen ion activity (conceptual basicity) obtained by calculation from the composition of the target system.
  • Bonding force between M i -O oxide M i O can be represented by the attraction A i between the cations and the oxygen ions. This A i is expressed by the following equation (2).
  • Z i is the M i component cation valence.
  • r i is the M i component cation radius, and its unit is angstrom.
  • Zo 2 ⁇ is the anion valence, and ro 2 ⁇ is the anion radius.
  • B i 0 ⁇ 1 / A i (3)
  • B i 0 ⁇ 1 / A i (3)
  • of 0.21 or less does not cause cracking or chipping of the ceramic body due to excessive reaction between the glass material and the ceramic body, and

Abstract

　焼付外部電極の外縁近傍のセラミック素体の表面に、導電性ペーストに含まれるガラス材料に起因するガラス層を形成し、めっき液からセラミック素体を保護する。　セラミック電子部品１００は、セラミック素体１と、焼付外部電極３と、めっき外部電極５、６とを備え、焼付外部電極３とセラミック素体１との界面には、導電性ペーストに含まれるガラス材料に起因するガラス層４が形成され、ガラス層４が、セラミック素体１と焼付外部電極３との界面から、焼付外部電極３が形成されていないセラミック素体１の表面に延出するようにした。

Description

セラミック電子部品およびその製造方法
　本発明は、セラミック素体に導電性ペーストが焼付けられて焼付外部電極が形成され、さらに焼付外部電極の表面にめっき外部電極が形成されたセラミック電子部品に関し、さらに詳しくは、焼付外部電極の外縁近傍のセラミック素体の表面に、導電性ペーストに含まれるガラス材料に起因するガラス層が形成されたセラミック電子部品に関する。
　また、本発明は、セラミック電子部品の製造方法に関する。
　セラミック電子部品において、セラミック素体に導電性ペーストが焼付けられて焼付外部電極が形成され、さらに焼付外部電極の表面にめっきによりめっき外部電極が形成される場合がある。めっき外部電極は、例えば、実装時のはんだ付け性の向上や、焼付外部電極の保護などを目的に形成される。例えば、焼付外部電極側から、第１層がＮｉ層、第２層がＳｎ層からなるめっき外部電極では、第１層のＮｉめっき層が焼付外部電極をいわゆるはんだ喰われから保護し、第２層のＳｎめっき層がはんだ付け性の向上に寄与する。
　ところで、セラミック電子部品のめっき工程は、通常電解めっきによって行われ、使用されるめっき液は強酸性であることが多い。
　そのようなめっき工程において、強酸性のめっき液がセラミック素体と焼付外部電極との間に浸入した場合、焼付外部電極の外縁の直下のセラミック素体を浸食する。さらに、浸食が発生したセラミック電子部品を電子機器に実装して使用している間に、何らかの理由でその浸食部分に水分が付着すると、外部電極の金属がイオン化し、電界方向に沿ってマイグレーションが発生する。
　このマイグレーションが放電の経路となり、セラミック電子部品が短絡し、延いては破壊に至る虞があった。
　また、セラミック電子部品においては、例えばサーミスタのように、セラミック素体が導電性を有している場合がある。そして、そのような導電性を有するセラミック素体に対して、めっき外部電極を形成する場合に、めっき膜が、焼付外部電極の表面だけではなく、本来付着すべきではないセラミック素体の表面に付着してしまう場合があった。そして、外部電極間が、セラミック素体の表面に付着しためっき膜によって繋がってしまうと、外部電極間が短絡してしまい不良となってしまう虞があった。
　そこで、従来のセラミック電子部品では、めっき工程において、セラミック素子の焼付外部電極の外縁の直下の部分にめっき液による浸食が発生しないように、またセラミック素子が導電性を有していてもセラミック素子の表面にめっき膜が付着しないように、種々の工夫が施されている。
　例えば、特許文献１（特開平５－２５１２１０号公報）に記載されたセラミック電子部品（導電性チップ型セラミック素子）３００は、次の方法により製造される。
　まず、図７（Ａ）に示すように、未焼成のセラミック素体１０１を用意する。
　次に、図７（Ｂ）に示すように、未焼成のセラミック素体１０１を焼成して焼成済みのセラミック素体１０２を得る。
　次に、図７（Ｃ）に示すように、焼成済みのセラミック素体１０２の表面全面に、真空蒸着法、スパッタリング法、イオンプレーティング法のような物理蒸着法（ＰＶＤ法）または化学蒸着法（ＣＶＤ法）により、厚さ０．１～２μｍの、ＳｉＯ2膜、ＳｉＯ2とＡｌ2Ｏ3などの酸化物の薄膜、ＳｉＯ2などの酸化物を主成分とするガラスの薄膜からなる絶縁性の無機物層１０３を形成する。この無機物層１０３は、後述する焼付電極を形成するときの焼成温度より高い融点または軟化点を有することが必要である。
　次に、図７（Ｄ）に示すように、表面全面に無機物層１０３が形成されたセラミック素体１０２の両端部表面に、ディッピング法などにより、Ａｇ、Ａｕなどの金属粉末と、無機結合材とを含む導電性ペースト１０４を塗布する。無機結合材の例としては、ＳｉＯ2などの酸化物を主成分とする、ほうけい酸系ガラス、ほう酸亜鉛系ガラス、ほう酸カドミウム系ガラス、けい酸鉛亜鉛系ガラスなどのガラス微粒子があげられる。塗布された導電性ペースト１０４中には無機結合材が均一に分散している。
　次に、図７（Ｅ）に示すように、セラミック素体１０２の両端部表面に塗布された導電性ペースト１０４を焼き付け、焼付外部電極（焼付電極層）１０５を形成する。この時、導電性ペースト１０４の中の無機結合材は、導電性ペースト１０４に接触する無機物層１０３と反応して、無機物層１０３を溶融させる。そして、溶融した無機物層１０３は、導電性ペースト１０４の中に取り込まれる。この結果、セラミック素体１０２と焼付外部電極１０５との間には、無機物層１０３は存在しなくなる。
　次に、図７（Ｆ）に示すように、焼付外部電極１０５の表面に、Ｎｉめっき外部電極（Ｎｉめっき層）１０６を形成する。
　最後に、図７（Ｇ）に示すように、Ｎｉめっき外部電極１０６の表面に、Ｓｎめっき外部電極（Ｓｎめっき層）１０７を形成し、従来のセラミック電子部品３００を完成させる。
　Ｎｉめっき外部電極１０６の形成時、およびＳｎめっき外部電極１０７の形成時においては、セラミック素体１０２の焼付外部電極１０５が形成されていない表面が無機物層１０３によって保護されているため、めっき液によってセラミック素体１０２の焼付外部電極１０５の外縁の直下の部分に浸食が発生してしまうことがなく、またセラミック素体１０２の表面にめっき膜が付着してしまうことがない。
　また、特許文献２（特開平６－２９０９８９号公報）に記載されたセラミック電子部品（チップ状回路部品）４００は、次の方法により製造される。
　まず、図８（Ａ）に示すように、チップ状のセラミック素体２０１を用意する。
　次に、図８（Ｂ）に示すように、このセラミック素体２０１の端面に、例えばディップ法などの手段でマスカントインクなどのレジスト２０２を塗布し、硬化させる。
　次に、この状態で、セラミック素体２０１を真空蒸着装置に入れ、図８（Ｃ）に示すように、その全面に保護膜材料を蒸着し、保護膜２０３を形成する。この保護膜２０３は、例えば非晶質の酸化アルミニウム、酸化珪素或は酸化ジルコニウムなどの無機物からなる非晶質薄膜である。なお、保護膜２０３は、物理蒸着法の他に噴霧熱分解法、化学的気相成長法（ＣＶＤ）、スパッタリング法によっても形成できる。
　次に、図８（Ｄ）に示すように、セラミック素体２０１の両端のレジスト２０２を除去する。これにより、セラミック素体２０１の端面の保護膜２０３もレジスト２０２と共に除去され、セラミック素体２０１の両側面と上下面にのみに保護膜２０３が残される。
　次に、図８（Ｅ）に示すように、保護膜３が形成されたセラミック素体２０１の保護膜２０３が設けられていない両端部に、ディップ法などの手段でＡｇペーストなどの導電ペーストを塗布し、これを焼き付けて焼付外部電極（導体膜）２０４を形成する。
　次に、図８（Ｆ）に示すように、焼付外部電極２０４の表面に、Ｎｉめっき外部電極（導体膜）２０５を形成する。
　最後に、図８（Ｇ）に示すように、Ｎｉめっき外部電極２０５の表面に、Ｓｎめっき外部電極（導体膜）２０６を形成し、従来のセラミック電子部品４００を完成させる。なお、Ｓｎめっき外部電極２０６に代えて、はんだめっき外部電極としても良い。
　Ｎｉめっき外部電極２０５の形成時、およびＳｎめっき外部電極２０６の形成時においては、セラミック素体２０１の焼付外部電極２０５が形成されていない表面が無機物層２０３によって保護されているため、めっき液によってセラミック素体２０１の焼付外部電極２０４の外縁の直下の部分に浸食が発生してしまうことがなく、またセラミック素体２０１の表面にめっき膜が付着してしまうことがない。
特開平５－２５１２１０号公報 特開平６－２９０９８９号公報
　上述した従来の技術には、次のような課題があった。
　まず、特許文献１（特開平５－２５１２１０号公報）に記載された方法は、図７（Ｃ）に示すように、焼成済みのセラミック素体１０２の表面全面に、絶縁性の無機物層１０３を形成する工程が余分に必要になる。この無機物層１０３の形成は、真空蒸着法、スパッタリング法、イオンプレーティング法のような物理蒸着法（ＰＶＤ法）または化学蒸着法（ＣＶＤ法）によりおこなわなければならず、製造が煩雑で、製造時間が長くなり、コストが高くなってしまうという問題があった。
　また、量産工程においては大量の製品を同時に製造するが、特許文献１に記載された方法では、セラミック素体１０２の表面全面に酸化物やガラスの無機物層１０３が形成されているため、ガラスペースト１０４をセラミック素体１０２に焼き付けて焼付外部電極１０５を形成する時などに、複数のセラミック素体１０２同士が張り付いてしまったり、セラミック素体１０２と焼成冶具とが張り付いてしまったりする虞があった。すなわち、歩留まりが低下してしまう虞があった。
　さらに、特許文献１に記載された方法は、図７（Ｅ）に示すように、ガラスペースト１０４をセラミック素体１０２に焼き付けて焼付外部電極１０５を形成する時に、溶融した無機物層１０３がガラスペースト１０４の無機結合材に吸収されるが、このとき無機結合材の組成が変質して、セラミック素体１０２と過剰反応してしまったり、形成された焼付外部電極１０５の表面にガラス層が形成されてしまったりする虞があった。すなわち、無機結合材の組成の変質に起因して、新たな製品不良が発生する虞があった。
　一方、特許文献２（特開平６－２９０９８９号公報）に記載された方法は、図８（Ｂ）に示すように、ディップ法などの手段でマスカントインクなどのレジスト２０２を塗布する工程、塗布したレジスト２０２を硬化させる工程、図８（Ｃ）に示すように、物理蒸着法、噴霧熱分解法、化学的気相成長法（ＣＶＤ）、スパッタリング法などにより、セラミック素体２０１の表面全面に保護膜２０３を形成する工程、図８（Ｄ）に示すように、セラミック素体２０１の両端のレジスト２０２を除去する工程などが必要であり、製造が煩雑で、製造時間が長くなり、コストが高くなってしまうという問題があった。
　本発明は、上述した従来の課題を解決するためになされたものであり、その手段として本発明のセラミック電子部品は、セラミック素体と、セラミック素体に、導電性材料とガラス材料とを含む導電性ペーストが焼付けられて形成された焼付外部電極と、焼付外部電極の表面に形成されためっき外部電極と、を備え、焼付外部電極とセラミック素体との界面には、導電性ペーストに含まれるガラス材料に起因するガラス層が形成され、ガラス層が、セラミック素体と焼付外部電極との界面から、焼付外部電極が形成されていないセラミック素体の表面に延出するようにした。
　また、本発明のセラミック電子部品の製造方法は、セラミック素体を焼成する工程と、セラミック素体に、導電性材料とガラス材料とを含む導電性ペーストを塗布する工程と、塗布された導電性ペーストを焼付けて、セラミック素体に焼付外部電極を形成するとともに、焼付外部電極とセラミック素体との界面、およびその界面から焼付外部電極が形成されていないセラミック素体の表面に延出して、導電性ペーストに含まれるガラス材料に起因するガラス層を形成する工程と、焼付外部電極の表面にめっき外部電極を形成する工程と、を備えるようにした。
　なお、本発明のセラミック部品、および本発明のセラミック電子部品の製造方法においては、セラミック素体の表面に延出したガラス層は、焼付外部電極の外縁から１０μｍ以上延出しており、焼付外部電極の外縁が、全周にわたってセラミック素体の表面と接触していないことが好ましい。この場合には、めっき液によるセラミック素子の焼付外部電極の外縁の直下の部分の浸食と、外部電極と外部電極との間のセラミック素子の表面に付着しためっき膜による短絡とを、より確実に防止することができる。
　また、導電性ペーストのセラミック素体への焼付温度は、導電性ペーストに含まれるガラス材料の軟化点よりも３０℃以上高いことが好ましい。この場合には、ガラス層を、セラミック素体と焼付外部電極との界面から、焼付外部電極が形成されていないセラミック素体の表面に容易に延出させることができる。
　また、ガラス層の、めっき外部電極を形成する際に使用しためっき液に５時間浸漬した後のめっき液溶解性が３．３％以下であることが好ましい。この場合には、ガラス層により、セラミック素体をめっき液からより確実に保護することができる。
　また、セラミック素体が第１塩基度を有し、導電性ペーストに含まれるガラス材料が第２塩基度を有し、第１塩基度と第２塩基度との差の絶対値が０．２１以下（第１塩基度と第２塩基度との差が０である場合を含む）であることが好ましい。この場合には、ガラス材料とセラミック素体が過剰に反応して、セラミック素体が破損してしまうことなどを防止することができる。
　なお、導電性材料は、例えば、Ｃｕ、Ｃｕを含む合金、Ａｇ、Ａｇを含む合金、Ｐｄ、およびＰｄを含む合金の少なくとも１つを含むものとすることができる。
　本発明のセラミック電子部品は、めっき外部電極を形成する際に、焼付外部電極の外縁近傍のセラミック素体の表面がガラス層によって保護されているため、めっき液によってセラミック素子の焼付外部電極の外縁の直下の部分に浸食が発生してしまうことがない。また、外部電極と外部電極との間が、セラミック素子の表面に付着しためっき膜によって短絡してしまうことがない。さらに、製造するにあたって、特別な工程を追加する必要がない。
　また、本発明のセラミック電子部品の製造方法によれば、特別な工程を追加することなく、導電性ペーストに含まれるガラス材料に起因するガラス層を、焼付外部電極とセラミック素体の界面から焼付外部電極が形成されていないセラミック素体の表面に延出させた状態で、容易に形成することができる。そして、その延出して形成されたガラス層により、めっき外部電極を形成する工程において、焼付外部電極の外縁近傍のセラミック素体の表面を保護することができるため、めっき液によってセラミック素子の焼付外部電極の外縁の直下の部分に浸食が発生してしまうことがない。また、外部電極と外部電極との間が、セラミック素子の表面に付着しためっき膜によって短絡してしまうことがない。
第１実施形態に係るセラミック電子部品１００を示す断面図である。 セラミック電子部品１００の上面方向の走査型電子顕微鏡（ＳＥＭ）写真である。 図３（Ａ）～（Ｃ）は、それぞれ、セラミック電子部品１００の製造方法の一例において適用される工程を示す断面図である。 図４（Ｄ）、（Ｅ）は、図３の続きであり、それぞれ、セラミック電子部品１００の製造方法の一例において適用される工程を示す断面図である。 図３（Ｃ）に示したセラミック電子部品１００の焼付外部電極用の導電性ペースト焼付工程における、２種類の焼付プロファイルを示すグラフである。 第２実施形態に係るセラミック電子部品２００を示す断面図である。 図７（Ａ）～（Ｇ）は、それぞれ、従来の電子部品３００の製造方法において適用される工程を示す斜視図である。 図８（Ａ）～（Ｇ）は、それぞれ、従来の電子部品４００の製造方法において適用される工程を示す斜視図である。
　以下、図面とともに、本発明を実施するための形態について説明する。
（第１実施形態）
　図１に、本発明の第１実施形態に係るセラミック電子部品１００の断面図を示す。また、図２に、セラミック電子部品１００の上面方向のＳＥＭ写真を示す。なお、図１においては、説明の便宜上、外部電極部分等の縮尺を調整している（誇張して示している）ため、図１と図２とに示されたセラミック電子部品１００の外観形状は一致していない。
　本実施形態においては、セラミック電子部品１００はＮＴＣサーミスタ、すなわち負の抵抗温度係数を有するサーミスタである。ただし、セラミック電子部品１００がＮＴＣサーミスタに限定されることはない。
　セラミック電子部品１００は、例えば、幅０．５ｍｍ、高さ０．５ｍｍ、長さ１．０ｍｍの大きさからなる。
　セラミック電子部品１００はセラミック素体１を備える。本実施形態のセラミック電子部品１００においては、セラミック素体１の内部に内部電極２が積層されている。なお、セラミック電子部品１００においては、セラミック素体１の内部に内部電極２が積層されているが、本発明のセラミック電子部品１００において、内部電極２は必須のものではなく、内部電極２を備えないセラミック素体を用いても良い。また、セラミック素体１の内部に内部電極２が積層される場合においても、層数は任意である。
　セラミック素体１の両端には、外部電極用導電性ペーストを塗布し、焼き付けて、１対の焼付外部電極３が形成されている。焼付外部電極３は、それぞれ、所定の内部電極２と接続されている。内部電極２と焼付外部電極３との接続部分は、内部電極２に含まれる導電性材料と焼付外部電極３に含まれる導電性材料とが相互に拡散している。
　セラミック素体１と焼付外部電極３との界面には、焼付外部電極３を形成するのに使用した導電性ペーストに含まれるガラス材料（ガラスフリット）に起因するガラス層４が形成されている。
　ガラス層４は、セラミック素体１と焼付外部電極３との界面から、焼付外部電極３が形成されていないセラミック素体１の表面に延出したガラス層延出部４ａを有している。なお、ガラス層延出部４ａは、焼付外部電極４の外縁から１０μｍ以上延出し、焼付外部電極３の外縁が、全周にわたってセラミック素体１の表面と接触していないことが好ましい。この場合には、後述するＮｉめっき外部電極５、Ｓｎめっき外部電極６を形成する際に、ガラス層延出部４ａにより、焼付外部電極３の外縁近傍のセラミック素体１の保護が確実になるからである。
　ガラス層４は、焼付外部電極３を形成するのに使用した導電性ペーストに含まれるガラス材料に起因するものであるが、セラミック素体１（セラミック素体１を形成するために用いたセラミック材料）などに含まれるガラス材料（成分）を含む場合もあり、その場合も本発明の範囲内に含まれる。
　焼付外部電極３の表面には、Ｎｉめっき外部電極５が形成されている。
　Ｎｉめっき外部電極５の表面には、Ｓｎめっき外部電極６が形成されている。
　以上の構造からなる、本実施形態に係るセラミック電子部品１００は、例えば、図３（Ａ）～図４（Ｅ）に示す方法により製造される。
　まず、図３（Ａ）に示すように、内部に内部電極２が積層されたセラミック素体１を作製する。
　具体的には、まず、所定の出発原料を所定の割合で混合して原料を得る。作製されるセラミック素体１を構成するセラミックの組成は任意であるが、所望のセラミックの組成となるように出発原料を選定し、それらを所定の割合で混合して、原料を得る。
　セラミック素体１を構成するセラミックの組成としては、例えば、表１に示す試料Ｃ－１～Ｃ－４の組成（組成系）とすることができる。
Figure JPOXMLDOC01-appb-T000001
　例えば、試料Ｃ－１は、Ｍｎ－Ｎｉ－Ｆｅ系のＮＴＣサーミスタ用セラミックである。
　試料Ｃ－１のＭｎ－Ｎｉ－Ｆｅ系ＮＴＣサーミスタ用セラミックを得るためには、出発原料に、例えば、Ｍｎ3Ｏ4、ＮｉＯ、Ｆｅ2Ｏ3を用い、これらを所定の割合で混合して原料を得ることができる。
　同様に、試料Ｃ－２はＭｎ－Ｎｉ－Ａｌ系ＮＴＣサーミスタ用セラミック、試料Ｃ－３はＭｎ－Ｎｉ－Ｆｅ－Ｔｉ系ＮＴＣサーミスタ用セラミック、試料Ｃ－４はＭｎ－Ｎｉ－Ｃｏ－Ｔｉ系ＮＴＣサーミスタ用セラミックであり、それぞれ、出発原料を選択し、それらを所定の割合で混合して原料を得ることができる。
　セラミック素体１を構成するセラミックは、それぞれ、塩基度を有する。本実施形態においては、焼成後のセラミック素体１を構成するセラミックの塩基度を第１塩基度と称し記号Ｂ1で表わす。
　試料Ｃ－１～Ｃ－４に係るセラミックは、焼成後に、それぞれ、表１に記載した第１塩基度Ｂ1を有する。例えば、試料Ｃ－１に係るセラミックは、Ｍｎ3Ｏ4、ＮｉＯ、Ｆｅ2Ｏ3を所定の割合で混合したことにより、第１塩基度Ｂ1が０．４６になった。同様に、試料Ｃ－２に係るセラミックの第１塩基度Ｂ1は０．４４になった。試料Ｃ－３に係るセラミックの第１塩基度Ｂ1は０．４８になった。試料Ｃ－４に係るセラミックの第１塩基度Ｂ1は０．３８になった。
　次に、上記の原料を仮焼し、粉砕し、仮焼粉末を得る。
　次に、仮焼粉末と有機ビヒクルとを所定の割合で混合して、セラミックスラリーを得る。このとき、必要に応じて、可塑剤、分散剤なども混合する。
　次に、セラミックスラリーをドクターブレード法等によりシート形成し、セラミックグリーンシートを得る。
　次に、セラミックグリーンシートを矩形板状に打ち抜く。
　次に、打ち抜いた所定のセラミックグリーンシートに、必要に応じて、内部電極用の導電性ペーストを所定の形状に印刷して、電極パターンを形成する。
　内部電極用の導電性ペーストは、例えば、Ｃｕ、Ｃｕを含む合金、Ａｇ、Ａｇを含む合金、Ｐｄ、Ｐｄを含む合金などからなる少なくとも１種類の導電性材料と、有機ビヒクルとを含む。
　次に、電極パターンの形成されたセラミックグリーンシートと、電極パターンの形成されていないセラミックグリーンシートとを、所定の順番に所定の枚数積層し、加圧して、未焼成のマザー積層体を得る。
　次に、未焼成のマザー積層体をチップ状に切断し、未焼成のセラミック素体を得る。
　次に、未焼成のセラミック素体を、所定のプロファイルで焼成してセラミック素体１を得る。そして、必要に応じて、セラミック素体１をバレル研磨する。
　一方、セラミック素体１とは別に、焼付外部電極用の導電性ペーストを作製する。
　焼付外部電極用の導電性ペーストは、導電性材料と、ガラスフリットと、有機ビヒクルを含む。焼付外部電極用の導電性ペーストは、必要に応じてさらに別の微量の助剤を含む場合があり、また意図しない不純物を含む場合がある。
　導電性材料は、例えば、Ｃｕ、Ｃｕを含む合金、Ａｇ、Ａｇを含む合金、Ｐｄ、およびＰｄを含む合金の少なくとも１つを含むものとすることができる。
　ガラスフリットとして、本実施形態においては、表２および表３に示す、試料Ｇ－１～Ｇ－５に係る５種類のガラスフリットを用意した。
　表２は、各ガラスフリットの組成を示している。表３は、各ガラスフリット中の、アルカリ金属およびアルカリ土類金属の詳細を示している。なお、表２においては、ＢａＯを別途記載しているため、アルカリ土類金属には、ＢａＯの量を含めていない。
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　例えば、試料Ｇ－１に係るガラスフリットは、表２に示すように、６．９重量％のＡｌ2Ｏ3と、１５．１重量％のＢ2Ｏ3と、４９．４重量％のＢａＯと、６．１重量％のＳｉＯ2と、１７．７重量％のＺｎＯと、４．８重量％のアルカリ土類金属とを含んでいる。試料Ｇ－１に係るガラスフリットは、アルカリ金属を含んでいない。アルカリ土類金属は、表３に示すように、４．５重量％のＣａと、０．３重量％のＳｒＯからなる。
　同様に、試料Ｇ－２～Ｇ－５に係るガラスフリットは、それぞれ、表２および表３に示す組成からなる。
　試料Ｇ－１～Ｇ－５に係るガラスフリットは、例えば、破砕粉形状で、平均粒形が１．４～２．１μｍ程度の大きさからなる。
　各ガラスフリットＧ－１～Ｇ－５は、それぞれ、軟化点（℃）と、めっき液溶解性（％）と、塩基度とを有する。なお、本実施形態においては、焼付外部電極用の導電性ペーストに含まれるガラスフリットの塩基度を第２塩基度と称し、記号Ｂ2で表わす。また、以下において、ガラスフリットの軟化点（℃）を記号ＳＴで表す場合がある。
　例えば、試料Ｇ－１に係るガラスフリットの軟化点ＳＴは５２９℃であり、メッキ液溶解性は１．１％であり、第２塩基度Ｂ2の値は０．６５である。
　めっき液溶解性は、各ガラスフリットを有機ビヒクルと混錬し、アルミナ板上に印刷して焼き付けたものを、後述する、めっき外部電極を形成する際のめっき液（めっき外部電極が複数の層からなる場合は、第１層目のめっき外部電極を形成する際のめっき液；本実施形態においてはＮｉめっき液）に５時間浸漬した後に、焼き付けガラス重量が初期値に対してどれだけ減少したかで測定した。
　本実施形態の外部電極用の導電性ペーストにおいては、有機ビヒクルとして、例えば、表４に示す組成のものを使用することができる。
Figure JPOXMLDOC01-appb-T000004
　この有機ビヒクルには、重量平均分子量が１２×１０4のアクリル樹脂１５重量％と、重量平均分子量が８×１０3のアルキド樹脂５重量％と、溶媒であるテルピネオール８０重量％とが含まれている。
　上述した導電性材料と、ガラスフリットと、有機ビヒクルとを、必要に応じて助剤とともに、所定の組成になるように調合する。続いて、調合された材料を、三本ロールミルなどにより混錬、分散させて、焼付外部電極用の導電性ペーストを作製する。
　次に、図３（Ｂ）に示すように、セラミック素体１の両端に、焼付外部電極用の導電性ペースト３’を塗布する。塗布は、例えば、ディップ工法により行なうことができる。
　次に、塗布した焼付外部電極用の導電性ペースト３’を、例えばＮ2－Ｈ2－Ｏ2混合ガスを用いて雰囲気制御したトンネル炉にて、例えば、図５に示す、最高温度が８３０℃のプロファイル（実線）、または最高温度が８５０℃のプロファイル（破線）で、セラミック素体１に焼付ける。なお、以下において、焼付外部電極用の導電性ペーストの焼付プロファイルの最高温度を記号ＢＴで表す場合がある。
　この結果、図３（Ｃ）に示すように、セラミック素体１の両端に、１対の焼付外部電極３が形成される。焼付外部電極３は、それぞれ、所定の内部電極２と接続されている。内部電極２と焼付外部電極３との接続部分は、内部電極２に含まれる導電性材料と焼付外部電極３に含まれる導電性材料とが相互に拡散している。
　また、セラミック素体１と焼付外部電極３との界面には、焼付外部電極３を形成するのに使用した導電性ペーストに含まれるガラス材料に起因するガラス層４が形成される。
　そして、ガラス層４は、セラミック素体１と焼付外部電極３との界面から、焼付外部電極３が形成されていないセラミック素体１の表面に延出したガラス層延出部４ａを有している。ガラス層延出部４ａの延出する長さは、焼付外部電極３の外縁直下のセラミック素体１をめっき液から保護するためには、長いほど好ましい。なお、ガラス層延出部４ａの延出する長さは、主に、焼付外部電極用の導電性ペーストに含まれるガラスフリットの組成と、焼付外部電極用の導電性ペーストの焼き付けの時の最高温度と、ガラスフリットの軟化点以上の温度に保持された時間とに影響される。焼付プロファイルの最高温度ＢＴが、導電性ペーストに含まれるガラスフリットの軟化点ＳＴよりも３０℃以上高いと、多くの種類のガラスフリットにおいて、ガラス層延出部４ａの延出の長さを１０μｍ以上にすることができる。
　ガラス層４は、焼付外部電極用の導電性ペーストに含まれるガラス材料に起因するものであるが、セラミック素体１を形成するために用いたセラミック材料などに含まれるガラス材料（成分）を含む場合もあり、その場合も本願発明の範囲内に含まれる。
　次に、図４（Ｄ）に示すように、焼付外部電極３の表面に、チップ状のセラミック電子部品の製造工程において一般的に行われている方法により、Ｎｉめっき外部電極５を形成する。続いて、図４（Ｅ）に示すように、Ｎｉめっき外部電極５の表面に、同じくチップ状のセラミック電子部品の製造工程において一般的に行われている方法により、Ｓｎめっき外部電極６を形成し、本実施形態に係るセラミック電子部品１００を完成させる。Ｎｉめっき外部電極５およびＳｎめっき外部電極６の形成の時には、ガラス層延出部４ａが存在することによって、セラミック素子１の焼付外部電極３の外縁の直下の部分に、めっき液によって浸食が発生してしまうことがない。また、ガラス層延出部４ａが存在することによって、外部電極と外部電極との間が、セラミック素子１の表面に付着しためっき膜によって短絡してしまうことがない。
（第２実施形態）
　図６に、本発明の第２実施形態に係るセラミック電子部品２００の断面図を示す。
　セラミック電子部品２００は、図１に示す第１実施形態に係るセラミック電子部品１００と比較して、セラミック素体１１の内部に内部電極が形成されていないところが異なる。セラミック電子部品２００の他の構成は、セラミック電子部品１００と同じである。なお、セラミック電子部品２００においては、セラミック素体１１と焼付外部電極３とが、両者の界面に形成されたガラス層４の、例えば玉状に発生するガラス層非形成部分（図示せず）を通して接触（導通）している。
　なお、セラミック電子部品２００のように、セラミック素体１１の内部に内部電極を形成しないためには、セラミックグリーンシートを積層し、加圧して、未焼成のマザー積層体を作製する際に、内部電極用の電極パターンの形成されていないセラミックグリーンシートのみを積層すればよい。
　以上、第１実施形態に係るセラミック電子部品１００の構造、その製造方法の一例、第２実施形態に係るセラミック電子部品２００の構造について説明した。しかしながら、本願発明がこれらの内容に限定されることはなく、発明の趣旨に沿って、種々の設計変更を加えることができる。
　たとえば、第１実施形態に係るセラミック電子部品１００、第２実施形態に係るセラミック電子部品２００として、ＮＴＣサーミスタを示したが、セラミック電子部品の種類はこれには限定されず、例えばＰＴＣサーミスタや、他のセラミック電子部品であっても良い。
　表５に示す、試料１～１１に係る１１種類のセラミック電子部品（ＮＴＣサーミスタ）を製造した。試料１～１１に係るセラミック電子部品の構造は、図１に示した第１実施形態に係るセラミック電子部品１００と同じ構造とした。また、試料１～１１に係るセラミック電子部品の製造方法は、図３（Ａ）～図４（Ｅ）に示した第１実施形態に係るセラミック電子部品１００の製造方法と同じ製造方法によった。なお、試料１～１１に係るセラミック電子部品は、それぞれ、５０個製造した。
Figure JPOXMLDOC01-appb-T000005
　セラミック素体には、表１に示した試料Ｃ－１～Ｃ－４に係る４種類のセラミック素体を用意した。各試料Ｃ－１～Ｃ－４に係るセラミック素体は、それぞれ第１塩基度Ｂ1を有する。具体的には、試料Ｃ－１に係るセラミックの第１塩基度Ｂ1は０．４６である。試料Ｃ－２に係るセラミックの第１塩基度Ｂ1は０．４４である。試料Ｃ－３に係るラミックの第１塩基度Ｂ1は０．４８である。試料Ｃ－４に係るセラミックの第１塩基度Ｂ1は０．３８である。
　焼付外部電極用の導電性ペーストは、ガラスフリットと、導電性材料と、有機ビヒクルとを含む。本実施例においては、ガラスフリットを２５．２体積％、導電性材料を４．５体積％、有機ビヒクルを７０．３体積％の割合で調合した。
　ガラスフリットには、表２および表３に示した試料Ｇ－１～Ｇ－５に係る５種類のガラスフリットを用意した。各試料Ｇ－１～Ｇ－５に係るガラスフリットは、それぞれ第２塩基度Ｂ2、軟化点ＳＴ、めっき液溶解性を有する。たとえば、試料Ｇ－１に係るガラスフリットの第２塩基度Ｂ2は０．６５、軟化点ＳＴは５２９℃、めっき液溶解性は１．１％である。試料Ｇ－２～Ｇ－５に係るガラスフリットの第２塩基度Ｂ2、軟化点ＳＴ、めっき液溶解性は、表２に記載したとおりである。
　導電性材料には、Ｃｕ、Ａｇ、ＡｇとＰｄの合金（Ａｇが９５重量％、Ｐｄが５重量％）の３種類を用意した。
　有機ビヒクルには、表４に示した資料番号Ｖ－１の有機ビヒクルを用意した。
　焼付外部電極用の導電性ペーストのセラミック素体への焼付けは、図５に示した、最高温度ＢＴが８３０℃のプロファイル（実線）か、最高温度ＢＴが８５０℃のプロファイル（破線）のいずれかとした。
　作製された各試料１～１１に係るセラミック電子部品について、ガラス層延出部が形成されたかどうかの「ガラス層延出部の形成有無」、めっき外部電極形成後に焼付外部電極の外縁の直下のセラミック素体表面に浸食がなかったかどうかの「ガラス層の耐めっき液性」、セラミック素体への焼付外部電極用の導電性ペーストの焼付けにおいてセラミック素体に損傷がなかったかの「ガラス材料とセラミック素体との過剰反応」について評価した。
　本件発明者は、「ガラス層延出部の形成有無」は、焼付外部電極用の導電性ペーストの焼付けの時の最高温度ＢＴと、焼付外部電極用の導電性ペーストに含まれるガラス材料（ガラスフリット）の軟化点ＳＴとの関係に影響されることを見出した。
　また、本件発明者は、「ガラス層の耐めっき液性」は、焼付外部電極用の導電性ペーストに含まれるガラス材料（ガラスフリット）のめっき液溶解性に影響されることを見出した。
　また、本願発明者は、「ガラス材料とセラミック素体との過剰反応」は、セラミック素体の塩基度（第１塩基度Ｂ1）と、焼付外部電極用の導電性ペーストに含まれるガラス材料（ガラスフリット）の塩基度（第２塩基度Ｂ2）との関係に影響されることを見出した。
　以下、順に説明する。
　まず、「ガラス層延出部の形成有無」については、焼付外部電極の外縁から１０μｍ以上の長さのガラス層延出部が形成された場合を「○」、ガラス層延出部が形成されなかった、または形成されても１０μｍ未満であった場合を「×」とした。ガラス層延出部の長さを１０μｍ以上と未満とで区別したのは、１０μｍ以上であれば、ガラス層延出部が焼付外部電極の外縁の直下のセラミック素体の表面をめっき液から保護するが、１０μｍ未満であれば保護が不十分であるという別途得られた知見によった。
　表５から分かるように、焼付外部電極用の導電性ペーストの焼付けの時の最高温度ＢＴと、焼付外部電極用の導電性ペーストに含まれるガラス材料の軟化点ＳＴとの差（ＢＴ－ＳＴ）が、３０℃以上である試料１～４、６～１１に係るセラミック電子部品は、「ガラス層延出部の形成有無」が「○」であった。一方、３０℃未満（１０℃）である試料５に係るセラミック電子部品は、「ガラス層延出部の形成有無」が「×」であった。以上より、１０μｍ以上のガラス層延出部を形成するためには、焼付外部電極用の導電性ペーストの焼付けの時の最高温度ＢＴと、焼付外部電極用の導電性ペーストに含まれるガラス材料の軟化点ＳＴとの差（ＢＴ－ＳＴ）を、３０℃以上にすることが好ましいことが分かった。
　「ガラス層の耐めっき液性」については、めっき外部電極形成後に、焼付外部電極の外縁の直下のセラミック素体表面に浸食がなかったかどうかを調べ、各試料の全数（５０個）に浸食がなかった場合を「○」、一部に浸食があった場合を「△」、全数に浸食があった場合を「×」とした。
　表５から分かるように、焼付外部電極用の導電性ペーストに含まれるガラス材料のめっき液溶解性が３．３％以下である試料１～４、６～８、１０、１１に係るセラミック電子部品は、「ガラス層の耐めっき液性」が「○」であった。めっき液溶解性が１０．７％である試料５に係るセラミック電子部品は、そもそもガラス層延出部が形成されず、「ガラス層の耐めっき液性」の評価が不能であった。めっき液溶解性が１０．７％である試料９に係るセラミック電子部品は、全数である５０個中の１７個に浸食があったため、「ガラス層の耐めっき液性」は「△」であった。なお、「ガラス層の耐めっき液性」が「×」となった試料はなかった。以上より、焼付外部電極の外縁の直下のセラミック素体をめっき液から保護するためには、焼付外部電極用の導電性ペーストに含まれるガラス材料（ガラスフリット）のめっき液溶解性を、３．３％以下にすることが好ましいことが分かった。
　「ガラス材料とセラミック素体との過剰反応」については、ガラス層が形成された部分のセラミック素体の表面に、ガラス材料とセラミック素体との過剰反応による割れや欠けが発生しているか否かを調べ、各試料の全数（５０個）に割れや欠けがなかった場合を「○」、一部に割れや欠けがあった場合を「△」、全数に割れや欠けがあった場合を「×」とした。
　表５から分かるように、セラミック素体の塩基度（第１塩基度Ｂ1）と、焼付外部電極用の導電性ペーストに含まれるガラス材料（ガラスフリット）の塩基度（第２塩基度Ｂ2）との差（Ｂ1－Ｂ2）の絶対値（以下、｜ΔＢ｜という）が０．２１以下である試料１～７、９～１１に係るセラミック電子部品は、セラミック素体に割れや欠けが発生せず、「ガラス材料とセラミック素体との過剰反応」は「○」であった。絶対値｜ΔＢ｜が０．２７である試料８に係るセラミック電子部品は、全数である５０個中の８個のセラミック素体に割れか欠けが発生したため、「ガラス材料とセラミック素体との過剰反応」は「△」であった。なお、「ガラス材料とセラミック素体との過剰反応」が「×」となった試料はなかった。
　ここで、Ｂ値（塩基度）について概説する。酸化物融体の塩基度は、対象とする系の組成から計算で求まる平均的な酸素イオン活量（概念的塩基度）で示すことができる。
　塩基度パラメータであるＢ値は、次式（１）で表される。
　　Ｂ＝Σｎi・Ｂi　…（１）
　式（１）において、ｎiはｉ成分陽イオン分率であり、Ｂiはｉ成分酸素供与能力である。このＢiは、以下の式（２）～（４）から求められる。
　酸化物ＭiＯのＭi－Ｏ間の結合力は、陽イオンと酸素イオンとの間の引力Ａiで表すことができる。このＡiは、次式（２）で表される。
　　Ａi＝Ｚi・Ｚo2-／（ｒi+ｒo2-）2＝２Ｚi／（ｒi＋１．４）2　…（２）
　ここで、ＺiはＭi成分陽イオン価数である。また、ｒiはＭi成分陽イオン半径であり、単位はオングストロームである。Ｚｏ2-は陰イオン価数、ｒｏ2-は陰イオン半径である。
　単成分酸化物ＭiＯの酸素供与能力Ｂi 0は、Ａiの逆数で与えられる為、次式（３）で表される。
　　Ｂi 0≡１／Ａi　…（３）
　ここで、酸素供与能力Ｂi 0を観念的にかつ定量的に取り扱う為に、得られたＢi 0値を指標化する。具体的には、上式（３）で得られたＢi 0を、次式（４）に代入して計算しなおす。これによって、全ての酸化物の塩基度を定量的に取り扱えるようになる。なお、指標化時には、ＣａＯのＢiを１．０００（Ｂi 0＝１．４３）、ＳｉＯ2のＢiを０．０００（Ｂi 0＝０．４１）と定義する。
　　Ｂi＝（Ｂi 0－ＢSiO2 0）／（ＢCaO 0－ＢSiO2 0）　…（４）
　ところで、ガラスとセラミックとを合わせて焼成した場合、一般的には、セラミック塩基度（第１塩基度Ｂ1）とガラス材料の塩基度（第２塩基度Ｂ2）のＢ値差（Ｂ1－Ｂ2）の絶対値（｜ΔＢ｜）が大きいほど反応しやすく、反応層が形成されやすくなる。したがって、｜ΔＢ｜の値により反応性を制御することが理論上は可能である。ただし、実際には、焼成条件等の影響で、ガラスとセラミックの反応が強くなると、セラミックの変質につながり、理論通りにはならないことがある。
　以上の通り、｜ΔＢ｜が０．２１以下であるセラミック電子部品は、ガラス材料とセラミック素体との過剰反応によるセラミック素体の割れや欠けは発生せず、｜ΔＢ｜が０．２１を超えたセラミック電子部品（例えば｜ΔＢ｜が０．２７である試料８に係るセラミック電子部品）ではガラス材料とセラミック素体との過剰反応によるセラミック素体の割れや欠けが発生した。したがって、ガラス材料とセラミック素体との過剰反応を防ぐためには、｜ΔＢ｜を０．２１以下にすることが好ましいことが分かった。
１　セラミック素体
２　内部電極
３　焼付外部電極
３’　焼付外部電極用の導電性セラミックペースト
４　ガラス層
４ａ　ガラス層延出部
５　Ｎｉめっき外部電極
６　Ｓｎめっき外部電極

Claims (11)

  1. 　セラミック素体と、
    　前記セラミック素体に、導電性材料とガラス材料とを含む導電性ペーストが焼付けられて形成された焼付外部電極と、
    　前記焼付外部電極の表面にめっきにより形成されためっき外部電極と、を備えたセラミック電子部品であって、
    　前記焼付外部電極と前記セラミック素体との界面には、前記導電性ペーストに含まれるガラス材料に起因するガラス層が形成され、
    　前記ガラス層が、前記セラミック素体と前記焼付外部電極との界面から、前記焼付外部電極が形成されていない前記セラミック素体の表面に延出しているセラミック電子部品。
  2. 　前記セラミック素体の表面に延出したガラス層は、前記焼付外部電極の外縁から１０μｍ以上延出しており、前記焼付外部電極の外縁が、全周にわたって前記セラミック素体の表面と接触していない、請求項１に記載されたセラミック電子部品。
  3. 　前記導電性ペーストの前記セラミック素体への焼付温度が、前記導電性ペーストに含まれるガラス材料の軟化点よりも３０℃以上高い、請求項１または２に記載されたセラミック電子部品。
  4. 　前記ガラス層の、前記めっき外部電極を形成する際に使用しためっき液に５時間浸漬した後のめっき液溶解性が３．３％以下である、請求項１ないし３のいずれか１項に記載されたセラミック電子部品。
  5. 　前記セラミック素体が第１塩基度を有し、
    　前記導電性ペーストに含まれるガラス材料が第２塩基度を有し、
    　前記第１塩基度と前記第２塩基度との差の絶対値が０．２１以下である、請求項１ないし４のいずれか１項に記載されたセラミック電子部品。
  6. 　前記導電性材料が、Ｃｕ、Ｃｕを含む合金、Ａｇ、Ａｇを含む合金、Ｐｄ、およびＰｄを含む合金の少なくとも１つを含む、請求項１ないし５のいずれか１項に記載されたセラミック電子部品。
  7. 　セラミック素体を焼成する工程と、
    　前記セラミック素体に、導電性材料とガラス材料とを含む導電性ペーストを塗布する工程と、
    　前記塗布された導電性ペーストを焼付けて、前記セラミック素体に焼付外部電極を形成するとともに、前記焼付外部電極と前記セラミック素体との界面、および当該界面から前記焼付外部電極が形成されていない前記セラミック素体の表面に延出して、前記導電性ペーストに含まれるガラス材料に起因するガラス層を形成する工程と、
    　前記焼付外部電極の表面にめっき外部電極を形成する工程と、を備えたセラミック電子部品の製造方法。
  8. 　前記セラミック素体の表面に延出したガラス層は、前記焼付外部電極の外縁から１０μｍ以上延出しており、前記焼付外部電極の外縁が、全周にわたって前記セラミック素体の表面と接触していない、請求項７に記載されたセラミック電子部品の製造方法。
  9. 　前記導電性ペーストの焼付温度が、当該導電性ペーストに含まれるガラス材料の軟化点よりも３０℃以上高い、請求項７または８に記載されたセラミック電子部品の製造方法。
  10. 　前記セラミック素体が第１塩基度を有し、
    　前記導電性ペーストに含まれるガラス材料が第２塩基度を有し、
    　前記第１塩基度と前記第２塩基度との差の絶対値が０．２１以下である、請求項７ないし９のいずれか１項に記載されたセラミック電子部品の製造方法。
  11. 　前記ガラス層の、前記めっき外部電極を形成する工程において使用しためっき液に５時間浸漬した後のめっき液溶解性が３．３％以下である、請求項７ないし１０のいずれか１項に記載されたセラミック電子部品の製造方法。
PCT/JP2014/062409 2013-06-13 2014-05-08 セラミック電子部品およびその製造方法 WO2014199752A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015522651A JP6119854B2 (ja) 2013-06-13 2014-05-08 サーミスタおよびその製造方法
DE112014002826.6T DE112014002826B4 (de) 2013-06-13 2014-05-08 Keramikelektronikkomponente und Verfahren zur Herstellung derselben
CN201480032917.8A CN105283932B (zh) 2013-06-13 2014-05-08 陶瓷电子元器件及其制造方法
TW103119277A TWI537992B (zh) 2013-06-13 2014-06-03 Ceramic electronic parts and manufacturing method thereof
US14/963,298 US9840787B2 (en) 2013-06-13 2015-12-09 Ceramic electronic component and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013124562 2013-06-13
JP2013-124562 2013-06-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/963,298 Continuation US9840787B2 (en) 2013-06-13 2015-12-09 Ceramic electronic component and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2014199752A1 true WO2014199752A1 (ja) 2014-12-18

Family

ID=52022054

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/062409 WO2014199752A1 (ja) 2013-06-13 2014-05-08 セラミック電子部品およびその製造方法

Country Status (6)

Country Link
US (1) US9840787B2 (ja)
JP (1) JP6119854B2 (ja)
CN (1) CN105283932B (ja)
DE (1) DE112014002826B4 (ja)
TW (1) TWI537992B (ja)
WO (1) WO2014199752A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545551A (zh) * 2017-09-21 2019-03-29 太阳诱电株式会社 陶瓷电子器件和陶瓷电子器件的制造方法
JP2019057705A (ja) * 2017-09-21 2019-04-11 太陽誘電株式会社 セラミック電子部品およびその製造方法
US20200118731A1 (en) * 2016-04-21 2020-04-16 Tdk Corporation Electronic component
US11676762B2 (en) * 2020-11-27 2023-06-13 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242789B2 (en) 2015-06-16 2019-03-26 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component, and ceramic electronic component
JP6547651B2 (ja) * 2015-06-16 2019-07-24 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
DE202016102087U1 (de) 2016-04-20 2017-05-26 Igus Gmbh Leitungsführungssystem für mindestens eine auf- und abspulbare Versorgungsleitung sowie Drehführung hierfür
JP2018041761A (ja) * 2016-09-05 2018-03-15 株式会社村田製作所 チップ状電子部品
CN108109795B (zh) * 2017-12-08 2019-12-31 广东风华高新科技股份有限公司 电阻器制造方法及电阻器
DE102018217522A1 (de) * 2018-10-12 2020-04-16 Robert Bosch Gmbh NTC-Widerstandsmodul
WO2020137681A1 (ja) * 2018-12-28 2020-07-02 株式会社村田製作所 複合体ならびにそれを用いた構造体およびサーミスタ
JP2022540338A (ja) 2019-09-20 2022-09-15 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト センサーデバイス及びセンサーデバイスの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273256A (ja) * 2006-03-31 2007-10-18 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品
JP2008244119A (ja) * 2007-03-27 2008-10-09 Tdk Corp 電子部品及びその製造方法
JP2008251630A (ja) * 2007-03-29 2008-10-16 Tdk Corp 電子部品の製造方法及び電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036567B2 (ja) 1991-12-20 2000-04-24 三菱マテリアル株式会社 導電性チップ型セラミック素子及びその製造方法
JPH06290989A (ja) 1993-03-31 1994-10-18 Taiyo Yuden Co Ltd チップ状回路部品
JP4359267B2 (ja) 2005-07-13 2009-11-04 Ｔｄｋ株式会社 導電体ペースト、積層型チップバリスタおよびその製造方法
JP5293506B2 (ja) * 2009-08-31 2013-09-18 Ｔｄｋ株式会社 セラミック電子部品及びセラミック電子部品の製造方法
CN102576981B (zh) 2009-09-30 2014-03-12 株式会社村田制作所 Esd保护器件及其制造方法
JP5641216B2 (ja) * 2009-11-17 2014-12-17 株式会社村田製作所 セラミック電子部品の製造方法、及びセラミック電子部品
JP5304757B2 (ja) * 2010-09-06 2013-10-02 Ｔｄｋ株式会社 セラミック積層ｐｔｃサーミスタ
JP5649391B2 (ja) * 2010-09-29 2015-01-07 株式会社村田製作所 Ｅｓｄ保護デバイス
JP5510479B2 (ja) * 2012-03-03 2014-06-04 株式会社村田製作所 Ｎｔｃサーミスタ用半導体磁器組成物
WO2013179774A1 (ja) * 2012-05-28 2013-12-05 株式会社村田製作所 Ｎｔｃサーミスタ素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273256A (ja) * 2006-03-31 2007-10-18 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品
JP2008244119A (ja) * 2007-03-27 2008-10-09 Tdk Corp 電子部品及びその製造方法
JP2008251630A (ja) * 2007-03-29 2008-10-16 Tdk Corp 電子部品の製造方法及び電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200118731A1 (en) * 2016-04-21 2020-04-16 Tdk Corporation Electronic component
US11482371B2 (en) * 2016-04-21 2022-10-25 Tdk Corporation Electronic component
CN109545551A (zh) * 2017-09-21 2019-03-29 太阳诱电株式会社 陶瓷电子器件和陶瓷电子器件的制造方法
JP2019057705A (ja) * 2017-09-21 2019-04-11 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7105615B2 (ja) 2017-09-21 2022-07-25 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11676762B2 (en) * 2020-11-27 2023-06-13 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Also Published As

Publication number Publication date
US9840787B2 (en) 2017-12-12
DE112014002826T5 (de) 2016-03-03
TWI537992B (zh) 2016-06-11
CN105283932B (zh) 2018-01-09
TW201517071A (zh) 2015-05-01
US20160090661A1 (en) 2016-03-31
JP6119854B2 (ja) 2017-04-26
DE112014002826B4 (de) 2022-06-23
CN105283932A (zh) 2016-01-27
JPWO2014199752A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6119854B2 (ja) サーミスタおよびその製造方法
JP5649391B2 (ja) Ｅｓｄ保護デバイス
JPWO2013121928A1 (ja) 複合積層セラミック電子部品
WO2013054629A1 (ja) 静電気対策素子
JP5954435B2 (ja) 積層セラミック電子部品
JP6024830B2 (ja) 積層セラミック電子部品
JP7180689B2 (ja) 積層体及び電子部品
JP2006344820A (ja) セラミック電子部品の製造方法
WO2014188792A1 (ja) Ｅｓｄ保護装置
JP4673086B2 (ja) ビア導体メタライズ用の導体ペーストおよびこれを用いたセラミック配線基板の製造方法
JP2019121622A (ja) コイル部品
US9667036B2 (en) ESD protection component
JP5301852B2 (ja) 積層チップバリスタ
KR20170020094A (ko) 무연 후막 저항 조성물, 무연 후막 저항체 및 이의 제조방법
JP3645046B2 (ja) 非磁性セラミックおよびセラミック積層部品
JP2023028121A (ja) 過渡電圧保護部品
KR100834307B1 (ko) 적층형 칩 바리스터의 제조방법
JP2023028123A (ja) 過渡電圧保護部品
JP5614563B2 (ja) Ｅｓｄ保護デバイスの製造方法
JP2023094418A (ja) 積層バリスタ
JP6319947B2 (ja) セラミック配線基板
JP4404216B2 (ja) 多層基板
JP2018019106A (ja) セラミック配線基板
JP2007026780A (ja) 導電体ペースト、電子部品およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480032917.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14810666

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015522651

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112014002826

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14810666

Country of ref document: EP

Kind code of ref document: A1