JP3045531B2 - 積層型変位素子 - Google Patents

積層型変位素子

Info

Publication number
JP3045531B2
JP3045531B2 JP2263635A JP26363590A JP3045531B2 JP 3045531 B2 JP3045531 B2 JP 3045531B2 JP 2263635 A JP2263635 A JP 2263635A JP 26363590 A JP26363590 A JP 26363590A JP 3045531 B2 JP3045531 B2 JP 3045531B2
Authority
JP
Japan
Prior art keywords
insulating layer
displacement element
thin plate
electrodes
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2263635A
Other languages
English (en)
Other versions
JPH04139885A (ja
Inventor
渡辺  純一
孝博 染次
嘉幸 渡部
茂 定村
勝彦 古城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2263635A priority Critical patent/JP3045531B2/ja
Priority to US07/762,300 priority patent/US5144528A/en
Priority to DE4132723A priority patent/DE4132723C2/de
Priority to GB9120841A priority patent/GB2250861B/en
Publication of JPH04139885A publication Critical patent/JPH04139885A/ja
Application granted granted Critical
Publication of JP3045531B2 publication Critical patent/JP3045531B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • H10N30/883Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は,産業用ロボットのアクチュエータ,超音波
モータ通に使用する電気機械変換素子に関するものであ
り,特に電気機械変換材料からなる薄板を,内部電極を
介して複数枚積層することにより,変位量を増大させた
積層型変位素子の改良に関するものである。
〔従来の技術〕
従来,X−Yステージの位置決め機構や制動ブレーキ等
に用いられている変位用素子に使用する積層型圧電素子
は,所定の形状に加工した圧電セラミック材料からなる
薄板に電極を設けて分極した後,直接若しくは薄い金属
を介して有機系の接着剤で接合する方法が採用されてい
る。しかし上記のように接着剤を使用して積層したもの
は,使用条件により,圧電素子の振動による変位を接着
剤層が吸収したり,高温の環境若しくは長期間の使用に
より接着剤が劣化する等の欠点がある。
このため,最近では積層チップコンデンサ構造方式の
積層型変位素子が実用化されている。すなわち,例えば
特公昭59−32040号公報に記載のように,原料粉末にバ
インダーを添加,混練したペースト状の圧電セラミック
材料を,所定の厚さの薄板に形成し,この薄板の一方の
面若しくは両面に銀−パラジウム等の導電材料を塗布し
て内部電極を形成する。上記薄板を所定枚数積層して圧
着し,更に所定の形状に加工した後,焼成することによ
ってセラミック化し,積層体の両側面に外部電極を形成
したものである。上記構成の積層型変位素子は,圧電セ
ラミック材料からなる薄板と内部電極の接合部の密着性
に優れると共に,熱的特性も安定であるため高温環境に
おいても充分に使用可能であり,また長期間に亘って劣
化が極めて少ない等の利点がある。
第3図は上記積層型変位素子の構成の例であり,所謂
交互電極型と称されるものである。第3図において,1は
薄板であり圧電セラミック材料によって形成し,正負の
内部電極2a,2bを交互に挟着して積層し,積層体5を形
成する。内部電極2a,2bは各々一方の絶縁部が外方に突
出若しくは露出するように形成し,各々積層方向に延設
した外部電極3a,3bと接続し,はんだ7を介してリード
線6を接続する。
以上の構成により,外部電極3a,3bに正負の電極を印
加すると,前記内部電極2a,2b間に電界が発生し,薄板
1は圧電セラミック材料の縦効果により厚さ方向に伸び
て変位を生ずる。しかしながら,このような構成のもの
においては,側面に近い周辺部すなわち内部電極2a,2b
の重合しない部分は電界強度が小であるため,変形しな
いのみならず素子全体の変形を阻害する。従ってこのよ
うな交互電極型のものでは,電気機械変換材料固有の歪
量を得ることができず,また変位部と非変位部との境界
に応力集中が起こり,高電圧の印加若しくは長時間の電
圧印加により,素子が破壊するという欠点がある。
上記欠点を改良したものとして,第4図に示すような
積層型変位素子があり,圧電変位効率を向上させた所謂
全面電極型と称されるものである(例えば特開昭58−19
6068号公報等参照)。第4図において同一部分は前記第
3図と同一の参照符号で示すが,内部電極2a,2bは薄板
1の表面全域に及ぶように形成して,所要枚数を前記同
様に積層する。次に上記のようにして形成した積層体5
の一方の側面において,内部電極2a,2bの端縁に一層お
きに(例えば内部電極2bのみに)絶縁材料からなる絶縁
層4を設けると共に,絶縁層4の上から導電性材料から
なる外部電極3aを被着させる。一方積層体5の他の側面
においては,上記絶縁層4を設けなかった内部電極(例
えば2a)の端縁に前記と同様に絶縁層4を設け,その上
から外部電極3bを被着させるのである。以上の構成によ
る作用は前記第3図におけるものと同様であるが,この
ような構成のものにおいては,第3図に示す構成のもの
より均一な変形が得られ,応力集中が発生しない。従っ
て電気機械変換材料固有の大なる歪量を得ることがで
き,変形に際しての破壊を発生することがないという長
所がある。
上記第4図に示すように内部電極2a,2bの端縁に絶縁
材料からなる絶縁層4を設ける場合には,印刷法若しく
は塗布法等の手段がある。しかしながら,これらの方法
による場合には,絶縁材料として流動性を有するものを
使用しなければならず,微細な絶縁層4を安定して形成
することおよび塗布厚さの制御を行うことが困難であ
る。このため絶縁層4の形状,寸法のばらつきが大とな
らざるを得ず,絶縁層4の厚さ寸法若しくは幅寸法が大
になると素子の変形を阻害し,一方厚さ若しくは幅寸法
が小であると絶縁耐圧を低下させる,という問題点があ
る。
上記問題点を解決するために,ガラス粉末を使用して
電気泳動法によって絶縁層4を形成するという提案がさ
れている(例えば特公昭63−17355号,同63−18351号〜
18353号公報等参照)。これらの提案によれば,絶縁層
4を安定してかつ高精度に形成でき,大量の同時処理が
可能であるという効果がある旨の記載がある。しかしな
がら,正負電極間の沿面距離が絶縁層5の幅寸法によっ
て限定されるという問題点がある。
〔発明が解決しようとする課題〕
上記問題点を解決するために,本出願人はすでに積層
体の側面に内部電極を横断するように絶縁材料からなる
絶縁層を設け,1層おきの内部電極と対応する位置に例え
なダイサー等による溝入れを行った後に,外部電極を形
成する,という内容の発明について出願をしている(例
えば特願平1−295338号等)。
第5図(a)ないし(c)は上記発明の実施例を示す
要部斜視図であり,同一部分は前記第3図および第4図
と同一の参照符号で示す。第5図(a)ないし(c)に
おいて,まず重量比でPbO 62.36%,SrCO34.54%,TiO21
1.38%,ZrO220.60%,Sb2O31.12%からなる原材料を24時
間ボールミルで混合後,800℃で1時間仮焼する。仮焼粉
末を粉砕後,この仮焼粉末にポリビニールブチラールを
添加し,トリクレン中に分散させてスラリー化し,この
混合材料をドクターブレード法により,厚さ100μmの
シート状の薄板に形成する。
次にこの薄板1の表面全域に内部電極2a,2bを形成す
る白金導電ペースト若しくは銀−パラジウムペーストを
スクリーン印刷する。上記のように形成した内部電極2
a,2bを有する薄板1を交互に例えば100枚積層して圧着
した後,所定の寸法形状に切断して積層体とし,500℃で
脱バインダーを行った後,酸素中1050〜1200℃で1〜5
時間焼結して,所定寸法に切断して積層体5を形成す
る。この積層体5の寸法は例えば5×5×10 (mm)
若しくは10×10×10 (mm)である。次にこの積層体
5の相隣る側面に絶縁材料からなる絶縁層7a,7bを,内
部電極2a,2bを横断するように設ける。第5図(b)に
おいて8a,8bは溝であり,例えばダイサー等により,絶
縁層7a,7bの内部電極2a,2bに対応する位置に刻設する。
第5図(c)において外部電極3a,3bを絶縁層7a,7b上
に,前記溝8a,8bを横断するように設ければ,外部電極3
a,3bと内部電極2a,2bとを各々対応して接続することが
できる。次に外部電極3a,3bと電圧供給用のリード線を
はんだを介して接続するのである。
上記の構成により,前記第4図に示すものと比較して
沿面距離を大にすることができ,絶縁耐力を向上させ得
るという効果を得ている。
しかしながら近年において,例えば150℃のような高
温域において使用する積層型変位素子の要請があり,上
記改良発明においても更に若干の改良点が存在すること
が認められた。すなわち第5図(a)ないし(c)にお
いて,外部電極3a,3bと非接続状態に隔離すべき内部電
極2b,2aとの間には絶縁層7a,7bを設けるのであるが,絶
縁層7a,7bを形成する材料としては無機ガラスを使用す
るのが一般である。このような無機ガラスを使用した場
合には,絶縁層7a,7b上に被着させた外部電極3a,3b中の
ガラスフリットと反応して,外部電極3a,3bを構成する
導体成分が絶縁層7a,7b中に侵入して絶縁不良を惹起す
ることがある。また焼付時において無機ガラスが流出す
るため,絶縁層7a,7bを所定の厚さ寸法に形成できな
い。更に絶縁層7a,7bは伸縮性に乏しいため,薄板1の
伸縮によりクラックが発生し,絶縁不良に至る場合があ
る。なお絶縁層7a,7bに溝8a,8bを加工する際において加
工部位の近傍に欠けを生じ易く,この結果絶縁不良を起
こし易い等の問題点がある。一方上記無機ガラスに代え
て通常のセラミック材料によって絶縁層7a,7bを形成し
た場合には,焼付温度が高いため(800〜850℃),焼付
時に積層体5を構成する圧電セラミック材料中のPbOが
蒸発し,圧電特性を劣化させる。また圧電セラミック材
料からなる薄板1との界面に反応層を生成するため,素
子の駆動中に絶縁抵抗が劣化し,絶縁破壊に至るという
問題点がある。
本発明は上記問題点を解決し,高温域において使用し
ても絶縁抵抗を高水準に維持し得ると共に,製作が容易
である積層型変位素子を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために,本発明においては,略同
一の平面輪郭および接触面積に形成した電気機械変換材
料からなる薄板と導電材料からなる内部電極とを各々複
数個交互に積層して積層体を形成し,この積層体の側面
に前記内部電極と一層おきに接続すべき1対の外部電極
を設けてなる積層型変位素子において, 外部電極と,この外部電極と非接続状態に隔離すべき
内部電極との間に設ける絶縁層を,5.0〜45.0重量%の換
算PbOを含有する結晶性無機質材料によって形成する,
という技術的手段を採用した。
本発明において、絶縁層と薄板との界面に生成される
反応層の厚さを2μm以下に形成することができる。
上記の発明において,換算PbOの量が5.0重量%未満で
は,絶縁層と薄板との間に生成される反応層を抑制する
作用を充分に期待することができないため好ましくな
い。一方上記換算PbOの量が45.0重量%を超えると,ガ
ラス成分が過剰となるため加工時に欠けを生じ易くなる
と共に,外部電極中にガラスフリットと反応して導体成
分が絶縁層内に侵入し,絶縁抵抗を低下させるため不都
合である。更に反応層の厚さが2μmを超えると,絶縁
抵抗を低下させるため好ましくない。
〔作 用〕
上記の構成により,絶縁層による薄板からのPbの抽出
を抑制すると共に,両者間に生成される反応層の生成温
度を高めることができ,電気機械変換特性を維持しつ
つ,絶縁抵抗を向上させ得るのである。
〔実施例〕
まず前記改良発明における手段により,第5図(a)
に示すような5×5×10 (mm)の積層体5を形成す
る。次に絶縁層7a,7bを形成する無機質材料として,下
記の基本組成のものを使用し,これにPb3O4若しくはPbO
を表に示す配合で添加する。
基本組成 BaCO3 20重量% TiO2 13 〃 ZrO2 3 〃 Al2O3 17 〃 SiO2 30 〃 ZnO 17 〃 なお上記基本組成のものは,厚膜回路基板のクロスコ
ーティング誘電体等の一般的な電子部品用絶縁材料であ
る。この材料に前記Pb3O4若しくはPbOを配合してボール
ミルで混合後,700℃で仮焼し,更にボールミルで粉砕し
て粉末化した。この粉末にメチルセルロースおよび溶媒
を添加し,混練してペースト状にした後,積層体5の相
隣る側面にスクリーン印刷し,800〜850℃の温度で焼き
付けし,絶縁層7a,7bを形成した(第5図(a)参
照)。この場合,焼付温度が800℃未満では絶縁層7a,7b
の焼結が不充分であるため好ましくない。一方850℃を
超えると積層体5を構成する電気機械変換材料からPbO
が蒸発し,電気機械変換特性が劣化するため不都合であ
る。次に第5図(b)に示すようにダイサーによって溝
8a,8bを形成し,第5図(c)に示すように銀ペースト
をスクリーン印刷して600〜800℃で焼き付けし,外部電
極3a,3bを形成し,最後にリード線(図示せず)をはん
だ付けして素子とした。このようにして作製した素子に
ついて評価した結果を表に併記する。
表から明らかなように,第5図(a)ないし(c)に
示す絶縁層7a,7b中にPbOを含有しないNo.1においては,
絶縁層7a,7bと薄板1との界面に生成される反応層の厚
さが10 μmあり,絶縁抵抗が低下している。換算PbO量
が増大するに伴って上記反応層は次第に小となり,絶縁
抵抗が増加する。しかしNo.9においては,換算PbO量が
過大であるため,絶縁材料中のガラス成分が過剰とな
り,前記第5図(b)における溝8a,8bの加工時に欠け
を生じ易くなり,素子化が困難となる。また第5図
(c)に示す外部電極3a,3b中のガラスフリットと反応
して導体成分が絶縁層7a,7b内に侵入することとなり,
絶縁抵抗が低下している。なおNo.2においては換算PbO
量が不充分であると共に,反応層の厚さも4μmであ
り,絶縁抵抗の値も低い。これに対してNo.3〜8は何れ
も高い絶縁抵抗を有している。
次に上記夫々の素子に,150℃の温度下で,150Vの直流
電圧を継続して印加するという加速耐久試験を行った結
果を表に併記した。これによるとNo.1,No.2およびNo.9
においては時間の経過と共に絶縁抵抗の値が徐々に低下
し,No.1は300時間後に,No.2は550時間後に,No.9は300時
間後に夫々絶縁破壊した。すなわち反応層の厚い素子
(No.1,No.2)においては,高温下に直流電圧を印加し
たことにより,第5図(c)に示す外部電極3a,3b中の
イオン化した銀が反応層を伝わって負極側の内部電極2
a,または2bへと拡散し,絶縁抵抗を低下させ,最終的に
絶縁破壊に至ったものである。またNo.9においては,溝
8a,8b加工時のクラックの発生と,絶縁層7a,7bと外部電
極3a,3b中のガラスフリットとの反応が原因となって絶
縁破壊したものである。これに対して本発明のNo.3〜N
o.8においては,反応層が極めて少なく,前記のイオン
化した銀の拡散経路が遮断されていることから,1000時
間駆動後においても絶縁破壊に至った素子は皆無であっ
た。以上の結果から,本発明の積層型変位素子は特に高
温用マスフローコントローラ用素子等の100℃以上の高
温域で使用されるものに有効であることが認められる。
第1図(a)(b)は各々本発明の実施例における絶
縁層と薄板との界面近傍の粒子構造を示す写真,第2図
(a)(b)は各々EPMAによる分析結果を示す図であ
り,第1図(a)(b)と水平方向の位置を対応させて
示してある。なお上記の図において(a)は絶縁層にPb
3O4を32重量%添加したものであり,(b)はPb3O4を添
加しないものである。また第1図(a)(b)における
符号は前記第3図ないし第5図におけるものと対応させ
てある。
まず第1図(b)において17は反応層であり,薄板1
を構成する圧電セラミック材料中のPbが絶縁層7a側に抽
出された結果多孔質状を呈している。これに対して第1
図(a)においては,薄板1と絶縁層7aとの界面が明瞭
に認められており,両者間には反応層が全く存在しな
い。
上記のように絶縁層7aを構成する材料中にPbOを含有
させることにより,薄板1との界面に反応層17を生成す
ることを抑制できるのであるが,第2図(a)(b)に
より更に明らかになる。第2図(b)において,Pbの量
は薄板1と絶縁層7aとの間の反応層17において連続的に
減少し,一方Tiの量は連続的に増加している。すなわち
薄板1と絶縁層7aとの反応により,両者の組成の変動を
伴う反応層17が生成し,この反応層17内においては水平
方向の位置によりPb,Tiの量が変化しており,Pb,Tiの移
動があったことを示している。これに対して第2図
(a)においては,夫々の成分元素は薄板1と絶縁層7a
とにおいて一定値を示し,しかも両者の界面においては
断層的に変化しており,前記第2図(b)におけるよう
な水平方向の位置による連続的な変動は認められない。
この結果は前記第1図(a)における薄板1と絶縁層7a
との界面が明瞭に認められる結果と一致し,両者間に反
応層が存在しないことの証左であるといえる。
次に上記の換算PbOを含有する無機質材料を使用し
て,前記第4図に示す従来の積層型変位素子について絶
縁層7を形成した。すなわち前記実施例と同様のペース
ト状の材料を作製し,積層体5の両側面の内部電極2a,2
bの部位にスクリーン印刷し,800〜850℃の温度で焼き付
けし,前記実施例同様に外部電極3a,3bを形成し,リー
ド線6をはんだ付けして素子とした。このようにして形
成した積層型変位素子について評価したところ,絶縁層
4と前記表のNo.3〜8の材料によって形成したものにつ
いては,前記実施例と同様に薄板1と絶縁層4との界面
における反応層の生成を抑制することができ,かつ高い
絶縁抵抗を示すことを確認した。この場合絶縁層4を形
成する手段としては,スクリーン印刷以外に,塗布手
段,電気泳動法その他の公知の手段を使用できる。
本実施例においては絶縁層4,7a,7bを形成する結晶性
無機質材料として,SiO2−Al2O3−BaO−ZnO−TiO2−ZrO2
系の絶縁セラミックスを使用した例について記述した
が,これに限定されず,他の結晶性無機質材料を使用す
ることができる。また積層型変位素子の形状,寸法,製
造方法の如何を問わず,本発明の適用が可能であること
は勿論である。
〔発明の効果〕
本発明は以上記述のような構成および作用であるか
ら,下記の効果を奏し得る。
(1) 絶縁層を結晶性無機質材料によって形成したた
め,外部電極中のガラスフリットとの反応,焼付時の流
出,作動中におけるクラック,機械加工時の欠け等の不
良の発生を皆無となし得る。
(2) 絶縁層にPbOを含有させたため,積層体構成材
料からのPbOの抽出および/または界面に反応層が生成
することによる積層型変位素子の機能劣化を防止し得
る。
(3) 常温時には勿論のこと,特に高温時における絶
縁性能が優れているため,高温域用として有用である。
(4) 絶縁層の形成手段および結晶性無機質材料の調
製には特別の手段を必要とすることなく,従来のものと
同様であるから,製作が容易である。
【図面の簡単な説明】
第1図(a)(b)は各々本発明の実施例における絶縁
層と薄板との界面近傍の粒子構造を示す写真,第2図
(a)(b)は各々EPMAによる分析結果を示す図,第3
図および第4図は各々従来の積層型変位素子の例を模式
的に示す側面図,第5図(a)ないし(c)は夫々改良
発明の実施例を示す要部斜視図である。 1:薄板,2a,2b:内部電極,4,7a,7b:絶縁層,5:積層体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 定村 茂 埼玉県熊谷市三ケ尻5200番地 日立金属 株式会社磁性材料研究所内 (72)発明者 古城 勝彦 埼玉県熊谷市三ケ尻5200番地 日立金属 株式会社磁性材料研究所内 (58)調査した分野(Int.Cl.7,DB名) H01L 41/083

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】略同一の平面輪郭および接触面積に形成し
    た電気機械変換材料からなる薄板と導電材料からなる内
    部電極とを各々複数個交互に積層して積層体を形成し、
    この積層体の側面に前記内部電極と一層おきに接続すべ
    き1対の外部電極を設けてなる積層型変位素子におい
    て、 外部電極と、この外部電極と非接続状態に隔離すべき内
    部電極との間に設ける絶縁層を、5.0〜45.0重量%の換
    算PbOを含有する結晶性無機質材料によって形成したこ
    とを特徴とする積層型変位素子。
  2. 【請求項2】絶縁層と薄板との界面に生成される反応層
    の厚さを2μm以下に形成したことを特徴とする請求項
    (1)記載の積層型変位素子。
JP2263635A 1990-10-01 1990-10-01 積層型変位素子 Expired - Fee Related JP3045531B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2263635A JP3045531B2 (ja) 1990-10-01 1990-10-01 積層型変位素子
US07/762,300 US5144528A (en) 1990-10-01 1991-09-19 Laminate displacement device
DE4132723A DE4132723C2 (de) 1990-10-01 1991-10-01 Geschichtetes Verstellglied
GB9120841A GB2250861B (en) 1990-10-01 1991-10-01 Laminate displacement device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2263635A JP3045531B2 (ja) 1990-10-01 1990-10-01 積層型変位素子

Publications (2)

Publication Number Publication Date
JPH04139885A JPH04139885A (ja) 1992-05-13
JP3045531B2 true JP3045531B2 (ja) 2000-05-29

Family

ID=17392238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2263635A Expired - Fee Related JP3045531B2 (ja) 1990-10-01 1990-10-01 積層型変位素子

Country Status (4)

Country Link
US (1) US5144528A (ja)
JP (1) JP3045531B2 (ja)
DE (1) DE4132723C2 (ja)
GB (1) GB2250861B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08252920A (ja) * 1995-03-16 1996-10-01 Brother Ind Ltd 積層型圧電素子の製造方法
DE19735649C2 (de) * 1997-08-16 2000-08-31 Fraunhofer Ges Forschung Anordnung zur Dämpfung
DE19946837A1 (de) * 1999-09-30 2001-05-03 Bosch Gmbh Robert Piezoaktor
US6646364B1 (en) * 2000-07-11 2003-11-11 Honeywell International Inc. MEMS actuator with lower power consumption and lower cost simplified fabrication
DE10147898A1 (de) * 2001-09-28 2003-04-30 Epcos Ag Elektrochemisches Bauelement mit mehreren Kontaktflächen
DE10329028A1 (de) 2002-07-11 2004-01-29 Ceram Tec Ag Innovative Ceramic Engineering Isolierung für piezokeramische Vielschichtaktoren
JP4729260B2 (ja) * 2004-02-18 2011-07-20 富士フイルム株式会社 積層構造体及びその製造方法
JP4930410B2 (ja) * 2007-02-26 2012-05-16 株式会社デンソー 積層型圧電素子
DE102007058874A1 (de) * 2007-12-06 2010-05-20 Siemens Ag Piezoelektrisches Bauteil mit direkt strukturierter Außenkontaktierung, Verfahren zum Herstellen des Bauteils und Verwendung des Bauteils
US8258677B2 (en) 2008-07-31 2012-09-04 Siemens Aktiengesellschaft Piezoelectric component with directly structured external contacting, method for manufacturing the component and use of said component
KR101499717B1 (ko) * 2013-05-21 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196068A (ja) * 1982-05-12 1983-11-15 Nec Corp 電歪効果素子
JPH0732273B2 (ja) * 1986-05-22 1995-04-10 日本電気株式会社 電歪効果素子
JP2567046B2 (ja) * 1987-09-25 1996-12-25 日立金属株式会社 積層型変位素子
JPH0236578A (ja) * 1988-07-26 1990-02-06 Mitsubishi Kasei Corp 積層型圧電素子
US5092360A (en) * 1989-11-14 1992-03-03 Hitachi Metals, Ltd. Flow rated control valve using a high-temperature stacked-type displacement device

Also Published As

Publication number Publication date
DE4132723C2 (de) 1995-07-13
JPH04139885A (ja) 1992-05-13
GB2250861B (en) 1994-11-30
GB9120841D0 (en) 1991-11-13
US5144528A (en) 1992-09-01
DE4132723A1 (de) 1992-04-16
GB2250861A (en) 1992-06-17

Similar Documents

Publication Publication Date Title
JP2965602B2 (ja) 積層型変位素子
EP0821377B1 (en) Method of producing a monolithic ceramic capacitor
JP2567046B2 (ja) 積層型変位素子
JP3045531B2 (ja) 積層型変位素子
JP2003022929A (ja) 積層セラミックコンデンサ
JPH0235785A (ja) 積層型変位素子
JPH10335168A (ja) 積層セラミックコンデンサ
JP4211419B2 (ja) 積層型圧電体素子
JPH03283581A (ja) 積層圧電アクチュエータ素子
JP2006303349A (ja) 圧電セラミック積層素子の製造方法及び圧電セラミック積層アクチュエータ
JP2018182107A (ja) 積層セラミックコンデンサおよびその製造方法
JP5527403B2 (ja) 積層セラミック電子部品
JPH06181343A (ja) 積層型変位素子及びその製造方法
JP2003174206A (ja) 積層型圧電体素子
JPH04139884A (ja) 積層型変位素子
JPH08181032A (ja) 積層セラミックコンデンサ
JPH07106654A (ja) 積層型変位素子
JPH03155180A (ja) 積層型変位素子
JP2001168406A (ja) 積層型圧電セラミック電子部品及びその製造方法
JP3080033B2 (ja) 積層型圧電トランス
JPH06260302A (ja) チップ型ptcサーミスタ
JPH02132870A (ja) 積層圧電素子
JP3245933B2 (ja) 抵抗体
JPH06296049A (ja) 積層型圧電電歪装置
JPH0982560A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees