JP4729260B2 - 積層構造体及びその製造方法 - Google Patents

積層構造体及びその製造方法 Download PDF

Info

Publication number
JP4729260B2
JP4729260B2 JP2004040829A JP2004040829A JP4729260B2 JP 4729260 B2 JP4729260 B2 JP 4729260B2 JP 2004040829 A JP2004040829 A JP 2004040829A JP 2004040829 A JP2004040829 A JP 2004040829A JP 4729260 B2 JP4729260 B2 JP 4729260B2
Authority
JP
Japan
Prior art keywords
group
electrode layers
electrode
layers
piezoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004040829A
Other languages
English (en)
Other versions
JP2005235880A (ja
Inventor
哲 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2004040829A priority Critical patent/JP4729260B2/ja
Priority to US11/058,282 priority patent/US20050179345A1/en
Publication of JP2005235880A publication Critical patent/JP2005235880A/ja
Priority to US11/564,146 priority patent/US7581295B2/en
Application granted granted Critical
Publication of JP4729260B2 publication Critical patent/JP4729260B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • B06B1/064Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface with multiple active layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Description

本発明は、絶縁体と電極とが交互に形成されている積層構造体及びその製造方法に関する。
絶縁体(誘電体)と電極とが交互に形成されている積層構造は、積層コンデンサの他にも、圧電ポンプ、圧電アクチュエータ、超音波トランスデューサ等の様々な用途に利用されている。近年、MEMS(micro electro mechanical system:微小電子機械システム)関連の機器の開発に伴い、このような積層構造を有する素子の微細化及び集積化がますます進んでいる。
対向電極を有する素子の微細化においては、素子の面積を小さくすると電極間の容量が小さくなるので、素子の電気インピーダンスが上昇するという問題が生じている。例えば、圧電アクチュエータにおいて電気インピーダンスが上昇すると、圧電アクチュエータを駆動するための信号回路とのインピーダンスマッチングが取れなくなって電力が供給され難くなり、圧電アクチュエータとしての性能が落ちてしまう。或いは、圧電素子を用いた超音波トランスデューサにおいては、超音波の検出感度が落ちてしまう。そのため、素子を微細化しつつ電極間容量を大きくするために、複数の圧電材料層と複数の電極層とを交互に積層することが行われている。即ち、積層された複数の層を並列に接続することにより、素子全体の電極間容量を大きくすることができる。
圧電材料層を含む積層構造体の製造方法としては、従来より、バルクの圧電材料を用いるバルク法が知られている。バルク法においては、所望の厚さに削ったバルクの圧電材料を電極層と交互に重ね、接着剤を用いて接着したり、ボルトを締めることにより固定したりする手法が用いられている。しかしながら、この手法は、一般に、比較的大きい積層構造体の製造に用いられており、微小な積層構造体の製造に用いる場合には、薄く削った圧電材料が脆く割れ易いことからハンドリングが困難であり、また、微細加工が困難であるので、製造工程が煩雑になる。特に、厚さ100μm以下の圧電材料は割れ易い。また、出来上がった製品については、接着剤による装着性に問題があると共に、接着部分において応力が発生するという問題が生じている。従って、この手法によると、製造歩留まりが低下し、製造コストが上昇してしまうので、生産性の観点からも適当ではない。そのため、積層構造体を成膜によって製造するグリーンシート法が検討されている。
グリーンシート法においては、可塑性のない圧電材料の粉末に有機物等のバインダを混合して成膜したグリーンシート(圧電体シート)が用いられる。この手法においては、圧電体シート上に電極材料のペーストをスクリーン印刷等により塗布した複数のシートを積層し、約1000℃の高温で焼成することにより、バインダを圧電体シートから飛散させて、圧電体を強固な膜にしている。
このような手法を用いて生成される積層構造体においては、複数の電極層を互いに接続するために、積層構造体の側面において配線が行われる。図9は、積層構造体の一般的な配線方法を説明するための断面図である。積層構造体100は、複数の圧電材料層101と、複数の電極層102及び103と、側面配線104及び105とを含んでいる。
電極102は、その一端が積層構造体の一方の壁面まで延びるように形成されており、電極103は、その一端が積層構造体の他方の壁面まで伸びるように形成されている。これにより、電極102は、一方の側面配線104に接続されると共に、他方の側面配線105から絶縁領域106によって絶縁される。反対に、電極103は、側面配線105に接続されると共に、側面配線104から絶縁領域106によって絶縁される。側面配線104と側面配線105との間に電位差を与えることにより、電極102と電極103との間にそれぞれ配置された圧電材料層101の各々に電圧が印加され、圧電効果によって圧電材料層101が伸縮する。
しかしながら、電極102及び103には、いずれかの側面配線と絶縁するために、電極が形成されていない絶縁領域106が設けられている。この絶縁領域106は、積層構造体100に電圧を印加しても伸縮しない。そのため、圧電材料層101の内部に、伸縮する第1の領域と伸縮しない第2の領域とが存在するので、これらの領域の間に応力が集中して破損し易いという問題がある。
関連する技術として、下記の特許文献1には、長寿命の積層型圧電アクチュエータの製造方法が開示されている。この特許文献1によれば、圧電セラミックス材を主体とするグリーンシートの表面全面に内部電極を形成し、該グリーンシートを層状に積層して焼結し、該被焼結物の両側面に機械加工を施し、両側面の端部を一層おきに樹脂にて絶縁処理し、該被処理物の上からそれぞれの面に導電層を形成する。これにより、従来のように全面電極を形成し得ないものに比べて耐久性を向上させることができ、また、内部電極を部分的に形成するための位置合わせの必要も無く、微細化が可能となる。
しかしながら、特許文献1において素子の側面の絶縁処理に用いられるエポキシ樹脂は耐圧が低いので、樹脂の厚みを大きくする必要がある。例えば、積層構造体を駆動する電圧が200〜300Vである場合には、樹脂の厚みを20〜30μmとする必要がある。このように樹脂の厚みが大きいことにより、複数の積層構造体を1次元又は2次元アレイ状に配置して超音波用探触子を製造する場合に問題が生じる。即ち、超音波用探触子を製造する場合には、複数の積層構造体の間に充填材を流し込むが、配置される複数の積層構造体の間のすきまが50μmと小さい場合には、樹脂の厚みにより、これらの積層構造体の間に充填材を流し込むことが困難になってしまう。
特開昭60−128683号公報(第2頁、第2図)
そこで、上記の点に鑑み、本発明は、側面における絶縁処理部を小さくしてアレイ化が容易な積層構造体を提供することを目的とする。
上記課題を解決するため、本発明に係る積層構造体は、2次元アレイ状に配置された複数の積層構造体を含むアレイ状の積層構造体であって、個々の積層構造体が、複数の圧電材料層と第1群の電極層及び第2群の電極層を含む複数の電極層とが交互に積層された圧電素子と、エアロゾルデポジション法により3μm以下の厚さに形成され、圧電素子の第1の面において第1群の電極層を被う第1の絶縁膜と、エアロゾルデポジション法により3μm以下の厚さに形成され、圧電素子の第2の面において第2群の電極層を被う第2の絶縁膜と、圧電素子の第1の面において、第2群の電極層と電気的に接続され、第1の絶縁膜によって第1群の電極層から絶縁されている第1の配線と、圧電素子の第2の面において、第1群の電極層と電気的に接続され、第2の絶縁膜によって第2群の電極層から絶縁されている第2の配線とを具備する。
また、本発明に係る積層構造体の製造方法は、複数の圧電材料層と第1群の電極層及び第2群の電極層を含む複数の電極層とが交互に積層された圧電素子を作製するステップ(a)と、圧電素子の第1の側面において、少なくとも第1群の電極層を除く領域にマスクを形成するステップ(b)と、ステップ(b)においてマスクが形成された圧電素子の第1の面において、第1群の電極層を被う第1の絶縁膜を、エアロゾルデポジション法により形成するステップ()と、ステップ(b)において形成されたマスクを取り除くステップ(d)と、圧電素子の第2の側面において、少なくとも第2群の電極層を除く領域にマスクを形成するステップ(e)と、ステップ(e)においてマスクが形成された圧電素子の第2の面において、第2群の電極層を被う第2の絶縁膜を、エアロゾルデポジション法により形成するステップ()と、ステップ(e)において形成されたマスクを取り除くステップ(g)と、ステップ(d)の後で、圧電素子の第1の面において、第2群の電極層と電気的に接続され、第1の絶縁膜によって第1群の電極層から絶縁される第1の配線を形成するステップ()と、ステップ(g)の後で、圧電素子の第2の面において、第1群の電極層と電気的に接続され、第2の絶縁膜によって第2群の電極層から絶縁される第2の配線を形成するステップ()とを具備する。
本発明によれば、圧電素子の第1の側面において第1群の電極層を被う第1の絶縁膜と圧電素子の第2の側面において第2群の電極層を被う第2の絶縁膜とをエアロゾルデポジション法により形成することにより、側面における絶縁処理部を小さくしてアレイ化が容易な積層構造体を提供することができる。
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の一実施形態に係る積層構造体の構造を示す図である。図1に示すように、積層構造体10は、例えば、底面の一辺が0.3〜1.0mm程度、高さが2.1mm程度の微小な柱状の構造体である。積層構造体10は、複数のPZT(チタン酸ジルコン酸鉛:Pb(lead) zirconate titanate)層1と、複数の第1電極層2と、複数の第2電極層3と、複数の第1絶縁膜4と、複数の第2絶縁膜5と、複数の第3絶縁膜6と、配線7及び8とを含んでいる。
本実施形態においては、PZT層1を、グリーンシート法によって形成している。なお、PZT層1を、エアロゾルデポジション(AD:aerosol deposition)法による成膜方法を用いて形成するようにしても良い。複数のPZT層1の間には、第1電極層2と第2電極層3とが交互に配置されている。配線7は、積層構造体10の一方の側面及び底面を覆い、配線8は、積層構造体10の他方の側面及び上面を覆い、配線7と配線8とは、第3絶縁膜6によって絶縁されている。
第1電極層2は、一方の側面において配線7と電気的に接続され、他方の側面に配置された第1絶縁膜4によって配線8から絶縁されている。第2電極層3は、一方の側面に配置された第2絶縁膜5によって配線7から絶縁され、他方の側面において配線8と電気的に接続されている。本実施形態においては、複数の第1絶縁膜4、複数の第2絶縁膜5、及び、複数の第3絶縁膜6の形成を、AD法による成膜方法を用いて行っている。
配線7及び8、第1電極層2、第2電極層3を介してPZT層1に電圧を印加することにより、PZT層1は圧電効果によって伸縮する。このようなPZT等の圧電材料を絶縁層(誘電体層)として用いる積層構造体は、圧電ポンプや、圧電アクチュエータや、超音波用探触子において超音波を送受信する超音波トランスデューサ等に用いられる。積層構造を有する構造体は、単層の構造体よりも、対向する電極の面積を増やすことになるので、電気的インピーダンスを下げることができる。従って、単層の構造体と比較して、印加される電圧に対して効率良く動作する。
次に、本実施形態に係る積層構造体の製造方法について、図2〜図5を参照しながら説明する。図2は、本実施形態に係る積層構造体の製造方法を示すフローチャートである。また、図3〜図5は、本実施形態に係る積層構造体の製造方法を説明するための図である。
まず、図2に示すステップS1〜S3において、PZT層1、第1電極層2、及び、第2電極層3を形成する。ステップS1において、図3の(A)に示すように、可塑性のない圧電材料の粉末に有機物等のバインダ及び溶剤を混合して成膜したグリーンシート(圧電体シート)に、金属粉末に有機物等のバインダ及び溶剤を混合して得られた電極材料のペースト(導電体ペースト)をスクリーン印刷等により塗布し、このような複数のシートを積層する。
ステップS2において、これらのシートに熱と圧力を加えて圧着した後、圧電材料と電極材料とを同時焼成することにより、バインダを飛散させながらPZT層と電極層とを一体化して積層構造体を生成する。なお、焼成時には、圧電体シート及び電極材料のペーストから有機分や水分が抜けるので、圧電体シート等の体積が減少する。
ステップS3において、図3の(B)に示すように、所望の大きさの積層構造体に切断する。これにより、所望の大きさのPZT層1、第1電極層2、及び、第2電極層3が形成される。
次に、ステップS4〜S7において、第1絶縁膜4、第2絶縁膜5、及び、第3絶縁膜6を形成する。ステップS4において、図4の(A)に示すように、フォトリソグラフィ工程を用いて、積層構造体10の第1の面に、所望のパターンのレジストマスクを形成する。なお、レジストマスクの替わりに、メタルマスクを形成しても良い。ステップS5において、図4の(B)に示すように、レジストマスクを利用して積層構造体10の第1の面に第1絶縁膜4及び第3絶縁膜6を形成した後、レジストマスクを取り除く。
ステップS6において、積層構造体10の上下を逆転させ、図4の(C)に示すように、フォトリソグラフィ工程を用いて、積層構造体10の第1の面と反対の第2の面に、所望のパターンのレジストマスクを形成する。ステップS7において、図4の(D)に示すように、レジストマスクを利用して、積層構造体10の第2の面に第2絶縁膜5及び第3絶縁膜6を形成した後、レジストマスクを取り除く。
以上において、絶縁膜4〜6の形成には、後で説明するAD法による成膜方法を用いている。絶縁膜4〜6の材料としては、例えば、PZT、アルミナ、ZrO等のZr系酸化物、及び、TiO等を用いることができる。即ち、AD法による成膜方法を用いて絶縁膜を形成することが可能な材料であれば、使用することができる。
次に、ステップS8及びS9において、配線7及び8を形成する。ステップS8において、図5の(A)に示すように、積層構造体10の前面、後面、及び、第3絶縁膜6以外の部分に、銀ペースト又は銀パラジウムペースト等の導電体ペーストを塗布する。ステップS9において、図5の(B)に示すように、導電体ペーストの乾燥及び焼成を行い、配線7及び8を形成する。なお、焼成時には、導電体ペーストから有機分や水分が抜けるので、導電体ペーストの体積が減少する。
ここで、本実施形態において絶縁膜を形成するために用いられるAD法について説明する。図6は、AD法によって成膜を行うために用いる装置を示している。この装置は、エアロゾル生成容器20と、成膜チャンバ30とを有している。エアロゾルとは、気体中に浮遊する固体又は液体の微粒子のことをいう。なお、本実施形態においては、絶縁膜を形成するために、平均粒子径が0.2μm〜1μmのPZTの微粒子を用いている。
エアロゾル生成容器20は、成膜原料の粉体が配置される容器であり、ここでエアロゾルの生成が行われる。エアロゾル生成容器20には、キャリアガス導入部21、エアロゾル導出部22、及び、圧力調整ノズル23が設けられている。キャリアガス導入部21は、原料の粉体をキャリアするために用いられる気体であるキャリアガスを、エアロゾル生成容器20の内部に導入する。即ち、エアロゾル生成容器20に配置された原料の粉体をキャリアガスによって噴き上げることにより、エアロゾルが生成される。
このキャリアガスとしては、乾燥空気、窒素ガス、アルゴンガス、酸素ガス、ヘリウムガス等が用いられる。また、エアロゾル導出部22は、エアロゾル生成容器20において生成されたエアロゾルを吸引し、成膜チャンバ30に導く。圧力調整ノズル33は、エアロゾル生成容器20と成膜チャンバ30との圧力差を調整する際に用いられる。
このようなエアロゾル生成容器20は、振動台24の上に戴置されている。振動台24は、エアロゾル生成容器20に振動を与えることにより、エアロゾル生成容器20に配置される原料の粉体を撹拌し、エアロゾルが効率的に生成されるようにする。
成膜チャンバ30には、排気管31と、エアロゾル導入部32と、ノズル33と、可動ステージ34とが備えられている。排気管31は、真空ポンプに接続されており、成膜チャンバ30内を排気する。エアロゾル導入部32は、エアロゾル生成部20のエアロゾル導出部22に接続されており、エアロゾル生成部20において生成されたエアロゾルを成膜チャンバ30内に導入する。ノズル33は、エアロゾル導入部32を介して導入されたエアロゾルを、可動ステージ34上に配置されている積層構造体10に向けて噴射する。
本実施形態においては、絶縁膜4〜6がAD法によって形成される。AD法によれば、下地層としてのPZT層1や電極層2及び3に、絶縁膜4〜6の材料の粉体を高速に噴射して衝突させることにより成膜するので、材料の粉体が下地層に食い込む「アンカーリング」が生じる。その結果、下地層としてのPZT層1や電極層2及び3に、アンカー層(粉体が食い込んだ層)が生じる。このアンカー層の深さは、下地層の材質や粉体の速度によって異なるが、通常は、10nm〜100nm程度となる。これにより、積層構造体10に含まれる各層の界面を観察すれば、本実施形態に係る積層構造体の製造方法を用いたことを判別することが可能である。
本実施形態によれば、AD法を用いて絶縁膜を形成しているので、絶縁膜の耐圧が高いため、絶縁膜を薄くすることができる。例えば、積層構造体を駆動する電圧が200〜300Vである場合において、絶縁膜の厚さを2〜3μmと小さくすることができる。また、AD法を用いて形成される絶縁膜は、エポキシ樹脂等によって形成される絶縁膜よりも緻密で強固なので、機械的強度が向上する。さらに、第1電極層2及び第2電極層3をPZT層1の全面に配置しているので、PZT層1の一部の領域に応力が集中しない。その結果、積層構造体10は、従来の積層構造体と比べて耐久性が良い。なお、本実施形態においては、導電体ペーストを用いて配線7及び8を形成したが、白金チタンを密着層として用いて、白金をスパッタすることによって配線7及び8を形成しても良い。
以上説明した積層構造体を複数配置することにより、アレイ状の積層構造体を作製することができる。例えば、図7に示すように、複数の積層構造体10が、基板上に2次元アレイ状に配置された積層構造体を作製することができる。
図8は、図7に示すような2次元アレイ状の積層構造体を超音波用探触子に適用した例を示す一部断面斜視図である。この超音波用探触子は、超音波を送信及び受信する複数の超音波トランスデューサを含む超音波トランスデューサアレイ40と、音響整合層41と、音響レンズ42と、バッキング層43とを含んでいる。これらの各部40〜43は、筐体44に収納されている。また、超音波トランスデューサアレイ40に含まれている複数の超音波トランスデューサの配線は、ケーブル45を介して超音波撮像装置本体に接続される。
これらの超音波トランスデューサの間には、エポキシ樹脂等の充填材が配置されている。音響整合層41は、超音波を伝えやすいガラスや、セラミックや、金属粉入りエポキシ樹脂等によって形成されている。音響整合層41は、生体である被検体と超音波トランスデューサとの間の音響インピーダンスの不整合を解消する。これにより、超音波トランスデューサから送信された超音波を、効率良く被検体中に伝播させることができる。
音響レンズ42は、例えば、シリコンゴムによって形成されている。音響レンズ42は、超音波トランスデューサアレイ40から送信され、音響整合層41において音響インピーダンスを整合された超音波ビームを、所定の深度において集束させる。バッキング層43は、例えば、エポキシ樹脂やゴムにフェライト等の金属の粉体やPZTの粉体を混入した材料のように、音響減衰の大きい材料によって形成されている。バッキング層43は、超音波トランスデューサアレイ40から発生した不要な超音波を早く減衰させる。
このような超音波用探触子を作製する際には、ガラスやマコール(登録商標)を材料とする基板上に複数の積層構造体をアレイ状に配置し、それらの積層構造体の間に充填材を配置することにより、超音波トランスデューサ40及び音響整合層41を作製する。なお、この場合において、基板に別の音響整合層を張り合わせることにより、複数層から成る音響整合層を設けても良い。
本実施形態に係る積層構造体を超音波用探触子に適用した場合には、AD法を用いて絶縁膜を形成するので、超音波トランスデューサを駆動する電圧が200〜300Vの場合においても、絶縁膜の厚さを2〜3μmとすることができる。したがって、複数の超音波トランスデューサ間の干渉を抑えることができる。また、複数の超音波トランスデューサの間のすきまが50μm程度である場合においても、超音波トランスデューサの間にエポキシ樹脂等の充填材を流し込む際に、側面における絶縁処理部が障害となることはない。
これにより、多数の超音波トランスデューサを高密度に集積することが可能となり、解像度の高い画像を撮像することができる超音波探触子を得ることが可能となる。また、本発明に係る積層構造体を適用した超音波トランスデューサを2次元アレイ状に配置した超音波探触子は、超音波トランスデューサが高密度に集積されているので、リアルタイムに3次元超音波画像を取得する超音波診断装置に適用することができる。
本発明は、絶縁体と電極とが交互に形成されている積層構造体及びその製造方法において利用することが可能である。
本発明の一実施形態に係る積層構造体の構造を示す図である。 本実施形態に係る積層構造体の製造方法を示すフローチャートである。 本実施形態に係る積層構造体のPZT層及び電極層の形成を説明するための図である。 本実施形態に係る積層構造体の絶縁膜の形成を説明するための図である。 本実施形態に係る積層構造体の配線の形成を説明するための図である。 AD法によって成膜を行うために用いる装置を示す図である。 基板上に2次元アレイ状に配置された複数の積層構造体を示す図である。 2次元アレイ状の積層構造体を超音波用探触子に適用した例を示す一部断面斜視図である。 積層構造体の一般的な配線方法を説明するための断面図である。
符号の説明
1 PZT層
2、3 電極層
4〜6 絶縁膜
7、8 配線
10 積層構造体
20 エアロゾル生成容器
21 キャリアガス導入部
22 エアロゾル導出部
23 圧力調整ノズル
24 振動台
30 成膜チャンバ
31 排気管
32 エアロゾル導入部
33 圧力調整ノズル
34 ステージ
40 超音波トランスデューサアレイ
41 音響整合層
42 音響レンズ
43 バッキング層
44 筐体
45 ケーブル

Claims (9)

  1. 2次元アレイ状に配置された複数の積層構造体を含むアレイ状の積層構造体であって、個々の積層構造体が、
    複数の圧電材料層と第1群の電極層及び第2群の電極層を含む複数の電極層とが交互に積層された圧電素子と、
    エアロゾルデポジション法により3μm以下の厚さに形成され、前記圧電素子の第1の面において前記第1群の電極層を被う第1の絶縁膜と、
    エアロゾルデポジション法により3μm以下の厚さに形成され、前記圧電素子の第2の面において前記第2群の電極層を被う第2の絶縁膜と、
    前記圧電素子の第1の面において、前記第2群の電極層と電気的に接続され、前記第1の絶縁膜によって前記第1群の電極層から絶縁されている第1の配線と、
    前記圧電素子の第2の面において、前記第1群の電極層と電気的に接続され、前記第2の絶縁膜によって前記第2群の電極層から絶縁されている第2の配線と、
    を具備する積層構造体。
  2. 前記第1群の電極層と前記第2群の電極層とが交互に配置されている、請求項1記載の積層構造体。
  3. 前記複数の圧電材料層及び前記複数の電極層が、圧電材料にバインダ及び溶剤が混合されたシート上に少なくとも電極材料が形成された複数のシートを積層して焼成することにより形成されている、請求項1又は2記載の積層構造体。
  4. 前記複数の圧電材料層がエアロゾルデポジション法により形成されている、請求項1又は2記載の積層構造体。
  5. 積層構造体の製造方法であって、
    複数の圧電材料層と第1群の電極層及び第2群の電極層を含む複数の電極層とが交互に積層された圧電素子を作製するステップ(a)と、
    前記圧電素子の第1の側面において、少なくとも前記第1群の電極層を除く領域にマスクを形成するステップ(b)と、
    ステップ(b)においてマスクが形成された前記圧電素子の第1の面において、前記第1群の電極層を被う第1の絶縁膜を、エアロゾルデポジション法により形成するステップ()と、
    ステップ(b)において形成されたマスクを取り除くステップ(d)と、
    前記圧電素子の第2の側面において、少なくとも前記第2群の電極層を除く領域にマスクを形成するステップ(e)と、
    ステップ(e)においてマスクが形成された前記圧電素子の第2の面において、前記第2群の電極層を被う第2の絶縁膜を、エアロゾルデポジション法により形成するステップ()と、
    ステップ(e)において形成されたマスクを取り除くステップ(g)と、
    ステップ(d)の後で、前記圧電素子の第1の面において、前記第2群の電極層と電気的に接続され、前記第1の絶縁膜によって前記第1群の電極層から絶縁される第1の配線を形成するステップ()と、
    ステップ(g)の後で、前記圧電素子の第2の面において、前記第1群の電極層と電気的に接続され、前記第2の絶縁膜によって前記第2群の電極層から絶縁される第2の配線を形成するステップ()と、
    を具備する製造方法。
  6. 前記第1群の電極層と前記第2群の電極層とが交互に配置される、請求項5記載の製造方法。
  7. ステップ(a)が、前記複数の圧電材料層及び前記複数の電極層が、圧電材料にバインダ及び溶剤が混合されたシート上に少なくとも電極材料が形成された複数のシートを積層して焼成することを含む、請求項5又は6記載の製造方法。
  8. ステップ(a)において、前記複数の圧電材料層がエアロゾルデポジション法により形成される、請求項5又は6記載の製造方法。
  9. ステップ(b)及び)において形成されるマスクが、レジストマスク又はメタルマスクを含む、請求項記載の製造方法。
JP2004040829A 2004-02-18 2004-02-18 積層構造体及びその製造方法 Expired - Fee Related JP4729260B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004040829A JP4729260B2 (ja) 2004-02-18 2004-02-18 積層構造体及びその製造方法
US11/058,282 US20050179345A1 (en) 2004-02-18 2005-02-16 Piezoelectric element and method of manufacturing the same
US11/564,146 US7581295B2 (en) 2004-02-18 2006-11-28 Piezoelectric element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004040829A JP4729260B2 (ja) 2004-02-18 2004-02-18 積層構造体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005235880A JP2005235880A (ja) 2005-09-02
JP4729260B2 true JP4729260B2 (ja) 2011-07-20

Family

ID=34836395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004040829A Expired - Fee Related JP4729260B2 (ja) 2004-02-18 2004-02-18 積層構造体及びその製造方法

Country Status (2)

Country Link
US (2) US20050179345A1 (ja)
JP (1) JP4729260B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149995A (ja) * 2005-11-28 2007-06-14 Fujifilm Corp 積層型圧電素子及びその製造方法
DE102007058873A1 (de) * 2007-12-06 2009-06-10 Siemens Ag Piezoelektrisches Bauteil mit Außenkontaktierung, die eine Gasphasen-Abscheidung aufweist, Verfahren zum Herstellen des Bauteils und Verwendung des Bauteils
DE102008029185A1 (de) * 2008-06-19 2009-12-24 Epcos Ag Piezoelektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Kontaktes
JP5335310B2 (ja) * 2008-07-29 2013-11-06 日本特殊陶業株式会社 超音波振動子及びその製造方法
DE102009014993B4 (de) * 2009-03-26 2011-07-14 Continental Automotive GmbH, 30165 Verfahren zum elektrischen Kontaktieren eines elektronischen Bauelements
DE102009017434A1 (de) * 2009-04-15 2010-10-28 Continental Automotive Gmbh Elektronisches Bauelement und Verfahren zum elektrischen Kontaktieren eines elektronischen Bauelements als Stapel
WO2012002967A1 (en) 2010-07-01 2012-01-05 Empire Technology Development Llc Method and system for cell and tissue cultivation
DE102011081279A1 (de) * 2011-08-19 2013-02-21 Siemens Aktiengesellschaft Verfahren zur elektrischen Passivierung elektromechanischer Bauelemente
EP2817835B1 (de) * 2012-02-24 2016-07-27 Epcos AG Verfahren zur herstellung einer elektrischen kontaktierung eines vielschichtbauelements
DE102012104830A1 (de) 2012-06-04 2013-12-05 Epcos Ag Vielschichtbauelement und Verfahren zum Herstellen eines Vielschichtbauelements
DE102012218755B4 (de) * 2012-10-15 2018-07-05 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Bauelements als Stapel und als Stapel ausgebildetes elektronisches Bauelement
CN103344708A (zh) * 2013-06-13 2013-10-09 江苏大学 一种用于混凝土材料检测的超声相控阵换能器及制作方法
CN105358263B (zh) * 2013-07-03 2017-05-17 奥林巴斯株式会社 超声波振动器件、超声波振动器件的制造方法以及超声波医疗装置
CN113644840B (zh) * 2021-07-30 2023-01-17 南京邮电大学 一种提升低频输出的按压式摩擦纳米发电机
SE545844C2 (en) * 2022-10-17 2024-02-20 Precibeo Ab A drive element with two separate monolithic actuators for an electromechanical motor

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128683A (ja) 1983-12-15 1985-07-09 Tohoku Metal Ind Ltd 積層型圧電アクチユエ−タの製造方法
JPH0236578A (ja) * 1988-07-26 1990-02-06 Mitsubishi Kasei Corp 積層型圧電素子
JP3045531B2 (ja) * 1990-10-01 2000-05-29 日立金属株式会社 積層型変位素子
JPH06260478A (ja) * 1993-03-09 1994-09-16 Matsushita Electric Ind Co Ltd 薄膜パターン形成方法
JP3614915B2 (ja) * 1995-02-10 2005-01-26 北陸電気工業株式会社 チップ状電子部品とその製造方法
JPH11186625A (ja) * 1997-12-24 1999-07-09 Hitachi Ltd 圧電素子
JP3308492B2 (ja) * 1998-05-13 2002-07-29 セイコーインスツルメンツ株式会社 圧電アクチュエータ
JP4357659B2 (ja) * 1998-10-26 2009-11-04 セイコーインスツル株式会社 圧電体装置及びその製造方法
US6255121B1 (en) * 1999-02-26 2001-07-03 Symetrix Corporation Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
CN1138287C (zh) * 1999-06-01 2004-02-11 李竑一 扩张振模的多输出复合结构压电变压器
JP2002235181A (ja) * 1999-10-12 2002-08-23 National Institute Of Advanced Industrial & Technology 複合構造物及びその製造方法並びに作製装置
US6692646B2 (en) * 2000-08-29 2004-02-17 Display Science, Inc. Method of manufacturing a light modulating capacitor array and product
JP4467755B2 (ja) * 2000-10-11 2010-05-26 日本放送協会 多電極圧電デバイス配線方法及び多電極圧電装置
JP2002203999A (ja) * 2000-11-06 2002-07-19 Denso Corp 積層型圧電体素子とその製造方法
US20030186536A1 (en) * 2002-03-29 2003-10-02 Brenner Michael F. Via formation in integrated circuits by use of sacrificial structures
JP4373643B2 (ja) * 2002-04-24 2009-11-25 京セラ株式会社 積層型圧電素子及びその製法並びに噴射装置
AU2003238881A1 (en) * 2002-06-07 2003-12-22 California Institute Of Technology Method and resulting device for fabricating electret materials on bulk substrates
US7121474B2 (en) * 2002-06-18 2006-10-17 Intel Corporation Electro-optical nanocrystal memory device
US6930340B2 (en) * 2003-03-03 2005-08-16 Seiko Epson Corporation Memory cell array including ferroelectric capacitors, method for making the same, and ferroelectric memory device
US6771410B1 (en) * 2003-06-18 2004-08-03 Intel Corporation Nanocrystal based high-speed electro-optic modulator
JP2005035016A (ja) * 2003-07-15 2005-02-10 Brother Ind Ltd 液体移送装置
DE602004004841T2 (de) * 2003-08-29 2007-11-08 Fujifilm Corp. Laminierte Struktur, Verfahren zur Herstellung derselben und Vielfach-Ultraschallwandlerfeld
KR20050041888A (ko) * 2003-10-30 2005-05-04 니폰 파이오니쿠스 가부시키가이샤 절연막 성막용 원료 및 그것을 이용한 성막 방법
JP3978681B2 (ja) * 2004-03-26 2007-09-19 富士フイルム株式会社 インクジェット記録ヘッド及びインクジェット記録装置
JP4419742B2 (ja) * 2004-07-28 2010-02-24 ブラザー工業株式会社 電子部品搭載基板及びインクジェットヘッド
JP2006093449A (ja) * 2004-09-24 2006-04-06 Fuji Photo Film Co Ltd 積層構造体及び積層構造体アレイ、並びに、それらの製造方法
US7286354B2 (en) * 2004-10-27 2007-10-23 Brother Kogyo Kabushiki Kaisha Electronic part-mounted substrate, thermal conductive member for electronic part-mounted substrate and liquid-jetting head

Also Published As

Publication number Publication date
US20070094856A1 (en) 2007-05-03
JP2005235880A (ja) 2005-09-02
US20050179345A1 (en) 2005-08-18
US7581295B2 (en) 2009-09-01

Similar Documents

Publication Publication Date Title
US7581295B2 (en) Piezoelectric element and method of manufacturing the same
US7148608B2 (en) Multi-layer ceramic acoustic transducer
US5548564A (en) Multi-layer composite ultrasonic transducer arrays
US6552471B1 (en) Multi-piezoelectric layer ultrasonic transducer for medical imaging
US7156938B2 (en) Method for making multi-layer ceramic acoustic transducer
JP2004356206A (ja) 積層構造体及びその製造方法
JP2002305792A (ja) 均一電界を有する多層圧電構造
JP2009177751A (ja) 圧電素子、圧電振動板および圧電型電気音響変換器
Kuscer et al. Acoustic properties of porous lead zirconate titanate backing for ultrasonic transducers
JP2007059525A (ja) 積層型圧電素子及びそれを用いる装置、並びに、積層型圧電素子の製造方法
JP5043311B2 (ja) 圧電積層体及びその製造方法,圧電スピーカ,電子機器
JP4261374B2 (ja) 積層構造体及びその製造方法、並びに、超音波トランスデューサ
JP4516327B2 (ja) 積層構造体の製造方法
JP4303997B2 (ja) 圧電アクチュエータおよびこれを備えたインクジェット記録ヘッド
JP2005117159A (ja) 超音波トランスデューサアレイ及びその製造方法
JP2000143335A (ja) 磁器材料及び超音波探触子及び圧電振動子及びそれらの製造方法
JP2010199271A (ja) 積層型圧電素子およびその製法ならびに振動体
JP2007095991A (ja) 積層構造体及び積層構造体アレイ、並びに、それらの製造方法
JP5586248B2 (ja) 圧電積層部品
JP5349141B2 (ja) 超音波プローブ
JP2009194226A (ja) 積層型圧電素子及びその製造方法
JP2010199272A (ja) 積層型圧電素子およびその製法ならびに振動体
JP2020043095A (ja) 積層型圧電素子、および積層型圧電素子の製造方法
JP2004119934A (ja) 積層構造体の製造方法及び製造装置
KR101537939B1 (ko) 압전 세라믹 파이버 적층형 복합소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees