JP2010166018A - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
JP2010166018A
JP2010166018A JP2009185082A JP2009185082A JP2010166018A JP 2010166018 A JP2010166018 A JP 2010166018A JP 2009185082 A JP2009185082 A JP 2009185082A JP 2009185082 A JP2009185082 A JP 2009185082A JP 2010166018 A JP2010166018 A JP 2010166018A
Authority
JP
Japan
Prior art keywords
stress relaxation
external electrode
substrate
electronic component
relaxation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009185082A
Other languages
English (en)
Inventor
Keiji Sato
恵二 佐藤
Hitoshi Takeuchi
均 竹内
Norihiko Nakamura
敬彦 中村
Daisuke Terada
大輔 寺田
Kiyoshi Aratake
潔 荒武
Satoshi Numata
理志 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009185082A priority Critical patent/JP2010166018A/ja
Publication of JP2010166018A publication Critical patent/JP2010166018A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】外部電極を有するガラスよりなるパッケージの表面実装電子部品の回路基板への実装信頼性を向上させる。
【解決手段】ガラス基板1の外部電極を第1の応力緩和層12、その上の導電層13およびその上の外部電極14からなる構造部をもち、かつその外部電極14の周縁から前記ガラス基板1にかけて第2の応力緩和層15が覆う構造を有する。
【選択図】図1

Description

本発明は脆性材料をパッケージ構成部材としてもつ電子部品とその製造法に関するものである。
電子部品たとえば水晶振動子は、電子機器の基準発振源や、マイクロコンピュータのクロック源などとして用いられている。
この水晶振動子は中空かつ真空の気密封止された小型の表面実装型パッケージに水晶振動片を封入して構成される表面実装型電子部品が中心となっている。
この中空の気密封止された小型の表面実装型パッケージの従来のものとしてセラミックスの容器に金属製の蓋を接合した表面実装型パッケージが製造されている。
しかしこのセラミックスを用いたパッケージは高価なためガラスを利用したパッケージが考案されている。(特許文献1)
図20にこのような従来のガラスパッケージを用いた水晶振動子の断面図を示す。
この図では回路基板にはんだを用いて水晶振動子を接続した状態で示している。
ガラス基板1にガラスまたは金属製の蓋2が接合材3で接合されている。また、外部電極4と内部電極6とは貫通電極5により接続されている。さらに、内部電極6には接続材7により水晶振動片8が接続されている。
外部電極はガラス・フリットをバインダーとする厚膜導電ペーストやスパッタ金属膜を下地としてその上にNiとSnのめっきを形成するなどの構造をもっている。
このような水晶振動子は、はんだ9により回路基板11のランド10と外部電極4と接続・固定され実装される。
この外部電極は、はんだによる接合を基本とするため、はんだとの接合性がよいことが求められる。
このような表面実装型水晶振動子は、極めて小型化しているため、ガラス基板1の厚みは0.2mm〜0.4mm、更には0.2mm以下のものまである。
また、フロート法により製造されたソーダガラスの薄板ガラスは、極めて低コストという特徴をもち、このような表面実装部品パッケージに有利である。
また、ガラスを使用すると、ガラス基板上に多数のパッケージ領域を形成することにより、水晶振動片との接合や、蓋と基板の接合を多数一括して行えるという利点もある。
更に、ガラスをパッケージの部材として利用した水晶振動子は、水晶振動片の気密封止後に、外部からのレーザーによる周波数調整が可能であるという大きな利点をもつ。
また、ソーダガラスは水晶振動片と熱膨張係数が近いため、水晶振動子の温度特性に悪影響をあたえることが少ないという利点もある。
しかしながら、このソーダガラスはガラスのうちでも最も強度が低いという欠点がある。
このような金属片端子がないタイプの外部電極をもつ表面実装パッケージは、応力の緩和機構をほとんどもたない。そのため、回路基板との熱膨張差による応力や基板の変形応力の影響を直接受けることとなり、回路基板上にはんだ付けされた表面実装パッケージは、基板の変形、落下衝撃、熱衝撃等により大きな応力を受ける。
また、このような表面実装パッケージは、回路基板の変形等により、パッケージに亀裂が入り、水晶振動子の発信停止に至ることがある。
また、この亀裂発生は融点が高く、かつクリープ強度が高く熱応力緩和が起こりにくいPbフリーはんだでおこりやすい。
そこで、この欠点を改善する方法としてガラスを化学強化することが考案されている。(特許文献2)
あるいは、ガラスの代わりのガラス・セラミックス(結晶化ガラス)を利用することが考案されている。(特許文献3)
特開2002−124845号報 特開平7−212159号報 特開平10−335970号報
上記の化学強化したソーダガラスを用いると、強度は向上するが、切断の際に亀裂が発生して、切断部から破壊を生じやすいという欠点を生じる。
また、化学強化後、数百℃の熱を受けると化学強化の効果が損なわれるというような欠点もある。
また、上記の結晶化ガラスは、高強度ではあるが極めて高価であるという欠点をもつ。
そこで本発明は、低コストなガラスを構成要素とし、電子回路基板に実装しても変形等の応力に強い電子部品を実現することを目的とするものである。
上記課題を解決するために、本発明は以下の手段を提供する。
本発明は、電子部品のパッケージにおいて、基板と、前記基板の第1の面の側に設置された電子素子と、前記電子素子と電気的に接続する外部電極と、を備えた電子部品において、前記基板は、前記第1の面と反対の面に、第1の応力緩和層、外部電極の順に積層された構造部を備え、かつ前記外部電極の側面から前記基板にかけて覆う第2の応力緩和層を備えることを特徴とする。
また、本発明は、電子部品のパッケージにおいて、基板と、前記基板の第1の面の側に設置された電子素子と、前記電子素子と電気的に接続する外部電極と、を備えた電子部品において、前記基板は、前記第1の面と反対の面に、導電層、外部電極の順に積層された構造部を備え、かつ前記外部電極の側面から前記基板にかけて覆う第2の応力緩和層を備えることを特徴とする。
また、本発明は、電子部品のパッケージにおいて、基板と、前記基板の第1の面の側に設置された電子素子と、前記電子素子と電気的に接続する外部電極と、を備えた電子部品において、前記基板は、前記第1の面と反対の面に、第1の応力緩和層、導電層、外部電極の順に積層された構造部を備え、かつ前記構造部の側面から前記基板にかけて覆う第2の応力緩和層を備えることを特徴とする。
また、各応力緩和層が絶縁樹脂で形成され、導電層が導電樹脂で形成されることを特徴とする。
また、前記第2の応力緩和層が、前記導電層の側面から前記基板にかけて覆うことを特徴とする。
また、前記第2の応力緩和層が、前記外部電極の側面から前記基板にかけて覆うことを特徴とする。
また、前記基板の前記第1の面に設置され、前記第1の面との間で外気と遮断された空洞部を形成する蓋を備え、前記空洞部は、前記第1の面、または前記蓋の前記第1の面に面する面のうち少なくとも一方に設けられた凹部により形成され、前記電子素子が、前記空洞部に設置された構造を備えることを特徴とする。
また、前記電子素子が水晶振動片であることを特徴とする。
また、前記基板、前記蓋の少なくとも一方が、脆性材料で形成され、前記脆性材料は、ガラス、またはシリコンであることを特徴とする。
また、本発明は、基板上に、第1の応力緩和層、導電層、外部電極の順で積層した構造部を形成する工程と、前記構造部の側面から前記基板にかけて覆う第2の応力緩和層を形成する工程とを備えることを特徴とする電子部品の製造方法を提供する。
また、本発明は、前記第1の応力緩和層、前記導電層、および前記第2の応力緩和層が、スクリーン印刷法で形成することを特徴とする電子部品の製造方法を提供する。
本発明によれば、電子部品の基板に、第1の応力緩和または導電層と外部電極との2層の積層構造、もしくは応力緩和層、導電層、外部電極の3層の積層構造を配置し、当該積層構造から基板にかけて覆う第2の応力緩和層を配置することにより、外部電極をはんだ付けなどして回路基板に接合した後、回路基板の変形、衝撃等によるパッケージの破壊や高温高湿等での悪環境における電子部品と回路基板の接合機能低下の少ない電子部品を実現することが可能となる。
第1の実施の形態に係る電子部品の外部電極周辺の断面を表した図である。 第1の実施の形態に係る電子部品の外部電極の製造方法を説明するための図である。 第1の実施の形態に係る電子部品の外部電極の製造方法を説明するための図である。 第2の実施の形態に係る電子部品の外部電極周辺の断面を表した図である。 第2の実施の形態に係る電子部品の外部電極周辺の断面を表した図である。 本発明に係る電子部品の第1の応力緩和層を形成した状態の平面図である。 本発明に係る電子部品の第1の応力緩和層を形成した状態の平面図である。 本発明に係る電子部品の外部電極を形成した状態の平面図である。 本発明に係る電子部品の第2の応力緩和層を形成した状態の平面図である。 本発明に係る電子部品の第2の応力緩和層を形成した状態の平面図である。 第3の実施の形態に係る電子部品の外部電極周辺の断面を表した図である。 第4の実施の形態に係る電子部品の外部電極周辺の断面を表した図である。 図4の電子部品の外部電極の製造方法を説明するための図である。 図5の電子部品の外部電極の製造方法を説明するための図である。 本発明に係る電子部品の製造方法を説明するための図である。 第5の実施の形態に係る電子部品の外部電極周辺の断面を表した図である。 第5の実施の形態に係る電子部品の断面を表した図である。 第5の実施の形態に係る電子部品の断面を表した図である。 本発明に係る電子部品の断面を表した図である。 従来例における電子部品の断面を表した図である。
本発明は、電子部品のパッケージとしてシリコン、ガラスなどの脆性材料を使用する。
シリコンは、MEMS(Micro Electro Mechanical Systems)と称されるエッチングを主体とする微小部品のパッケージ材料として使用される。
この場合、シリコンは、搭載する電子素子、機構素子などと一体化して加工が行われる。そのため、プロセス適合性のよいシリコンが好ましい。
ガラスは、安価なパッケージとして、水晶振動片、SAW(Surface Acoustic Wave)素子などからなる電子部品に使用される。
本発明は、パッケージの基板を上記の脆性材料で形成し、基板上の外部電極の側面を覆う応力緩和層(第2の応力緩和層)を設けたものである。さらに本発明は、基板上に、上記とは別の応力緩和層(第1の応力緩和層)、導電層、外部電極を積層する構造部を設けたものである。
このようにして構成された電子部品は、外部電極を回路基板にはんだ付けなどして表面実装される。
回路基板の変形、衝撃等によるパッケージの破壊や高温高湿等での悪環境などにより、基板に応力が作用しても、2つの応力緩和層によって応力を緩和することができる。さらに、基板と応力緩和層、または導電層と外部電極の密着性が優れているため、電子部品と回路基板の接合機能低下の少ない電子部品を実現することが可能となる。
以下、本発明を図面により説明する。また、この実施の形態では、主としてガラスを例に説明するがシリコンでも同様に適用される。なお、この実施の形態により、発明が限定されるものではない。
(第1の実施の形態)
図1は、第1の実施の形態に係るガラス基板上の外部電極周辺の断面を表した図である。なお、図1では、外部電極周辺以外の基板部分を省略している。以下、図2、図3、図7、図4、図5、図11、図12、図13、図14、図16についても同様である。
以下、本発明の実施の形態において、実装時に外部電極の回路基板に面する側を底面側、これに対向する側を上面側とする。
図1(a)では、ガラス基板1の底面に導電層13、外部電極14の順に積層された構造を備えている。また、図1(a)では、ガラス基板1を貫通する貫通電極5を備える。この貫通電極5は、基板上面に形成された内部電極(図示しない)と接続する取出し電極となっている。また、導電層13は貫通電極5と直接接続している。更に、ガラス基板1の底面に導電層13が形成され、その底面にほぼ同じ面積の外部電極14が形成される。
更に、本実施の形態は、外部電極14および第1の応力緩和層12の側面からガラス基板1の底面の一部にかけて第2の応力緩和層15を形成する。
図1(b)では、外部電極14の側面を第2の応力緩和層15で覆わずに、導電層13の側面からガラス基板にかけて覆う構造となっている。
ガラス基板1は、板状の部材であり、上面に電子素子(図示しない)が取り付けられている。
ガラス基板1の材料としては、例えば、安価で陽極接合可能などの利点を有するソーダガラスが用いられており、厚さは、例えば0.2〜0.5mm程度である。
また、ソーダガラスのほかに、例えば、ホウケイ酸ガラス、無アルカリガラス、結晶化ガラス(場合によっては強化処理したもの)なども用いることができる。
第2の応力緩和層15は、例えば絶縁樹脂で構成されており、厚さは、例えば5〜30μmである。
第2の応力緩和層15の材料としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリアリルエーテル樹脂、シアネート樹脂、シリコン樹脂、アクリル樹脂、ベンゾシクロブテン樹脂、ポリベンゾオキサゾール樹脂などの絶縁樹脂、あるいはそれらを変性した絶縁樹脂などが利用できる。また、これら絶縁樹脂を主成分とし、必要に応じて無機物等のフィラーを添加したものなども利用できる。
導電層13は、例えば導電樹脂で構成されており、厚さは、例えば5〜30μmである。
導電層13の材料としては、例えば、第1の応力緩和層12の材料である絶縁樹脂に導電フィラーを混合したものが利用できる。
導電フィラーとしては、例えば、Ag、Ag合金、AgコートCu、Cu、Ag−Cu混合フィラー、Ag−Ni混合フィラーなどが利用できる。
外部電極14は、例えば金属膜で構成されており、導電層13の底面に形成され、ガラス基板上面の電子素子(図示しない)と電気的に接続している。
外部電極14は、下地として、例えばCuを5μm以上、またはNiを1μm以上、あるいはCuの上にNiを形成できる。その上に保護層としてSn、Au、Ag、Ptなどの単層構造、PdとAuの2層構造などを形成する。
めっきは、電解めっき、無電解めっきが可能であるが、給電用の配線が必要ない無電解めっきが好ましい。
外部電極にNiを用いた場合、例えばNi−P系、Ni−B系の無電解めっきが利用できる。
また、保護層として、Auを置換めっきで形成する方法がより好ましい。
貫通電極5は、例えば、Agや、Ag−Pd系の金属合金、ガラス・フリットで形成した厚膜ペーストを充填して焼成した厚膜電極、Fe−Ni合金、コバール合金、ジュメット線などの金属リードをガラス・フリットで封止した気密封止電極、あるいは、はんだやめっきなどにより金属封止したものなどが利用できる。
なお、LEDなどの真空封止を必要としない電子部品の場合は、導電樹脂なども利用できる。
本実施形態において、導電層は、柔軟性があり応力緩和性を有し、各種応力に対しガラス基板の破壊を抑制する効果を有する。しかし、ガラスとの密着性が不十分である。
更に、めっきの応力により密着性や信頼性が低下するなどの問題がある。
また、導電層は、導電性をもたせるため樹脂含有量に制約があり、本来の樹脂のもつ接着強度を得ることができない。
しかし、本発明では、導電層13の底面に形成した外部電極14の側部からガラス基板1にかけて第2の応力緩和層15を形成する。そのため、導電樹脂13と外部電極14の積層した構造が第2の応力緩和層15によって補強されることとなる。
なお、本実施形態において、導電層13の代わりに応力緩和層(以下、第1の応力緩和層)を用いることも可能である。この場合、応力緩和層と外部電極14とが積層する構造となる。
また、第1の応力緩和層の材料は、第2の応力緩和層15で挙げた材料を採用できる。ただし、2つの応力緩和層に同じ材料を使う必要はなく、上記に挙げた異なる材料でもよい。
また、外部電極は、例えば、下地としてCr、NiCr合金、Ti、Ni、Alなどの密着層(スパッタリングなどにより形成)と、Au、Cu、Ag、Niなどの単層あるいは複層のスパッタ層などを有する(厚さは全て5[nm]〜1[μm]程度)。あるいは、中間層にCu、Ni、などのメッキ(1〜10[μm])を有する。そして、表層には、Sn、はんだ、Pd、Au、Agなどの単層・複層を有する。又は、Agなどの金属粒子を含む導電性ペーストを用いることもできる。更には、はんだや金などのボール電極やバンプ電極なども利用可能である。
以上のように、導電層の代わりに第1の応力緩和層を用いることによって、導電層に比べて応力緩和性が向上する。
また、この場合、第2の応力緩和層と第1の応力緩和層とが接合するため、第2の応力緩和層は、必ずしもガラス基板まで覆う必要はなく、第1の応力緩和層までを覆っていればよい。
以上により、本実施形態において、基板は、第1の面と反対の面に、第1の応力緩和層または導電層13、外部電極14の順に積層された構造部を備え、かつ外部電極の側面から基板にかけて覆う第2の応力緩和層15を備えることを特徴とする。
以下に、第1の実施形態の製造方法について述べる。
図2は図1(a)の電子部品の外部電極の製造方法を説明するための図である。
図2(a)では、貫通電極5を有するガラス基板1の底面に、スクリーン印刷などにより、導電層13をパターン印刷する。(印刷工程1)
また、導電層13の代わりに第1の応力緩和層を形成する場合には、外部電極と貫通電極を電気的に接続するために、第1の応力緩和層に開口部を形成する必要がある。この場合、貫通電極5の底面全体が開口している必要はなく、貫通電極5の底面の一部が開口していればよく、応力緩和層が貫通電極5の底面の一部を覆っていてもよい。
次に、図2(b)に示したように、導電層13に無電解めっきにより外部電極14を形成する。(めっき工程)
更に、図2(c)に示したように、スクリーン印刷などにより、外部電極14および導電層13の側面からガラス基板1の底面の一部にかけて覆うように第2の応力緩和層15を形成する。(印刷工程2)
第2の応力緩和層15の幅は、現在の加工技術では最低でも外部電極14側50μm、ガラス基板1側50μm程度は必要であり、従って合計幅100μm程度が、印刷精度、補強効果から最低限度となり、電極寸法にもよるが一般的には余裕を見て150〜400μm程度の幅とすることが望ましい。
図3は、図1(b)の電子部品の外部電極の製造方法を説明するための図である。
図3(a)は、貫通電極5を有するガラス基板1の底面に、スクリーン印刷などにより、導電層13をパターン印刷する。(印刷工程1)
また、導電層13の代わりに第1の応力緩和層を形成する場合には、外部電極と貫通電極を電気的に接続するために、第1の応力緩和層に開口部を形成する必要がある。ただし、貫通電極5の底面全体が開口している必要はなく、貫通電極5の底面の一部が開口していればよく、第1の応力緩和層が貫通電極5の底面の一部を覆っていてもよい。
次に、図2(b)に示したように、導電層13を硬化処理、または予備加熱した後、スクリーン印刷などにより、導電層13からガラス基板1の底面の一部にかけて覆うように第2の応力緩和層15を形成する。(印刷工程2)
さらに、図3(c)に示したように、導電層13に無電解めっきにより外部電極14を形成する。(めっき工程)
図1(b)の電子部品は、印刷工程をすべて終えてからめっき工程を行うため、スクリーン印刷による樹脂パターンの印刷を集中的の合理的に行え、図1(a)の電子部品に比べ、量産性が向上する。しかし、図1(a)の電子部品に比べ、外部電極の補強効果は劣る。
樹脂パターンの形成には、例えば、種々の印刷法や、あるいはフォトリソグラフィー法なども利用できる。ただし、スクリーン印刷法が最も量産的、低コストで、かつ精度のよい印刷が可能である。
スクリーン印刷法には、例えば、金属マスクに開口部を形成するような開口マスク、またはステンシル型マスクとメッシュ(紗)に感光樹脂などでパターン形成したメッシュ・マスクがある。本発明では、メッシュ・マスクを用いた場合には精度よく印刷できる利点、開口マスクを用いた場合には不可能な浮島パターンも形成可能であるという利点を有する。
外部電極14の形成には、他にも、例えばスパッタ、蒸着、導電性ペーストも利用できる。ただし、スパッタは真空操作を必要とする。また、スパッタは、パターン化するためにフォトリソグラフィーを行う必要がある。フォトリソグラフィーは、高価な装置を必要とし、生産性も悪い欠点を有する。
更に本発明で導電樹脂を使用した場合、めっき形成が容易となっている。
(第2の実施の形態)
図4は、第2の実施の形態に係るガラス基板上の外部電極周辺の断面を表した図である。
以下、本発明の実施の形態において、実装時に外部電極の回路基板に面する側を底面側、これに対向する側を上面側とする。また、第1の実施の形態に係る電子部品と同じ構成要素には同じ符号を付し、説明を簡略化、または省略する。
図4(a)は、ガラス基板1の底面に第1の応力緩和層12、導電層13、外部電極14の順に積層された構造を備えている。また、本実施の形態は、ガラス基板1を貫通する貫通電極5を備える。この貫通電極5は、基板上面に形成された内部電極(図示しない)と接続する取出し電極となっている。さらに、応力緩和層12は、導電層13が貫通電極5と直接接続するための開口部16を設けている。なお、貫通電極5の底面全体が開口している必要はなく、貫通電極5の底面の一部が開口していればよい。例えば、第1の応力緩和層12が貫通電極5の底面の一部を覆っていてもよい。このようにして、応力緩和層12の底面に導電層13が形成され、その底面にほぼ同じ面積の外部電極14が形成される。
更に、図4(a)は、外部電極14および第1の応力緩和層12の側面からガラス基板1の底面の一部にかけて第2の応力緩和層15を形成する。
ガラス基板1は、板状の部材であり、上面に電子素子(図示しない)が取り付けられている。
図4(b)は、第2の応力緩和層15が、ガラス基板1まで覆わずに、第1の応力緩和層12までを覆っている場合の図を示している。
この場合、第1の応力緩和層12と第2の応力緩和層15が接合しているため、第2の応力緩和層15がガラス基板まで覆う必要はない。
本実施形態において、ガラス基板1の材料としては、例えば、安価で陽極接合可能などの利点を有するソーダガラスが用いられており、厚さは、例えば0.2〜0.5mm程度である。
また、ソーダガラスのほかに、例えば、ホウケイ酸ガラス、無アルカリガラス、結晶化ガラス(場合によっては強化処理したもの)なども用いることができる。
第1の応力緩和層12および第2の応力緩和層15は、例えば絶縁樹脂で構成されており、厚さは、例えば5〜30μmである。
第1の応力緩和層12および第2の応力緩和層15の材料としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリアリルエーテル樹脂、シアネート樹脂、シリコン樹脂、アクリル樹脂、ベンゾシクロブテン樹脂、ポリベンゾオキサゾール樹脂などの絶縁樹脂、あるいはそれらを変性した絶縁樹脂などが利用できる。また、これら絶縁樹脂を主成分とし、必要に応じて無機物等のフィラーを添加したものなども利用できる。
なお、第1の応力緩和層12と第2の応力緩和層15の材料は同じ材料であってもよいし、異なる材料を使用してもよい。
導電層13は、例えば導電樹脂で構成されており、厚さは、例えば5〜30μmである。
導電層13の材料としては、例えば、第1の応力緩和層12の材料である絶縁樹脂に導電フィラーを混合したものが利用できる。
導電フィラーとしては、例えば、Ag、Ag合金、AgコートCu、Cu、Ag−Cu混合フィラー、Ag−Ni混合フィラーなどが利用できる。
外部電極14は、例えば金属膜で構成されており、導電層13の底面に形成され、ガラス基板上面の電子素子(図示しない)と電気的に接続している。
外部電極14は、下地として、例えばCuを5μm以上、またはNiを1μm以上、あるいはCuの上にNiを形成できる。その上に保護層としてSn、Au、Ag、Ptなどの単層構造、PdとAuの2層構造などを形成する。
めっきは、電解めっき、無電解めっきが可能であるが、給電用の配線が必要ない無電解めっきが好ましい。
外部電極にNiを用いた場合、例えばNi−P系、Ni−B系の無電解めっきが利用できる。
また、保護層として、Auを置換めっきで形成する方法がより好ましい。
貫通電極5は、例えば、Agや、Ag−Pd系の金属合金、ガラス・フリットで形成した厚膜ペーストを充填して焼成した厚膜電極、Fe−Ni合金、コバール合金、ジュメット線などの金属リードをガラス・フリットで封止した気密封止電極、あるいは、はんだやめっきなどにより金属封止したものなどが利用できる。
なお、LEDなどの真空封止を必要としない電子部品の場合は、導電樹脂なども利用できる。
第1の応力緩和層12および第2の応力緩和層15の材料の絶縁樹脂は、柔軟性があり応力緩和性を有し、各種応力に対し、ガラス基板部材の破壊を抑制する利点がある。
しかし、絶縁樹脂にはめっきで外部電極が形成できないという欠点がある。
一方、導電層13の材料である導電樹脂は、めっきで外部電極が形成できるが、絶縁樹脂より堅く、応力緩和効果が劣り、また樹脂含有量が少ないため、ガラスとの密着性が劣る。
本実施の形態は、ガラス基板1の底面に第1の応力緩和層12を形成し、その底面に導電層13を形成し、更にその底面に外部電極14を形成するので、第1の応力緩和層12が有する高い応力緩和効果とガラスへの優れた密着性が利用でき、かつ導電層13のめっき形成も利用できる。
更に、絶縁樹脂と導電樹脂の密着性も良好である。
以上により、応力緩和効果と基板との密着性の優れた外部電極14が得られる。
また、第1の応力緩和層12と導電層13の厚みは、各々5〜30μmであり、この厚さも応力緩和性に対し有利に働く。
以上のように、本実施形態は、導電層13あるいは第1の応力緩和層12の単層の場合に比べて、応力緩和効果、ガラス基板1との密着性などで非常に有利である。更に、本実施形態は、高温高湿や温度サイクルなどの信頼性においても、導電層13を構成する合成樹脂と絶縁樹脂とが種々の組み合わせをとり得るので有利となる。
特に、導電層13に採用できる導電樹脂は、例えばガラスとの密着性や温度サイクルなどに十分対応できない等の制約がある。第1の応力緩和層12と導電層13の2層構造はこの点においても有利である。
しかしながら、印刷法などで形成された第1の応力緩和層12および導電層13は、樹脂の粘性によって周縁部が薄くなるため、応力により側面から剥離しやすいこと、吸湿の影響を受けやすいことなどの欠点を有する。
また、はんだで外部電極14を回路基板(図示しない)に接合するため、外部電極14のはんだを接合するはんだ接合部の周辺で、特にガラス基板1の中心に面した側の外部電極の側面へ応力が集中しやすい応力集中部が存在し、この応力集中部が特に剥離しやすくなる。
これに対して、本実施の形態の電子部品は、上記のような第1の応力緩和層12および導電層の薄い部分や応力集中部を第2の応力緩和層15で補強してあるため、剥離に対して非常に強い構造となっている。また、本実施形態は、導電樹脂層13により貫通電極を強化しているため、電気的接続の保護や劣化対策にもつながる。
水晶振動子など真空封止が要求される電子部品は、気密封止後、高温工程を経ることは真空度が低下するおそれがある。そのため、500℃程度の熱処理を必要とするガラス・フリットを使用した厚膜電極では、真空封止前に外部電極を形成する必要があり、製造時間が増加する。しかし、本発明では、外部電極の上面に樹脂を用いているため、200℃程度の比較的低い温度まででの熱処理(硬化処理)ですむ。このため、真空封止後に外部電極を形成することが可能となり、製造時間の短縮化が図れる。
以上のように、本実施の形態において、ガラス基板1は、第1の面(上面)と反対の面(底面)に、第1の応力緩和層12、導電層13、外部電極14の順に積層された構造部を備え、かつ構造部の側面(第1の応力緩和層12および外部電極14の側面)から基板にかけて覆う第2の応力緩和層15を備えている。
図5は、第2の実施の形態に係る別の電子部品の外部電極周辺の断面を表した図である。
図5において、図4の実施の形態に係る電子部品と同じ構成要素には同じ符号を付し、説明を簡略化、または省略する。
本実施の形態では、第2の応力緩和層15は、導電層13および第1の応力緩和層12の側面からガラス基板1の底面の一部にかけて形成されている。つまり、第1の実施の形態とは、外部電極14の側面に第2の応力緩和層15が形成されていない点が異なる。
以上により、本実施の形態において、ガラス基板1は、第1の面(上面)と反対の面(底面)に、第1の応力緩和層12、導電層13、外部電極14の順に積層された構造部を備え、かつ構造部の側面(第1の応力緩和層12および導電層13の側面)から基板にかけて覆う第2の応力緩和層15を備えている。
図6は、本発明に係る電子部品の第1の応力緩和層を形成した場合の状態を示した平面図である。
本発明の実施の形態において、実装時に外部電極の回路基板に面する側を底面側、これに対向する側を上面側としている。そのため、図7、図8、図9、および図10の平面図で、ガラス基板は底面側を見ていることになる。
図6のガラス基板1は、例えば、横3mm、縦1.3〜1.5mmの板状構造を有するものである。
図6(a)は、貫通電極(図示しない)の底面に、貫通電極と導電層13とを直接接続するための開口部16を円形に設けた場合の図である。なお、開口部16は、特に円形である必要はなく、例えば矩形などでもよい。
図6(b)は、開口部18の短手方向の側面が凹状に形成された場合の図である。
図6(b)の開口部18は、例えば、ガラス基板1の底面に内部電極と外部電極を電気的に接続する引き回し電極(図示しない)を形成するための開口部である。
図6(c)は、電子部品が水晶振動子の場合に、レーザー周波数調整するための周波数調整用窓17が形成されている図である。基板が透明なガラスであるため、パッケージ外部から基板を透過させて容易にレーザー周波数調整ができる。
なお、第1の実施形態に係る電子部品において、ガラス基板に第1の応力緩和層12を配置した場合にも、本形態は採用できる。
図7も、本発明に係る電子部品の第1の応力緩和層を形成した状態の平面図である。
図7(a)は、ガラス基板において外部電極を形成する部分に、すなわちガラス基板の中心部以外に、第1の応力緩和層12を形成する図である。これにより、パッケージ外部から容易にレーザー周波数調整ができる。
図7(b)は、応力緩和層12の側面の一部を開放した開口部19を備える図である。図7(b)の構造により、応力緩和特性をほとんど低下させずに、印刷法による液ダレを防ぐことができる。また、図7(b)では、1対の応力緩和層において、対向部の反対側の側面に開放構造を設けている。ただし、開放構造はどの側面に設けても問題なく、例えば、1対の応力緩和層において、対向部の側面に設けてもよい。
図7(c)は、第1の実施の形態で説明した最も応力が集中しやすい応力集中部に第1の応力緩和層12を形成した図である。
外部電極を回路基板にはんだ付けした場合、特にガラス基板1の中心に面した側の外部電極の側面へ応力が集中しやすい応力集中部が存在し、この応力集中部が特に剥離しやすくなる。従って、図7(c)の構造をとることにより、応力を十分に緩和することができる。
図7(d)は、応力集中部に第1の応力緩和層12b、ガラス基板の端部に第1の応力緩和層12aを形成した場合の図である。これにより、さらに応力集中部の応力を緩和させることができる。
なお、応力緩和層および導電層は、印刷法では粘度の関係で角の部分が薄くなりやすいので、角の部分は丸みをつけておくことが好ましい。その際の角の部分の半径は、印刷での精度や外部電極各部の寸法との兼ね合いから50μmから100μmが好ましい。
なお、本実施の形態は、図6、または図7の形態に限定されるものではない。
また、第1の実施形態に係る電子部品において、ガラス基板に第1の応力緩和層12を配置した場合にも、本形態は採用できる。
図8は、本発明に係る電子部品の外部電極を形成した状態の平面図である。
図8(a)では、ガラス基板1の底面に応力緩和層12が形成され、第1の応力緩和層12の底面には導電層(図示しない)が形成され、導電層の底面に形成された外部電極は、外部電極14aと外部電極14bとに分割されている。導電層は、外部電極とほぼ同じ形状、外形、寸法、面積となっていることが好ましい。ただし、導電層と外部電極が必ずしも同じ形状、外形、寸法、面積となっている必要はない。
外部電極は必ずしも分割される必要がないが、分割することで、より応力緩和の効果が得られる。
この分割された外部電極14aと外部電極14bは、回路基板(図示しない)上の同一ランド(図示しない)に、はんだ接続されるもので、本来同じ機能をもった電極が分割されたものであり、回路上異なる機能をもつものではない。あるいは、一方は回路的に意味をもたない捨て電極でもよい。
この場合、外部電極と全く同じ形状の捨て電極を基板上の対称となる位置に配置することによって、電子部品の構造のバランスを保つことができる。また、分割された外部電極同士の間隔は、例えば、200μm程度である。
このように、外部電極を分割することにより、一体化された外部電極より面積が縮小し、ガラス基板に発生する応力が緩和される。また、はんだ付けにより発生する応力も緩和される。さらに、熱サイクルにより発生する応力や変形応力等も緩和される。
このように分割することにより一体化して大きな面積である場合に比べて、応力が緩和されやすくなる。
ただし、以上述べたように、本発明の分割された外部電極は電気回路的に機能が異なる、本来的に分割されるべき電極をさすものではない。
図8(b)は、応力緩和層、導電層、外部電極が、ほぼ一致する平面視形状で構成されている図である。そのため、外部電極14以外はこの平面図では見えていない。
図8(c)は、応力緩和層、導電層、外部電極の角の部分に丸みをつけている。
応力緩和層および導電層は、印刷では粘度の関係で角の部分が薄くなり、剥離の原因となりやすいので、図8(c)のように角の部分は丸みをつけておくことが好ましい。その際の半径は、印刷法での精度や外部電極各部の寸法との兼ね合いから50μmから100μmが好ましい。
なお、本実施の形態は、図8の形態に限定されるものではない。
また、本実施の形態は、第1の実施形態に係る電子部品において、第1の応力緩和層12と外部電極14とを積層した場合にも採用できる。その場合、第1の応力緩和層12と外部電極14との間に導電層は備えていない。
また、本実施の形態は、第1の実施形態に係る電子部品において、ガラス基板1に導電層を直接配置した場合は、図8の第1の応力緩和層12を除いた形態になる。
図9は、本発明に係る電子部品の第2の応力緩和層を形成した状態の平面図である。
図9(a)では外部電極の側面全体に第2の応力緩和層15が形成されている。これによって、外部電極14とガラス基板1との剥離を防ぐことができる。
ただし、この場合は、外部電極14のはんだと接合する部分の面積、つまり第2の応力緩和層15で覆われていない部分が小さくなってしまう。また、中心部抜き印刷となるため、目つぶれ生じやすい欠点がある。
図9(b)は、第2の応力緩和層15の一辺を形成しないことで、その印刷での目つぶれを防ぐ構造になっている。
図9(c)、(d)、(e)および(f)は、応力が集中しやすい応力集中部や、あるいは剥離しやすい部分、例えば外部電極14の角などにのみ第2の応力緩和層15を形成している。
このように、第2の応力緩和層15を外部電極の一部に形成するだけでも、第2の応力緩和層15がない場合に比べ、ガラス基板1からの剥離防止を十分に向上できる。
なお、本実施の形態は、図5の形態に限定されるものではなく、第2の応力緩和層15が外部電極の一部に形成されていればよい。
なお、図4に対応する場合、つまり第2の応力緩和層15が外部電極14を覆う構造では、外部電極14は図6の点線部分まで広がり、第2の応力緩和層15の上面まで入り込む部分を有する。ここで示す上面側とは、ガラス基板1の外部電極14を設置する面と反対側の面のことを示す。
しかし、図5に対応する場合、つまり外部電極14が第2の応力緩和層15の上面に入り込まない構造では、図6の点線部分は導電層13の外縁を示す。
また、この形態は第1の実施形態にも適用できる。
図10は、本発明に係る電子部品の第2の応力緩和層を形成した状態の平面図である。
図10(a)および図10(b)は、第1の実施形態のうち、導電層と外部電極との積層構造を形成した場合の図である。
図10(c)および図10(d)は、本発明に係る電子部品において、ガラス基板に第1の応力緩和層13を配置した場合の形態である。そのため、本実施形態は、第1の実施形態で第1の応力緩和層13と外部電極との積層構造を形成した場合とに適用できる。
図10は図9とは異なり、外部電極14が分割している。図10では、ガラス基板1の底面に応力緩和層12が形成され、第1の応力緩和層12の底面には導電層(図示しない)が形成され、導電層の底面に形成された外部電極が分割されている。導電層は、外部電極とほぼ同じ形状、外形、寸法、面積となっていることが好ましい。ただし、導電層と外部電極が必ずしも同じ形状、外形、寸法、面積となっている必要はない。
このように、外部電極を分割することにより、一体化された外部電極より面積が縮小し、ガラス基板に発生する応力が緩和される。また、はんだ付けにより発生する応力も緩和される。さらに、熱サイクルにより発生する応力や変形応力等も緩和される。
このように分割することにより一体化して大きな面積である場合に比べて、応力が緩和されやすくなる。
ただし、図8(a)で述べたように、本発明の分割された外部電極は電気回路的に機能が異なる、本来的に分割されるべき電極をさすものではない。
なお、図6および図7の第1の応力緩和層12と、図9、図10の第2の応力緩和層15の平面図からわかるように、上面側にある第1の応力緩和層12と底面側にある第2の応力緩和層15の重なり合いは多様である。
以下にその実施の形態を示す。
(第3の実施の形態)
図11は、第3の実施の形態に係る電子部品の外部電極周辺の断面を表した図である。なお、図11において、第2の実施の形態に係る電子部品と同じ構成要素には同じ符号を付し、説明を簡略化、または省略する。
図11は、導電層13および外部電極14の上面に第1の応力緩和層12が形成されている部分には、その底面に第2の応力緩和層15がない。また、第1の応力緩和層12が形成されていない導電層13の底面には、第2の応力緩和層15が形成されている。
第2の応力緩和層15は、第1の応力緩和層12が形成されていない部分に形成されれば十分に剥離を防ぐことができ、製造工程の簡略化ができる。
以上により、本実施の形態においても、ガラス基板1は、第1の面(上面)と反対の面(底面)に、第1の応力緩和層12、導電層13、外部電極14の順に積層された構造部を備え、かつ構造部の側面(外部電極14の側面)から基板にかけて覆う第2の応力緩和層15を備えている。
(第4の実施の形態)
図12は、第4の実施の形態に係る電子部品の外部電極周辺の断面を表した図である。
図12において、第2の実施の形態に係る電子部品と同じ構成要素には同じ符号を付し、説明を簡略化、または省略する。
図12は、外部電極とガラス基板1の底面に直接形成している部分があり、また第1の応力緩和層12が形成されていない導電層13の底面には、第2の応力緩和層15が形成されている。
第2の応力緩和層15は、第1の応力緩和層12が形成されていない部分に形成されれば十分に外部電極の剥離を防ぐことができ、製造工程の簡略化ができる。
以上により、本実施の形態においても、ガラス基板1は、第1の面(上面)と反対の面(底面)に、第1の応力緩和層12、導電層13、外部電極14の順に積層された構造部を備え、かつ構造部の側面(導電層13の側面)から基板にかけて覆う第2の応力緩和層15を備えている。
図13は図4の電子部品の外部電極の製造方法を説明するための図である。
図13(a)では、貫通電極5を有するガラス基板1の底面に、スクリーン印刷などにより、開口部16をもたせて第1の応力緩和層12をパターン印刷する。(印刷工程1)
なお、貫通電極5の底面全体が開口している必要はなく、貫通電極5の底面の一部が開口していればよく、第1の応力緩和層12が貫通電極5の底面の一部を覆っていてもよい。
次に、図13(b)に示したように、第1の応力緩和層12を硬化処理、または予備加熱した後、再びスクリーン印刷などにより、導電層13を第1の応力緩和層12の底面に形成する。(印刷工程2)
導電層13は、開口部16を介して貫通電極5と直接接続する部分を有する。
そして、図13(c)に示したように、導電層13に無電解めっきにより外部電極14を形成する。(めっき工程)
更に、図13(d)に示したように、スクリーン印刷などにより、外部電極14および第1の応力緩和層12の側面からガラス基板1の底面の一部にかけて覆うように第2の応力緩和層15を形成する。(印刷工程3)
図14は、図5の電子部品の外部電極の製造方法を説明するための図である。
図14(a)は、貫通電極5を有するガラス基板1の底面に、スクリーン印刷などにより、開口部16をもたせて第1の応力緩和層12をパターン印刷する。(印刷工程1)
なお、貫通電極5の底面全体が開口している必要はなく、貫通電極5の底面の一部が開口していればよく、第1の応力緩和層12が貫通電極5の底面の一部を覆っていてもよい。
次に、図14(b)に示したように、第1の応力緩和層12を硬化処理、または予備加熱した後、再びスクリーン印刷などにより、導電層13を第1の応力緩和層12の底面に形成する。(印刷工程2)
導電層13は第1の応力緩和層12の応力緩和層開口部16を通して貫通電極5と直接接続する部分を有する。
そして、図14(c)に示したように、硬化処理、または予備加熱した後、スクリーン印刷などにより、導電層13および第1の応力緩和層12の側面からガラス基板1の底面の一部にかけて覆うように第2の応力緩和層15を形成する。(印刷工程3)
さらに、図14(d)に示したように、導電層13に無電解めっきにより外部電極14を形成する。(めっき工程)
図5の電子部品は、印刷工程をすべて終えてからめっき工程を行うため、スクリーン印刷による樹脂パターンの印刷を集中的の合理的に行え、図4の電子部品に比べ、量産性が向上する。しかし図4の電子部品に比べ、外部電極の補強効果は劣る。
樹脂パターンの形成には、例えば、種々の印刷法や、あるいはフォトリソグラフィー法なども利用できる。ただし、スクリーン印刷法が最も量産的、低コストで、かつ精度のよい印刷が可能である。
スクリーン印刷法には、例えば、金属マスクに開口部を形成するような開口マスク、またはステンシル型マスクとメッシュ(紗)に感光樹脂などでパターン形成したメッシュ・マスクがある。本発明では、メッシュ・マスクを用いた場合には精度よく印刷できる利点、開口マスクを用いた場合には不可能な浮島パターンも形成可能であるという利点を有する。
外部電極14の形成には、他にも、例えばスパッタ、蒸着、導電性ペーストも利用できる。ただし、スパッタは真空操作を必要とする。また、スパッタは、パターン化するためにフォトリソグラフィーを行う必要がある。フォトリソグラフィーは、大気中プロセスのスクリーン印刷において 生産性にすぐれている利点を有する。ただし、高価な装置を必要とし、生産性も悪い欠点を有する。
更に本発明では導電樹脂を使用するため、めっき形成が容易となっている。
なお、本発明の電子部品のパッケージは、1枚の大きなガラス基板に多数の電子部品を形成することが可能である。
図15に、その工程を示す。
図15(a)は、ガラス基板上1にパッケージされた電子部品21が一括形成された図である。この電子部品23は、内部配線、電子部品の搭載、封止(蓋の接合)、外部電極形成を行って形成したものである。また、この電子部品23は、本発明の絶縁樹脂層、導電樹脂層、外部電極の積層構造を備えたことを特徴とするものである。
図15(b)は、電子部品を個片化する工程である。具体的には、ガラス基板1を切断して、1個1個の電子部品21に個片化する。
1枚の大きなガラス基板で多数の電子部品を一括形成する方法において、スクリーン印刷法は極めて生産性に優れており、量産が容易となる。
さらに、基板と蓋の陽極接合、無電解めっきによる外部電極の形成は、ガラスなどの大きな基板で一括してパッケージングを行う場合に好適である
更に陽極接合、無電解めっきはガラスなどの大きな基板で一括して処理を行う場合に好適である。
パッケージの内部の内部電極からパッケージの外部の外部電極への電極取り出しには外部電極の領域に貫通電極を形成する方法のほかに、外部電極の領域の外に貫通電極を形成し、再配線で外部電極領域まで接続する方法や、基板と蓋(リッド)の接合部から取り出す層間配線を利用し、再配線で外部電極へ接続する方法などがある。
(第5の実施の形態)
図16は、第5の実施の形態に係る電子部品の外部電極周辺の断面を表した図である。
図16において、第2の実施の形態に係る電子部品と同じ構成要素には同じ符号を付し、説明を簡略化、または省略する。
導電層13は再配線により内部電極とつながる引き回し電極20と接続している。
この実施の形態により、ガラス基板1に貫通孔を形成する必要がなくなり、ガラス基板1の強度を維持することができる。
この実施の形態の場合、ガラス基板1の端には、引き回し電極20上に絶縁樹脂層12が形成されていることが好ましい。これにより、外部電極4に接続するはんだなどが、引き回し電極20に固着することを防ぐことができる。
以上により、本実施の形態においても、ガラス基板1は、第1の面(上面)と反対の面(底面)に、第1の応力緩和層12、導電層13、外部電極14の順に積層された構造部を備え、かつ構造部の側面(導電層13の側面)から基板にかけて覆う第2の応力緩和層15を備えている。
図17は、第5の実施の形態に係る電子部品の断面を表した図である。
この場合の積層構造部27は、図16で示した外部電極周辺の構造を採用している。
この実施の形態に係る電子部品では、内部電極の外部への取り出しは層間電極22によってなされている。
貫通電極を形成せず、接合部3とガラス基板1との間に、内部電極6と外部電極14とを接続するための引き回し電極16を形成している点が特徴である。これにより、ガラス基板1に貫通孔を形成する必要がなくなり、電子部品の品質を向上することができる。
また、パッケージの内部から外部への電極取り出し方法として、他にも、例えば、外部電極の領域の外に貫通電極を形成し、再配線で外部電極領域まで接続する方法を用いることができる。
図18は、第5の実施の形態に係る別の電子部品の断面を表した図である。
本実施例では、水晶振動片8は蓋2に接合されている。
この場合の積層構造部27は、図16で示した外部電極周辺の構造を採用している。
この場合にも、電子素子は、基板の第1の面(上面)の側(蓋)に設置され、外部電極は基板の第1の面(上面)と反対の面に設置されている。
パッケージには、水晶振動子などのように中空構造で蓋(リッド)を有するものがある。
このとき、蓋に金属を用いる場合は、ろう材を挟んでの溶接が可能である。
蓋にガラスを用いる場合は、基板との接合には陽極接合が有効である。また、蓋がガラスの場合、基板との接合は、陽極接合やガラスを直接溶融させるレーザー接合、あるいは間に低融点ガラスなどを含む接合材あるいはレーザー光吸収材を介在させるレーザー接合、接合材としてAu−20重量%Snはんだなどの高温はんだの使用、有機樹脂の加熱・加圧接合、ガラスペーストの使用による接合なども可能である。
また、空間を形成するためにガラスを凹状に形成するには、ガラスのプレス成形を利用することができる。また、これ以外にも、例えば、エッチングの利用、サンドブラストの利用、厚膜法による側壁の形成、または、ガラスプリフォームの接合による側壁の形成などの方法がある。
水晶振動片と内部電極との接続には、接合剤として有機導電性接着剤を使用することができる。
また、このほかにも、例えば、Au−20重量%Snはんだの使用、その他の高温はんだの使用、Auバンプによる超音波接合の利用、または、前記方法とワイヤボンディングの併用による接続などが可能である。
基板、あるいは蓋の薄板ガラスには、フロート法で製造した薄板のソーダガラスを利用することで、低コスト化が可能となる。
また、フロート法では平滑度の良好な薄板ソーダガラスの製造が容易である。さらに、このソーダガラスは、研磨性が良好で、厚さが0.2mmから0.5mmの平滑な薄板ガラスが比較的容易に得られる。
また、ソーダガラスは熱膨張率が水晶振動子に近く、振動特性において有利である。
特に、パッケージがガラスの蓋を備える場合、蓋と基板の接合を陽極接合で行う方法は、1枚大きなガラス基板、またはシリコン基板などに、多数のパッケージを一括形成する方法に適しており、極めて量産性に富んだ方法である。
なお、上記では、電子素子として、水晶振動片を例に述べたが、SAW(Surface Acoustic Wave)素子にも非常に有効である。また、受・発光デバイスのような半導体、IC(Integrated Circuit)チップ、加速度センサ、圧力センサ、光センサ、その他のMEMSセンサ、光部品、高周波部品、マルチ・チップ・モジュールなどの複数のチップや要素からなる電子素子にも適用できる。よって、例えば基板と蓋とからなるパッケージと、その内部に封止する上記の電子素子とからなる電子部品にも本発明は適用できる。
また、シリコンを基板として使用した場合は、MEMS(Micro Electro Mechanical Systems)と称されるエッチングを主体とする微小部品のパッケージ材料として使用される。この場合、パッケージとしてのシリコンは搭載する電子素子、機構素子等と一体化して加工が行われるため、特にプロセス適合性のよいシリコンが利用される。
電子素子を封止する方法としては中空封止でなく、LEDなどの半導体を封入し、樹脂、またはガラスを充填したような中実表面実装部品パッケージの構造となる。 また、この構造は、基板に側壁を形成し、樹脂、またはガラスを充填する表面実装部品パッケージにも適用できる。また、この構造は、基板にチップ素子を搭載し、樹脂封止、または樹脂コートするパッケージにも適用できる。あるいは、電池、キャパシターのような電解液を内部に封入するようなパッケージにも、本発明は適用できる。
この場合、ベースに側壁を形成し樹脂あるいはガラスを充填したような表面実装パッケージ形態あるいはベースにチップ状電子素子を搭載し樹脂封止ないし樹脂コートしたようなパッケージ形態の表面実装電子部品にも本発明は適用できる。
図19は、本発明に係る別の電子部品の断面を表した図である。
例えば、光センサのような電子素子23が、ガラス基板1上の内部電極6にワイヤボンディング24により接続されている。さらに、気密封止は樹脂、ガラスなどの封止剤25によりなされている。光センサなどの場合、例えば、電子素子とパッケージの内部電極との接続は、ワイヤボンディングやバンプ電極なども利用できる。
この場合の積層構造部27は、本発明の外部電極周辺の構造を採用することができる。
この場合にも、電子素子は、基板の第1の面(上面)の側に設置され、外部電極は基板の第1の面(上面)と反対の面に設置されている。
以上、各種の実施の形態について説明したが、例えば、ベース2をセラミックスで構成することも可能である。
従来のセラミックスによるパッケージは、強度が高いため、上記実施の形態のように応力緩和層を設ける必要はなかったが、セラミックスの薄型化が進展すると、ガラスと同様に、変位によるクラックが生じることも考えられる。
このような場合に、セラミックス製のベースの底面に応力緩和層を設け、その上に外部電極を配設することにより、ベースの破損の可能性を効果的に低減することができる。
本発明では、ガラスを基板に使用した表面実装パッケージ型の本発明の各種電子部品は電子回路基板にPbフリーはんだで接続・固定し実装した状態でセラミック製のパッケージと同等な各種信頼性を保持していた。
1 ガラス基板
2 蓋
3 接合材
4 外部電極
5 貫通電極
6 内部電極
7 接続材
8 水晶振動片
9 はんだ
10 ランド
11 回路基板
12 第1の応力緩和層
13 導電電極
14 外部電極
15 第2の応力緩和層
16 開口部
17 周波数調整用窓
18、19 開口部
20 引き回し電極
21、26 電子部品
22 層間電極
23 電子素子
24 ワイヤボンディング
25 封止樹脂
27 積層構造部

Claims (13)

  1. 基板と、前記基板の第1の面の側に設置された電子素子と、前記電子素子と電気的に接続する外部電極と、を備えた電子部品において、
    前記基板は、前記第1の面と反対の面に、第1の応力緩和層、前記外部電極の順で積層された構造部を備え、前記構造部の側面から前記基板にかけて覆う第2の応力緩和層を備えることを特徴とする電子部品。
  2. 基板と、前記基板の第1の面の側に設置された電子素子と、前記電子素子と電気的に接続する外部電極と、を備えた電子部品において、
    前記基板は、前記第1の面と反対の面に、導電層、前記外部電極の順で積層された構造部を備え、前期構造部の側面から前記基板にかけて覆う第2の応力緩和層を備えることを特徴とする電子部品。
  3. 前記第1の応力緩和層および前記第2の応力緩和層が絶縁樹脂で形成され、前記導電層が導電樹脂で形成されることを特徴とする請求項1または請求項2に記載の電子部品。
  4. 前記第2の応力緩和層が、前記導電層の側面から前記基板にかけて覆うことを特徴とする請求項3に記載の電子部品。
  5. 前記第2の応力緩和層が、前記外部電極の側面から前記基板にかけて覆うことを特徴とする請求項3に記載の電子部品。
  6. 前記基板の前記第1の面に設置され、前記第1の面との間で外気と遮断された空洞部を形成する蓋を備え、
    前記空洞部は、前記第1の面、または前記蓋の前記第1の面に面する面のうち少なくとも一方に設けられた凹部により形成され、
    前記電子素子が、前記空洞部に設置された構造を備えることを特徴とする請求項1から5のいずれか1項に記載の電子部品。
  7. 前記電子素子が水晶振動片であることを特徴とする請求項1から6のいずれか1項に記載の電子部品。
  8. 前記電子素子が、前記基板上に設置され、封止材によって気密封止された構造を備えることを特徴とする請求項1から5のいずれか1項に記載の電子部品。
  9. 前記基板、前記蓋の少なくとも一方が、脆性材料で形成され、
    前記脆性材料は、ガラス、またはシリコンであることを特徴とする請求項7に記載の電子部品。
  10. 前記基板が、脆性材料で形成され、
    前記脆性材料は、ガラス、またはシリコンであることを特徴とする請求項8に記載の電子部品。
  11. 前記脆性材料が、フロート法により製造した薄板ソーダガラスであることを特徴とする請求項9または請求項10に記載の電子部品。
  12. 基板上に、第1の応力緩和層、導電層、外部電極の順で積層した構造部を形成する工程と、前記外部電極の側面を覆う第2の応力緩和層を形成する工程とを備えることを特徴とする電子部品の製造方法。
  13. 前記第1の応力緩和層、前記導電層、前記第2の応力緩和層のうち、少なくとも1つの層が、スクリーン印刷法で形成することを特徴とする請求項12に記載の電子部品の製造方法。
JP2009185082A 2008-12-16 2009-08-07 電子部品およびその製造方法 Pending JP2010166018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009185082A JP2010166018A (ja) 2008-12-16 2009-08-07 電子部品およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008319403 2008-12-16
JP2009185082A JP2010166018A (ja) 2008-12-16 2009-08-07 電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010166018A true JP2010166018A (ja) 2010-07-29

Family

ID=42581929

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009185082A Pending JP2010166018A (ja) 2008-12-16 2009-08-07 電子部品およびその製造方法
JP2009186731A Pending JP2010166020A (ja) 2008-12-16 2009-08-11 電子部品およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009186731A Pending JP2010166020A (ja) 2008-12-16 2009-08-11 電子部品およびその製造方法

Country Status (1)

Country Link
JP (2) JP2010166018A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084385A (ja) * 2013-10-25 2015-04-30 セイコーインスツル株式会社 電子デバイス
JP2015084386A (ja) * 2013-10-25 2015-04-30 セイコーインスツル株式会社 電子デバイス
US9056442B2 (en) 2011-03-07 2015-06-16 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and manufacturing method therefor
JP2020025127A (ja) * 2015-01-30 2020-02-13 京セラ株式会社 電子部品実装用パッケージおよび電子装置
JP2020123928A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 振動デバイス、振動モジュール、電子機器および振動デバイスの製造方法
WO2023176663A1 (ja) * 2022-03-16 2023-09-21 株式会社村田製作所 電子部品

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972598B2 (ja) * 2012-02-22 2016-08-17 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
JP2020184652A (ja) * 2019-04-26 2020-11-12 太陽誘電株式会社 電子デバイス、フィルタおよびマルチプレクサ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9056442B2 (en) 2011-03-07 2015-06-16 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and manufacturing method therefor
JP2015084385A (ja) * 2013-10-25 2015-04-30 セイコーインスツル株式会社 電子デバイス
JP2015084386A (ja) * 2013-10-25 2015-04-30 セイコーインスツル株式会社 電子デバイス
KR20150048052A (ko) * 2013-10-25 2015-05-06 세이코 인스트루 가부시키가이샤 전자 디바이스 및 전자 디바이스의 제조 방법
KR20150048051A (ko) * 2013-10-25 2015-05-06 세이코 인스트루 가부시키가이샤 전자 디바이스 및 전자 디바이스의 제조 방법
KR102228131B1 (ko) * 2013-10-25 2021-03-15 세이코 인스트루 가부시키가이샤 전자 디바이스 및 전자 디바이스의 제조 방법
KR102254806B1 (ko) * 2013-10-25 2021-05-21 세이코 인스트루 가부시키가이샤 전자 디바이스 및 전자 디바이스의 제조 방법
JP2020025127A (ja) * 2015-01-30 2020-02-13 京セラ株式会社 電子部品実装用パッケージおよび電子装置
JP2020123928A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 振動デバイス、振動モジュール、電子機器および振動デバイスの製造方法
JP7238438B2 (ja) 2019-01-31 2023-03-14 セイコーエプソン株式会社 振動デバイス、振動モジュールおよび振動デバイスの製造方法
WO2023176663A1 (ja) * 2022-03-16 2023-09-21 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
JP2010166020A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
JP5318685B2 (ja) 電子部品およびその製造方法
US7923904B2 (en) Electronic package having stress buffer layer on mounting surface thereof, and method for manufacturing same
JP2010166018A (ja) 電子部品およびその製造方法
JP4645233B2 (ja) 弾性表面波装置
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
US9000304B2 (en) Sealing member for piezoelectric resonator device and pieoelectric resonator device
KR20040079985A (ko) 압전 부품 및 그 제조 방법
JP2012129481A (ja) 電子部品及びその製造方法
WO2008023465A1 (en) Microelectronic machine mechanism device, and its manufacturing method
JP5206377B2 (ja) 電子部品モジュール
JP2010004216A (ja) 電子部品およびその電子部品を有する電子回路基板
JP2010045201A (ja) 電子部品モジュール及びその製造方法
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
US20120055708A1 (en) Electronic component package sealing member, electronic component package, and method for producing the electronic component package sealing member
JP2008035383A (ja) 圧電デバイスおよび圧電デバイスの製造方法
JP2008011125A (ja) 弾性表面波デバイス
WO2018110464A1 (ja) 弾性波装置
JP5695409B2 (ja) 電子部品およびその製造方法
JP2011101213A (ja) 振動デバイス
US20230143137A1 (en) Electronic component, electronic device, and method for manufacturing electronic component
JP2011097247A (ja) 高周波モジュールおよびその製造方法
JP2009141234A (ja) 表面実装部品パッケージとその製造方法
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP2006156558A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2012114119A (ja) 電子部品およびその製造方法