JP2005317568A - フリップチップ型電子部品及びその製造方法 - Google Patents
フリップチップ型電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP2005317568A JP2005317568A JP2004130358A JP2004130358A JP2005317568A JP 2005317568 A JP2005317568 A JP 2005317568A JP 2004130358 A JP2004130358 A JP 2004130358A JP 2004130358 A JP2004130358 A JP 2004130358A JP 2005317568 A JP2005317568 A JP 2005317568A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- connection terminal
- sealing frame
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】フリップチップ型電子部品の小型化を実現する。
【解決手段】素子が形成されたチップ12の一主面12a上に、同一材料により構成されるチップ側接続端子20及びチップ側封止枠22を同時に形成する。また、基板10の一主面10a上に、同一材料により構成される基板側接続端子30及び基板側封止枠32を同時に形成する。そして、チップ12の一主面12aを基板10の一主面10aと対向させ、チップ側接続端子20と基板側接続端子30とを接合すると同時に、チップ側封止枠22と基板側封止枠32とを接合することで、チップ12の基板10へのフリップチップ実装を行う。
【選択図】図4
【解決手段】素子が形成されたチップ12の一主面12a上に、同一材料により構成されるチップ側接続端子20及びチップ側封止枠22を同時に形成する。また、基板10の一主面10a上に、同一材料により構成される基板側接続端子30及び基板側封止枠32を同時に形成する。そして、チップ12の一主面12aを基板10の一主面10aと対向させ、チップ側接続端子20と基板側接続端子30とを接合すると同時に、チップ側封止枠22と基板側封止枠32とを接合することで、チップ12の基板10へのフリップチップ実装を行う。
【選択図】図4
Description
本発明は、チップが基板の一主面上にフリップチップ実装されたフリップチップ型電子部品及びその製造方法に関する。
従来のフリップチップ型電子部品の一例が特開2003−283295号公報(特許文献1)に開示されている。特許文献1のフリップチップ型電子部品においては、チップが基板の一主面上にバンプを介してフリップチップ実装されている。そして、基板の一主面上に実装されたチップは、樹脂によって覆われていることで、チップに形成された素子の封止が行われている。
特許文献1において、このフリップチップ型電子部品を製造する際には、以下の工程により製造している。まず複数のチップを基板の一主面上にバンプを介してフリップチップ実装する。次に、金型を用いて複数のチップに樹脂を押し当てることで、複数のチップを樹脂によって封止する。その後は、金型を樹脂から取り外し、樹脂及び基板をチップごとに個片化している。
その他にも、特許文献2のフリップチップ型電子部品の製造方法が開示されている。
特許文献1においては、チップを樹脂によって覆うことでチップに形成された素子の封止を行っているため、チップを樹脂によって覆う分だけ部品のサイズが大きくなり、部品の小型化を図ることが困難であるという問題点がある。また、特許文献1においては、素子が形成されたチップを基板の一主面上にフリップチップ実装した後に、樹脂によって素子を封止する工程を行う必要があるため、部品の生産効率が悪く、部品の製造コストが増大してしまうという問題点がある。
本発明は、部品の小型化を実現することができるフリップチップ型電子部品及びその製造方法を提供することを目的とする。また、本発明は、部品の製造コストを低減することができるフリップチップ型電子部品及びその製造方法を提供することを目的とする。
本発明に係るフリップチップ型電子部品及びその製造方法は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
本発明に係るフリップチップ型電子部品は、一主面上に素子が形成されたチップが基板の一主面上にフリップチップ実装されており、チップと基板との間の電気的接続が接続端子を介して行われているフリップチップ型電子部品であって、チップと基板との間には、前記素子及び前記接続端子を取り囲む封止枠が設けられており、前記封止枠を構成する材料は、前記接続端子を構成する材料と同一であることを要旨とする。
本発明においては、チップと基板との間に素子及び接続端子を取り囲む封止枠が設けられており、この封止枠を構成する材料が接続端子を構成する材料と同一である。このように、本発明においては、接続端子の材料と同一でチップと基板との間に形成された封止枠によって素子の封止を行うことができるので、チップを樹脂で覆うことなく素子の封止を行うことができる。したがって、部品の小型化を実現することができる。そして、チップと基板との間の電気的接続を行うための接続端子と、素子の封止を行うための封止枠とで材料を共通化することができるので、部品の製造コストを低減することができる。
本発明に係るフリップチップ型電子部品の製造方法において、前記チップの一主面上に、チップ側接続端子を形成するとともに、該素子及び該チップ側接続端子を取り囲むチップ側封止枠を形成するチップ側接続端子形成工程と、前記基板の一主面上に、基板側接続端子を形成するとともに、該基板側接続端子を取り囲む基板側封止枠を形成する基板側接続端子形成工程と、前記基板側接続端子と前記チップ側接続端子とを接合するとともに、前記基板側封止枠と前記チップ側封止枠とを接合することで、前記チップの前記基板へのフリップチップ実装を行うチップ実装工程と、を含むものとすることもできる。こうすれば、チップと基板との間の電気的接続と、素子の封止とを同一の工程にて行うことができるので、部品の製造コストを低減することができる。
以下、本発明を実施するための形態(以下実施形態という)を図面に従って説明する。
図1は、本発明の実施形態に係るフリップチップ型電子部品の構成の概略を示す断面図である。本実施形態に係るフリップチップ型電子部品は、基板10、チップ12、及び封止枠14を備えている。
チップ12の一主面12aには、図示しない素子が形成されている。そして、チップ12は、その一主面12aが基板10の一主面10aと対向した状態で、フェイスダウンで実装されることで、基板10の一主面10a上にフリップチップ実装されている。チップ12と基板10との間の電気的接続は、チップ12の一主面12aと基板10の一主面10aとの間に設けられた接続端子18を介して行われている。
ここでのチップ12の具体例としては、弾性表面波を励振させるための櫛形電極が圧電性基板上に形成されることで弾性表面波素子がその一主面12aに形成されたチップが挙げられる。その場合、接続端子18はこの櫛形電極と接続される。なお、接続端子18の数については、チップ12に形成される素子の種類に応じて設定される。
チップ12の一主面12aと基板10の一主面10aとの間には、封止枠14が設けられている。この封止枠14は、チップ12の一主面12aに形成された素子(図示せず)及び接続端子18を取り囲むことで、素子の封止を行う。そして、本実施形態においては、封止枠14を構成する材料は、金属材料であり、接続端子18を構成する材料と同一である。
次に、本実施形態に係るフリップチップ型電子部品の製造方法について図2〜5を用いて説明する。本実施形態に係るフリップチップ型電子部品は、以下に説明するチップ側接続端子形成工程、基板側接続端子形成工程、及びチップ実装工程に基づいて製造することができる。なお、図2〜5では説明の便宜上、基板10上に1つのチップ12のみをフリップチップ実装する場合を示しているが、実際は基板10上に多数のチップ12がフリップチップ実装される。そして、チップ12が実装された後の基板10は、ダイシングによってチップ12単位に個片化される。
「チップ側接続端子形成工程」
チップ側接続端子形成工程においては、図2(A)の斜視図に示すように、素子(図示せず)が形成されたチップ12の一主面12a上にチップ側接続端子20及びチップ側封止枠22を同時に形成する。チップ側接続端子20は、素子と接続されるように形成される。そして、チップ側封止枠22は、チップ12の一主面12aの外周部に形成されることで、この一主面12aに形成された素子及びチップ側接続端子20を取り囲む。
チップ側接続端子形成工程においては、図2(A)の斜視図に示すように、素子(図示せず)が形成されたチップ12の一主面12a上にチップ側接続端子20及びチップ側封止枠22を同時に形成する。チップ側接続端子20は、素子と接続されるように形成される。そして、チップ側封止枠22は、チップ12の一主面12aの外周部に形成されることで、この一主面12aに形成された素子及びチップ側接続端子20を取り囲む。
ここで、チップ側接続端子20を構成する材料及びチップ側封止枠22を構成する材料は同一である。例えば、図2(B)の断面図に示すように、チップ側接続端子20及びチップ側封止枠22を構成する金属材料膜として、まずTi膜24を形成し、その上にAu膜26を形成する実施例が挙げられる。なお、Ti膜24及びAu膜26の形成については、例えば無電解めっきにより行うことができる。
「基板側接続端子形成工程」
基板側接続端子形成工程においては、図3(A)の斜視図に示すように、基板10の一主面10a上に基板側接続端子30及び基板側封止枠32を同時に形成する。基板側接続端子30は、チップ12が基板10の一主面10a上にフリップチップ実装されるときにチップ側接続端子20と接合されるように、その形成位置が設定される。そして、基板側封止枠32は、基板側接続端子30を取り囲み、チップ12が基板10の一主面10a上にフリップチップ実装されるときにチップ側封止枠22と接合されるように、その形成位置が設定される。
基板側接続端子形成工程においては、図3(A)の斜視図に示すように、基板10の一主面10a上に基板側接続端子30及び基板側封止枠32を同時に形成する。基板側接続端子30は、チップ12が基板10の一主面10a上にフリップチップ実装されるときにチップ側接続端子20と接合されるように、その形成位置が設定される。そして、基板側封止枠32は、基板側接続端子30を取り囲み、チップ12が基板10の一主面10a上にフリップチップ実装されるときにチップ側封止枠22と接合されるように、その形成位置が設定される。
ここで、基板側接続端子30を構成する材料及び基板側封止枠32を構成する材料は同一である。例えば、図3(B)の断面図に示すように、基板側接続端子30及び基板側封止枠32を構成する金属材料膜として、まずW膜34を形成し、その上にNi膜36を形成し、その上に多層金属膜38を形成する実施例が挙げられる。ここでの多層金属膜38については、Au膜40とSn膜42とを交互に(図3(B)に示す場合はAu膜40を3層、Sn膜42を2層)積層することで構成され、Au膜40とSn膜42との重量組成比がほぼ8:2となるように形成される。なお、W膜34及びNi膜36の形成については、例えば無電解めっきにより行うことができ、多層金属膜38(Au膜40とSn膜42)の形成については、例えば電解めっきにより行うことができる。また、電解めっき等に用いられる基板10の配線については、例えば基板10として多層基板を用いてその内層から引き出すことができる。
「チップ実装工程」
チップ実装工程においては、図4(A)、(B)の斜視図に示すように、チップ12の一主面12aを基板10の一主面10aと対向させ、チップ側接続端子20と基板側接続端子30とを接合すると同時に、チップ側封止枠22と基板側封止枠32とを接合することで、チップ12の基板10へのフリップチップ実装を行う。チップ側接続端子20と基板側接続端子30とを接合することで、チップ12と基板10との間の電気的接合が接続端子18を介して行われる。そして、チップ側封止枠22と基板側封止枠32とを接合することで、チップ12に形成された素子の封止枠14による封止が行われる。
チップ実装工程においては、図4(A)、(B)の斜視図に示すように、チップ12の一主面12aを基板10の一主面10aと対向させ、チップ側接続端子20と基板側接続端子30とを接合すると同時に、チップ側封止枠22と基板側封止枠32とを接合することで、チップ12の基板10へのフリップチップ実装を行う。チップ側接続端子20と基板側接続端子30とを接合することで、チップ12と基板10との間の電気的接合が接続端子18を介して行われる。そして、チップ側封止枠22と基板側封止枠32とを接合することで、チップ12に形成された素子の封止枠14による封止が行われる。
前述の実施例の場合は、まずチップ側接続端子20及びチップ側封止枠22の最上層のAu膜26と、基板側接続端子30及び基板側封止枠32の最上層の多層金属膜38(Au膜40)とを例えば超音波により仮接合する。そして、仮接合後の基板10を280℃〜350℃程度まで加熱することで、Au膜26と多層金属膜38との本接合を行う。その際に、図4(C)の断面図に示すように、多層金属膜38を構成するAu膜40及びSn膜42が溶融してAuSnの状態でAu膜26と接合される。
ここで、図5(A)、(B)に示すように、チップ側接続端子20の外径を基板側接続端子30の外径より大きくし、チップ側接続端子20におけるAu膜26が基板側接続端子30における多層金属膜38の表面を覆うように接合を行うことで、溶融したAuSnが広がりながらAu膜26と接合して基板側接続端子30の高さが減少する。これによって、基板側接続端子30の高さを自己調整しながらチップ側接続端子20との接合を行うことができる。同様に、チップ側封止枠22の幅を基板側封止枠32の幅より大きくし、チップ側封止枠22におけるAu膜26が基板側封止枠32における多層金属膜38の表面を覆うように接合することで、基板側封止枠32の高さを自己調整しながらチップ側封止枠22との接合を行うことができる。このように、接合の際に基板側接続端子30及び基板側封止枠32の高さが自己調整可能であるため、基板側接続端子30及び基板側封止枠32の高さのばらつきや基板10の反り等による接合への影響を低減することができ、接合を確実に行うことができる。
Au膜26と多層金属膜38との本接合の後は、基板10を冷却してAuSnを固化させる。以上の工程により、チップ12と基板10との間の電気的接合と、チップ12に形成された素子の封止とが同時に行われる。
チップ12がフリップチップ実装された後の基板10は、ダイシングによってチップ12単位に個片化される。以上の工程に基づいて、図1に示す本実施形態に係るフリップチップ型電子部品を得ることができる。なお、前述の実施例の場合は、封止枠14を構成する金属材料及び接続端子18を構成する金属材料は、ともに基板10側からチップ12側へ順にW、Ni、AuSn、Au、Tiとなる。
以上説明したように、本実施形態においては、接続端子18の金属材料と同一でチップ12と基板10との間に形成された封止枠14によってチップ12の一主面12aに形成された素子の封止を行うことができるので、チップ12を樹脂で覆うことなく素子の封止を行うことができる。したがって、電子部品の小型化を実現することができる。そして、チップ12と基板10との間の電気的接続を行うための接続端子18と、素子の封止を行うための封止枠14とで材料を共通化することができるので、チップ12と基板10との間の電気的接続と、素子の封止とを同一の工程にて行うことができる。したがって、電子部品の製造コストを低減することができる。
なお、チップ12に形成された素子を樹脂によって封止する場合は、1)樹脂に気泡が発生する、2)樹脂に水分が入る、3)樹脂の硬化時にガスが発生して封止内部に入り込む等によって、素子の封止性能が低下してしまう。これに対して、本実施形態においては、金属材料により素子の封止を行うことで、樹脂封止の場合に発生する前述の問題点を解決することができる。そして、樹脂封止の場合と比較して、金属材料により構成される封止枠14の接合強度を向上させることができる。したがって、本実施形態によれば、素子の封止性能を向上させることができる。さらに、チップ側封止枠22と基板側封止枠32との接合の際に、多層金属膜38(AuSn)を溶融させてAu膜26との接合を行うことにより、封止枠14の接合強度をより向上させることができる。
また、本実施形態においては、チップ12の外周部に設けた封止枠14によってチップ12を押さえているため、衝撃及び熱膨張による影響が接続端子18へ及ぶのを抑止することができる。
また、本実施形態においては、チップ12と基板10との間の電気的接続と、素子の封止とを同一の工程にて行うことができるので、基板10への熱履歴を減らして電子部品の製造を行うことができる。
以上の本実施形態の説明においては、Auと溶融したAuSnとの接合によりチップ側接続端子20と基板側接続端子30との接合、及びチップ側封止枠22と基板側封止枠32との接合を行う場合について説明した。ただし、本実施形態においては、AuとAuSnとの接合以外に、例えばCuとAuSnとの接合であってもよく、さらに多層金属膜38を用いないAuとAuとの接合であってもよい。すなわち、封止枠14及び接続端子18を構成する金属材料については、上記に説明した材料以外に様々な金属材料を用いることができる。また、封止枠14は接地(GND)と共用することもできる。
また、以上の本実施形態の説明においては、弾性表面波素子が形成されたチップ12が基板10の一主面10a上にフリップチップ実装されている電子部品の場合について説明した。ただし、本発明は、他の種類のチップがフリップチップ実装されている電子部品についても適用可能である。
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
10 基板、12 チップ、14 封止枠、18 接続端子、20 チップ側接続端子、22 チップ側封止枠、30 基板側接続端子、32 基板側封止枠。
Claims (2)
- 一主面上に素子が形成されたチップが基板の一主面上にフリップチップ実装されており、チップと基板との間の電気的接続が接続端子を介して行われているフリップチップ型電子部品であって、
チップと基板との間には、前記素子及び前記接続端子を取り囲む封止枠が設けられており、
前記封止枠を構成する材料は、前記接続端子を構成する材料と同一であることを特徴とするフリップチップ型電子部品。 - 請求項1に記載のフリップチップ型電子部品を製造する方法であって、
前記チップの一主面上に、チップ側接続端子を形成するとともに、該素子及び該チップ側接続端子を取り囲むチップ側封止枠を形成するチップ側接続端子形成工程と、
前記基板の一主面上に、基板側接続端子を形成するとともに、該基板側接続端子を取り囲む基板側封止枠を形成する基板側接続端子形成工程と、
前記基板側接続端子と前記チップ側接続端子とを接合するとともに、前記基板側封止枠と前記チップ側封止枠とを接合することで、前記チップの前記基板へのフリップチップ実装を行うチップ実装工程と、
を含むことを特徴とするフリップチップ型電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004130358A JP2005317568A (ja) | 2004-04-26 | 2004-04-26 | フリップチップ型電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004130358A JP2005317568A (ja) | 2004-04-26 | 2004-04-26 | フリップチップ型電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005317568A true JP2005317568A (ja) | 2005-11-10 |
Family
ID=35444704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004130358A Pending JP2005317568A (ja) | 2004-04-26 | 2004-04-26 | フリップチップ型電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005317568A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009139160A (ja) * | 2007-12-05 | 2009-06-25 | Tokyo Electron Ltd | プローブカードの製造方法 |
JP4798222B2 (ja) * | 2006-04-07 | 2011-10-19 | 株式会社村田製作所 | 電子部品の接合構造およびその製造方法 |
JP2015164156A (ja) * | 2014-02-28 | 2015-09-10 | 株式会社リコー | アルカリ金属セルの製造方法 |
-
2004
- 2004-04-26 JP JP2004130358A patent/JP2005317568A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4798222B2 (ja) * | 2006-04-07 | 2011-10-19 | 株式会社村田製作所 | 電子部品の接合構造およびその製造方法 |
JP2009139160A (ja) * | 2007-12-05 | 2009-06-25 | Tokyo Electron Ltd | プローブカードの製造方法 |
US20120132615A1 (en) * | 2007-12-05 | 2012-05-31 | Tokyo Electron Limited | Manufacturing method of probe card |
JP2015164156A (ja) * | 2014-02-28 | 2015-09-10 | 株式会社リコー | アルカリ金属セルの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7816794B2 (en) | Electronic device and method of fabricating the same | |
US7336017B2 (en) | Stack type surface acoustic wave package, and method for manufacturing the same | |
US7476567B2 (en) | Midair semiconductor device and manufacturing method of the same | |
JP4744213B2 (ja) | 電子部品の製造方法 | |
US20130026655A1 (en) | Chip package structure and method of manufacturing the same | |
US8564969B2 (en) | Component arrangement and method for production thereof | |
JP2004214469A (ja) | 電子デバイスおよびその製造方法 | |
JP4555369B2 (ja) | 電子部品モジュール及びその製造方法 | |
JP2006237406A (ja) | 樹脂封止型電子部品装置 | |
JP2006245090A (ja) | 半導体用パッケージ及びその製造方法 | |
JP2008288327A (ja) | 半導体装置及びその製造方法 | |
JP2005317568A (ja) | フリップチップ型電子部品及びその製造方法 | |
JP4923760B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP5812123B2 (ja) | 電子機器の製造方法 | |
JP2005244116A (ja) | 半導体装置の製造方法 | |
JP2006332342A (ja) | 半導体装置 | |
WO2011090049A1 (ja) | フリップチップ実装構造及びフリップチップ実装方法 | |
WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
JP2011097247A (ja) | 高周波モジュールおよびその製造方法 | |
JP2006253360A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006303239A (ja) | 半導体装置及びその製造方法 | |
JP2005183561A (ja) | 半導体装置の製造方法 | |
WO2020004566A1 (ja) | 基体および半導体装置 | |
JP2003168942A (ja) | 弾性表面波デバイスの製造方法 | |
JP2005340451A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |