JP2006303239A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】半導体装置の高密度実装が可能で、且つ回路基板に生じる熱応力の影響を半導体素子に生じさせることがない信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体素子２と回路基板１とが、導電パターンを形成した薄肉フィルム状のインターポーザ３を介して電気的に接合して構成された半導体装置Ａであって、上面３ａに上記半導体素子２を第１のバンプＢ１によって接合支持したインターポーザ３の下面３ｂを、第２のバンプＢ２によって回路基板１上に接合支持して、上記半導体素子２を上記回路基板１より浮き上がらせた状態にして電気的に接合していることを特徴とする。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、詳しくは半導体素子と回路基板とをインターポーザを介して電気的に接合して構成された半導体装置及びその製造方法に関する。

従来より、半導体素子を回路基板に実装する方法として、フリップチップ実装やワイヤボンド実装が知られている。
図８（ａ）は、フリップチップ実装されたフェイスダウン構造の半導体装置Ａ’を示しており、半導体素子２００と回路基板１００とはバンプＢを介して電気的に接合され、半導体素子２００と回路基板１００との間隙には、封止材として補強のためのアンダーフィル樹脂４００が充填されている。
図８（ｂ）は、ワイヤボンド実装されたフェイスアップ構造の半導体装置Ａ’を示しており、半導体素子２００は封止材としてダイボンド樹脂５００等で回路基板１００に固定され、半導体素子２００と回路基板１００とは、ワイヤＷによって電気的に接合されている。

しかしながら、このような実装方法は構造が簡易で実装も容易という利点があるが、近年は、半導体装置の小型化、薄型化が求められており、これに応じて半導体素子がピンの数が増えると、バンプ電極間のピッチが狭小化し、上記の実装方法では半田不良を起こしやすいという問題があった。

下記特許文献１には、半導体素子を高密度に実装させるため、半導体素子と回路基板との間にインターポーザ（中間基板）を介在させ、回路基板側のバンプのピッチを大きくとる構成が開示されている。ここで、インターポーザと半導体素子との空間にはアンダーフィル樹脂が充填されている。
特開２００４−２０７５６６号公報

しかしながら、上述の従来の実装方法は、回路基板と半導体素子とを、回路基板の熱膨張係数の異なる封止材をそれらの間隙に充填し、直接的に接合させる構造であるので、回路基板の熱による応力（膨張、収縮）がバンプや導体パターンに直接加わり、バンプにクラックが生じたり、半導体素子との接続が断線する等の問題があった。
また上記特許文献１に記載の実装方法によれば高密度に実装することは可能であっても、回路基板とは熱膨張係数の異なるインターポーザが熱により応力を生じるので、上記と同様にバンプにクラックが生じたり、半導体素子との接続が断線してしまうという問題があった。
本発明は、上記事情に鑑みなされたものであり、高密度実装が可能で、且つ回路基板に生じる熱応力の影響を半導体素子に生じさせることがない信頼性の高い半導体装置及びその製造方法を提供することを目的とするものである。

請求項１の発明に係る半導体装置は、半導体素子と回路基板とが、導電パターンを形成した薄肉フィルム状のインターポーザを介して電気的に接合して構成されており、上面に上記半導体素子を第１のバンプによって接合支持したインターポーザの下面を、第２のバンプによって回路基板上に接合支持して、上記半導体素子を上記回路基板より浮き上がらせた状態にして電気的に接合していることを特徴とする。

また請求項２の発明に係る半導体装置は、半導体素子と回路基板とが、導電パターンを形成した薄肉フィルム状のインターポーザを介して電気的に接合して構成されており、上記回路基板は、外周部を有し、上記半導体素子の厚み以上の深さに形成された凹部を形成しており、上記インターポーザの同一面に第１のバンプと第２のバンプを形成し、上記第１のバンプを介して半導体素子と接合されたインターポーザは、該半導体素子を下方に向け、該半導体素子の全体部分が上記凹部に落とし込まれるように吊り下げ保持した状態で、上記凹部の上記外周部に形成された上記第２のバンプで接合支持されていることを特徴とする。

上記発明においては、請求項３の発明のように、インターポーザは、柔軟性を有する程度まで薄肉にしたシリコンで構成できる。また、請求項４の発明のように、インターポーザは、上記第２のバンプの周辺部に撓みを有するようにして、該第２のバンプによって、上記回路基板上に浮き上がった状態で接合支持されてもよい。

請求項５の発明に係る半導体装置の製造方法は、第２のバンプを介して上記インターポーザと上記回路基板とを接合する前に、上記半導体素子と上記インターポーザとは上記第１のバンプを介して常温接合することを特徴とする。
請求項６の発明に係る半導体装置の製造方法は、インターポーザと上記回路基板とは上記第２のバンプを介して加熱接合により接合することを特徴とする。
請求項７の発明に係る半導体装置の製造方法は、上記第１のバンプを介して上記半導体素子と上記インターポーザとが常温接合した後、該インターポーザと上記回路基板とは、上記第２のバンプを介して加熱接合により接合することを特徴とする。

請求項１又は請求項２の発明に係る半導体装置によれば、回路基板の熱応力による膨張或いは収縮をインターポーザの変形により吸収でき、半導体素子に回路基板の熱応力の影響を与えることがない。
よって回路基板の熱応力がバンプや導体パターンに加わり、バンプにクラックが生じたり、半導体素子との接続が断線したりすることがなく信頼性の高い半導体装置を構成することができる。
またインターポーザを介して回路基板と半導体素子とが実装されるので、半導体素子が多ピン化して、電極間のピッチが狭くなっても、回路基板の電極のピッチは大きくとることができるので、半導体装置の高密度化が可能である。

請求項３の発明に係る半導体装置によれば、インターポーザは、柔軟性を有する程度まで薄肉にしたシリコンで構成されるので、回路基板の熱応力を吸収することができる。
また半導体素子や回路基板も、インターポーザと同じ熱膨張係数のシリコンで構成されるものであれば、熱を受けたときには同様に熱膨張が生じるため、より一層熱応力による悪影響を受けることがなく、信頼性の高い半導体装置を構成することができる。

請求項４の発明に係る半導体装置によれば、第２のバンプの周辺部に撓みを有するようにして、該第２のバンプによって、回路基板上に浮き上がった状態で接合支持されているので、熱を受けたときでも回路基板とインターポーザの膨張係数の違いによって生じる引っ張り応力が上記撓みにより吸収でき、半導体素子に回路基板の熱応力の影響を与えることがない。

請求項５に係る半導体装置の製造方法によれば、半導体素子とインターポーザとは第１のバンプを介して常温接合されるので、熱応力を発生させることなく接合できるので、接合後に熱収縮が生じるようなことがない。

請求項６に係る半導体装置の製造方法によれば、インターポーザと回路基板とは第２のバンプを介して加熱接合により接合されるので、熱膨張した回路基板にインターポーザが接合され、加熱接合後の冷却により回路基板が収縮するので、インターポーザに回路基板の熱応力を吸収できる適度な撓みを容易に形成することができる。

請求項７に係る半導体装置の製造方法によれば、第１のバンプを介して半導体素子とインターポーザとが常温接合された後、該インターポーザと回路基板とを、上記第２のバンプを介して加熱接合により接合するので、請求項５及び請求項６に記載の効果が得られると共に、容易な製造工程により請求項１乃至請求項４に記載の半導体装置を製造することができる。

以下に本発明の最良の実施の形態について、図面に基づいて説明する。図１は本発明の半導体装置の基本構造を説明する断面図、図２は本発明の半導体装置の基本構造を示す断面図であり、そのうちの（ａ）は回路基板が熱膨張した場合の図、（ｂ）は回路基板が熱収縮した場合の図である。図３（ａ）乃至（ｃ）は本発明の半導体装置の製造工程を示す断面図である。図４は本発明の別実施形態の半導体装置の基本構造を説明する断面図、図５は本発明の別実施形態の半導体装置の基本構造を示す断面図であり、そのうちの（ａ）は回路基板が熱膨張した場合の図、（ｂ）は回路基板が熱収縮した場合の図である。そして図６は本発明の更に別実施形態を示す半導体装置の断面図である。図７（ａ）乃至（ｃ）は本発明の別実施形態の製造工程を示す断面図である。

図１は、本発明の実施例である半導体装置の基本構造を説明する断面図であり、該半導体装置Ａは、半導体素子２と回路基板１とが薄肉フィルム状のインターポーザ３を介して電気的に接合して構成されている。
半導体素子２とインターポーザ３とは、半導体素子２の表面の電極（不図示）と、インターポーザ３の上面３ａに形成された第１のバンプＢ１を介してフェイスダウン実装し電気的に接合され、インターポーザ３と回路基板１とは、回路基板１側の電極（不図示）の上に、予め形成された第２のバンプＢ２を介してインターポーザ３の下面３ｂと電気的に接合されている。
本発明の半導体装置Ａは、半導体素子２が回路基板１より浮き上がらせた状態にして電気的に接合していることを特徴としており、ここで用いられるインターポーザ３は、弾性力を作用させて支持できるような素材でなり、図１に示すように、第２のバンプの周辺部に撓みを有するよう構成される。これによれば、回路基板１の熱応力による膨張若しくは収縮をインターポーザ３の変形により吸収でき、半導体素子２に回路基板１の熱応力の影響を与えることがない。

ここでインターポーザ３は、半導体素子２と回路基板１とを電気的に接続するために、インターポーザ３内に貫通配線が形成されており、第１のバンプＢ１と反対面に第２のバンプを配置し、回路基板１に穴加工を施すことがないように構成され、インターポーザ３の上面３ａは半導体回路、すなわち導電パターンが形成されている。またここでインターポーザ３の表面に機能素子を設ければ半導体装置Ａの多機能化を図ることができる。

インターポーザ３は半導体素子２よりも１ｍｍ以上大きく形成し、厚みは１００μｍ以下程度まで薄肉化し、柔軟性を有する程度に構成し、シリコンからなるものとすると望ましい。
これによれば、回路基板１の熱応力を吸収することができる。
また、半導体素子２や回路基板１も、インターポーザ３と同じ熱膨張係数のシリコンで構成されるものであれば、熱を受けたときには同様に熱膨張が生じるため、より一層熱応力による悪影響を受けることがなく、信頼性の高い半導体装置Ａを構成することができる。

半導体素子２とインターポーザ３とをつなぐ第１のバンプＢ１は、バンプ幅３０〜１００μｍのＡｕバンプで、スタッドバンプ、メッキバンプ等により形成されており、超音波接合、熱圧着接合、常温表面活性化接合等によりフリップチップ実装している。接合時にはＡｕバンプはつぶれ、その高さは１５〜５０μｍ程度になる。
ここでスタッドバンプによりＡｕバンプを形成する場合は、Ａｕワイヤ（直径１８〜３５μｍ）の先端をスパーク等によって溶融させ形成したボールをインターポーザ３へ熱圧着し、Ａｕワイヤから切離して、３０〜１００μｍのバンプを形成する。
また回路基板１とインターポーザ３とをつなぐ第２のバンプＢ２は、バンプ幅３０〜１００μｍのＡｕ又ははんだバンプからなり、第１のバンプＢ１と同様に超音波接合、熱圧着接合、常温表面活性化接合等によりフリップチップ実装している。
そして回路基板１は、セラミックやＦＲ−４を代表とする有機樹脂基板等からなり、厚みは０．３〜１．５ｍｍ程度で、インターポーザ３との接合面には電極が形成されている。

図２（ａ）は、本発明の半導体装置Ａの回路基板１が熱により矢印方向に膨張している状態を示している。インターポーザ３は、図２（ａ）に示すように、回路基板１が熱膨張するとそれに追従するように、第２のバンプの周辺部に撓みが伸びた状態となる。このように、インターポーザ３によって、回路基板１の熱応力による膨張を吸収できるので、半導体素子２とインターポーザ３との接合に何ら悪影響を及ぼすおそれがない。
逆に、図２（ｂ）は、本発明の半導体装置Ａの回路基板１が冷却され矢印方向に収縮した状態を示している。この場合、インターポーザ３は、図２（ｂ）に示すように、回路基板１の熱収縮に追従するように、より一層撓みが増した状態となる。このように、インターポーザ３によって、回路基板１の熱応力による収縮を吸収できるので、半導体素子２とインターポーザ３との接合に何ら悪影響を及ぼすおそれがない。

ついで、図３に基づいて本実施例の半導体装置Ａの製造方法を説明する。
まず、インターポーザ３の上面３ａに第１のバンプＢ１（Ａｕバンプ）を形成し、半導体素子２の電極２ａと第１のバンプＢ１を電気的に接合させる（図３（ａ）参照）。
このとき第１のバンプＢ１と半導体素子２とは、超音波を用いて常温接合したものとすれば、熱応力を発生させることなく接合できる。常温接合は、上記の他、Ａｒプラズマを照射して接合表面を活性化した後に加圧接合するものでもよい。
次いで、回路基板１上に第２のバンプＢ２（Ａｕバンプ或いははんだバンプ）を形成し、回路基板１の第２のバンプＢ２とインターポーザ３の下面３ｂに形成される電極３ｃとを電気的に接合させる（図３（ｂ）参照）。
このとき第２のバンプＢ２とインターポーザ３とは、第２のバンプＢ２を加熱接合により接合したものとすれば、加熱接合時の加熱及び冷却により、回路基板１が膨張、収縮するので、これに追従するインターポーザ３に半導体素子２と回路基板１の膨張率の差を吸収するための撓みを形成することができる（図３（ｃ）参照）。

加熱接合は、回路基板１側に第２のバンプＢ２（クリームはんだ）を印刷し、リフローにより第２のバンプＢ２を溶融させ、半導体素子２を搭載したインターポーザ３を回路基板１上に電気的に接合させる。このときリフロー温度はＰｂフリーはんだを用いた場合、融点が２２０℃程度であるため、最大２４０℃程度まで加熱されることになる。
すなわち、この加熱により回路基板１は膨張し、リフロー接合の後、２２０℃以下になると第２バンプＢ２が凝固し、常温に戻るまで回路基板１とインターポーザ３が熱収縮する。このとき、インターポーザ３がシリコンでなり、１００μｍ以下の厚みで構成されていれば、回路基板１とシリコンの線膨張係数の差による熱収縮量の差がインターポーザ３の撓みとして残る。このように、この製造方法によれば、本発明の半導体装置Ａを容易に製造することができ、ここで用いられるインターポー３の適度な撓みを容易に形成することができる。
なお、ここで接合方法は上記の方法に限定されるものではなく、また本発明の半導体装置Ａの全体形状、半導体素子やバンプ等の形状及び数値等は上記の記載や図例のものに限定されないことは言うまでもない。

図４は、本発明の上記とは別実施例である半導体装置の基本構造を説明する断面図であり、該半導体装置Ａは、半導体素子２と回路基板１とが薄肉フィルム状のインターポーザ３を介して電気的に接合して構成されている。上記実施例と共通部分には同一の符号を付し、共通部分の説明は割愛する。

本実施例の回路基板１は、図４に示すように半導体素子２の厚み以上の深さに形成された凹部１ａが形成されており、インターポーザ３と接合する回路基板１の外周部１ｂの上端には回路基板１側の電極（不図示）が形成されている。
半導体素子２とインターポーザ３とは、半導体素子２の表面の電極（不図示）と、インターポーザ３の上面３ａに形成された第１のバンプＢ１を介して電気的に接合され、インターポーザ３と回路基板１とは、インターポーザ３の上面３ａに予め形成された第２のバンプＢ２を介して電気的に接合されている。

本発明の半導体装置Ａは、インターポーザ３と第１のバンプを介して接合された半導体素子２の全体部分が、凹部１ａに落とし込まれるように下向きに構成され、インターポーザ３と回路基板１とが、回路基板１の外周部１ｂの上端に形成された電極と第２のバンプＢ２を介して接合されることにより、半導体素子２が吊り下げ保持されて構成されることを特徴としている。また図４に示すように、第２のバンプの周辺部に撓みを有するようすれば、回路基板１の熱応力による膨張若しくは収縮をインターポーザ３の変形により吸収でき、半導体素子２に回路基板１の熱応力の影響を与えることがない。

半導体素子２とインターポーザ３とをつなぐ第１のバンプＢ１及び回路基板１とインターポーザ３とをつなぐ第２のバンプＢ２は、インターポーザ３の実施例１でいう上面３ａ、すなわち導体パターンが形成される同一面上に形成され、バンプ幅５０〜１００μｍのＡｕバンプで、スタッドバンプ、メッキバンプ等により形成されており、超音波接合、熱圧着接合、常温表面活性化接合等によりフリップチップ実装している。接合時にはＡｕバンプはつぶれ、その高さは１５〜５０μｍ程度になる。
ここで回路基板１は、回路基板１は、セラミックやＦＲ−４を代表とする有機樹脂基板等からなり、第１のバンプＢ１及び第２のバンプＢ２をスタッドバンプにより形成する場合は、Ａｕワイヤ（直径１８〜３５μｍ）の先端をスパーク等によって溶融させ形成したボールをインターポーザ３へ熱圧着し、Ａｕワイヤから切離して、３０〜１００μｍのバンプを形成する。

図５（ａ）は、本発明の半導体装置Ａの回路基板１が熱により矢印方向に膨張している状態を示している。インターポーザ３は、図５（ａ）に示すように、回路基板１が熱膨張するとそれに追従するように、第２のバンプの周辺部に撓みが伸びた状態となる。このように、インターポーザ３によって、回路基板１の熱応力による膨張を吸収できるので、半導体素子２とインターポーザ３との接合に何ら悪影響を及ぼすおそれがない。
逆に、図５（ｂ）は、本発明の半導体装置Ａの回路基板１が冷却され矢印方向に収縮した状態を示している。この場合、インターポーザ３は、図５（ｂ）に示すように、回路基板１の熱収縮に追従するように、より一層撓みが増した状態となる。このように、インターポーザ３によって、回路基板１の熱応力による収縮を吸収できるので、半導体素子２とインターポーザ３との接合に何ら悪影響を及ぼすおそれがない。

上記構成は、凹部１ａが形成された回路基板１に限定されず、下記のような回路基板１にも適用可能である。
図６は、本実施例の回路基板１の構成を異にした半導体装置の基本構造を説明する断面図である。ここでは、回路基板１を半導体素子２が接触しないように切欠穴状に形成し、回路基板１の切欠部１ｄの上端に回路基板１側の電極（不図示）を形成して構成されている。なお、第１のバンプＢ１、第２のバンプＢ２の構成等は上述の実施例を同様であるので、説明を割愛する。
半導体素子２とインターポーザ３とは、半導体素子２の表面の電極（不図示）と、インターポーザ３の上面３ａに形成された第１のバンプＢ１を介して電気的に接合され、インターポーザ３と回路基板１とは、インターポーザ３の上面３ａに予め形成された第２のバンプＢ２を介して電気的に接合されている点は上述の実施例と同様で、インターポーザ３と第１のバンプを介して接合された半導体素子２が、切欠部１ｄに落とし込まれるように下向きに構成され、インターポーザ３と回路基板１とが、回路基板１の切欠部１ｄの上端に形成された電極と第２のバンプＢ２を介して接合されることにより、半導体素子２が吊り下げ保持されて構成される。

またここでも図６に示すように、第２のバンプの周辺部に撓みを有するようすれば、回路基板１の熱応力による膨張若しくは収縮をインターポーザ３の変形により吸収でき、半導体素子２に回路基板１の熱応力の影響を与えることがない。
なお、この構成では、半導体素子２がインターポーザ３を用いてぶら下がった状態となるため、インターポーザ３を上述の例より厚みを持たせ、厚みを３００μｍ以下のものとしてもよい。このとき、インターポーザ３は樹脂基板であるフレキシブル基板とすれば、電気配線を多層にすることができ、高密度な回路設計を構成することができる。
また図６に示すように、インターポーザ３と半導体素子２との接合間及びインターポーザ３と回路基板１との接合間にエポキシ樹脂等のアンダーフィル材４を充填してやれば、接合間の補強材となる。

ついで、図７に基づいて本実施例の半導体装置Ａの製造方法を説明する。
まず、インターポーザ３の上面３ａに第１のバンプＢ１及び第２のバンプ（Ａｕバンプ）を形成し、半導体素子２の電極２ａと第１のバンプＢ１を電気的に接合させる（図７（ａ）参照）。
このとき第１のバンプＢ１と半導体素子２とは、超音波を用いて常温接合したものとすれば、熱応力を発生させることなく接合できる。常温接合は、上記の他、Ａｒプラズマを照射して接合表面を活性化した後に加圧接合するものでもよい。
次いで、回路基板１の外周部１ｂの上端に形成された電極１ｃの上にエポキシ樹脂等のアンダーフィル材４を充填しておき、その上に第２のバンプＢ２を荷重（１００ｇ／ｂｕｍｐ）かけて圧着させる。このとき、半導体素子２を搭載したインターポーザ３は図７（ａ）の状態から反転させた状態で回路基板１側と接合される（図７（ｂ）参照）。
加圧により、インターポーザ３に形成された第２のバンプＢ２がアンダーフィル材４を押しのけて回路基板１の電極１ｃと接触し、加圧と同時に熱を加えるとアンダーフィル材４が硬化し、第２のバンプＢ２が該電極１ｃと接触した状態で固定される（図７（ｃ）参照）。ここでの加熱温度はアンダーフィル材に用いる樹脂によって異なるが、２６０℃では５秒程度、２００℃では１０秒程度の加熱を行う。

このように、第２のバンプＢ２を加熱接合により接合したものとすれば、加熱接合時の加熱及び冷却により、回路基板１が膨張、収縮するので、これに追従するインターポーザ３に半導体素子２と回路基板１の膨張率の差を吸収するための撓みを形成することができる（図７（ｃ）参照）。
すなわち、この加熱により回路基板１は膨張し、常温に戻るまで回路基板１とインターポーザ３が熱収縮する。このとき、インターポーザ３がシリコンでなり、１００μｍ以下の厚みで構成されていれば、回路基板１とシリコンの線膨張係数の差による熱収縮量の差がインターポーザ３の撓みとして残る。
以上、この製造方法によれば、本発明の半導体装置Ａを容易に製造することができ、ここで用いられるインターポー３の適度な撓みを容易に形成することができる。
なお、ここで接合方法は上記の方法に限定されるものではなく、また本発明の半導体装置Ａの全体形状、半導体素子やバンプ等の形状及び数値等は上記の記載や図例のものに限定されないことは言うまでもない。

本発明の半導体装置の基本構造を説明する断面図である。 本発明の半導体装置の基本構造を示す断面図であり、図２（ａ）は回路基板が熱膨張した場合の図、図２（ｂ）は回路基板が熱収縮した場合の図である。 （ａ）乃至（ｃ）は本発明の半導体装置の製造工程を示す断面図である。 本発明の別実施形態の半導体装置の基本構造を説明する断面図である。 本発明の別実施形態の半導体装置の基本構造を示す断面図であり、図５（ａ）は回路基板が熱膨張した場合の図、図５（ｂ）は回路基板が熱収縮した場合の図である。 本発明の更に別実施形態を示す半導体装置の断面図である。 （ａ）乃至（ｃ）は本発明の別実施形態の製造工程を示す断面図である。 （ａ）（ｂ）は従来の半導体装置の基本構造を説明する図面である。

符号の説明

Ａ 半導体装置
１ 回路基板
２ 半導体素子
３ インターポーザ
４ アンダーフィル材

Claims (7)

1. 半導体素子と回路基板とが、導電パターンを形成した薄肉フィルム状のインターポーザを介して電気的に接合して構成された半導体装置であって、
   上面に上記半導体素子を第１のバンプによって接合支持したインターポーザの下面を、第２のバンプによって回路基板上に接合支持して、上記半導体素子を上記回路基板より浮き上がらせた状態にして電気的に接合していることを特徴とする半導体装置。
2. 半導体素子と回路基板とが、導電パターンを形成した薄肉フィルム状のインターポーザを介して電気的に接合して構成された半導体装置であって、
   上記回路基板は、外周部を有し、上記半導体素子の厚み以上の深さに形成された凹部を形成しており、
   上記インターポーザの同一面に第１のバンプと第２のバンプを形成し、上記第１のバンプを介して半導体素子と接合されたインターポーザは、該半導体素子を下方に向け、該半導体素子の全体部分が上記凹部に落とし込まれるように吊り下げ保持した状態で、上記凹部の上記外周部に形成された上記第２のバンプで接合支持されていることを特徴とする半導体装置。
3. 請求項１又は請求項２に記載の半導体装置おいて、
   上記インターポーザは、柔軟性を有する程度まで薄肉にしたシリコンで構成されていることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれかに記載の半導体装置おいて、
   上記インターポーザは、上記第２のバンプの周辺部に撓みを有するようにして、該第２のバンプによって、上記回路基板上に浮き上がった状態で接合支持されていることを特徴とする半導体装置。
5. 請求項１〜４に記載の半導体装置を製造する方法であって、
   上記第２のバンプを介して上記インターポーザと上記回路基板とを接合する前に、
   上記半導体素子と上記インターポーザとを上記第１のバンプを介して常温接合することを特徴とする半導体装置の製造方法。
6. 請求項１〜４に記載の半導体装置を製造する方法であって、
   上記インターポーザと上記回路基板とを上記第２のバンプを介して加熱接合により接合することを特徴とする半導体装置の製造方法。
7. 請求項１〜４に記載の半導体装置を製造する方法であって、
   上記半導体素子と上記インターポーザとを上記第１のバンプを介して常温接合した後、
   該インターポーザと上記回路基板とを、上記第２のバンプを介して加熱接合により接合することを特徴とする半導体装置の製造方法。

Images