KR20180119648A - 관통 구멍의 밀봉 구조 및 밀봉 방법, 그리고 관통 구멍을 밀봉하기 위한 전사 기판 - Google Patents

관통 구멍의 밀봉 구조 및 밀봉 방법, 그리고 관통 구멍을 밀봉하기 위한 전사 기판 Download PDF

Info

Publication number
KR20180119648A
KR20180119648A KR1020187028320A KR20187028320A KR20180119648A KR 20180119648 A KR20180119648 A KR 20180119648A KR 1020187028320 A KR1020187028320 A KR 1020187028320A KR 20187028320 A KR20187028320 A KR 20187028320A KR 20180119648 A KR20180119648 A KR 20180119648A
Authority
KR
South Korea
Prior art keywords
sealing
metal film
hole
substrate
metal
Prior art date
Application number
KR1020187028320A
Other languages
English (en)
Other versions
KR102102755B1 (ko
Inventor
도시노리 오가시와
유야 사사키
마사유키 미야이리
Original Assignee
다나카 기킨조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다나카 기킨조쿠 고교 가부시키가이샤 filed Critical 다나카 기킨조쿠 고교 가부시키가이샤
Publication of KR20180119648A publication Critical patent/KR20180119648A/ko
Application granted granted Critical
Publication of KR102102755B1 publication Critical patent/KR102102755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Powder Metallurgy (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명은, 밀봉 공간을 형성하는 1조의 기재와, 적어도 하나의 기재에 형성되고 밀봉 공간과 연통되는 관통 구멍과, 관통 구멍을 밀봉하는 밀봉 부재를 포함하는 밀봉 구조에 관한 것이다. 본 발명에서는, 관통 구멍이 형성되는 기재의 표면 상에, 금 등의 벌크 형상 금속을 포함하는 하지 금속막을 구비한다. 그리고 밀봉 부재는 하지 금속막에 접합하면서 상기 관통 구멍을 밀봉하고 있고, 하지 금속막에 접합되는, 순도 99.9질량% 이상의 금 등의 금속 분말의 압축체를 포함하는 밀봉 재료와, 밀봉 재료에 접합되는, 금 등의 벌크 형상 금속을 포함하는 덮개 형상 금속막을 포함한다. 또한 밀봉 재료는, 하지 금속막과 접하는 외주측의 치밀화 영역과, 관통 구멍에 접하는 중심측의 다공질 영역을 포함하고 있다. 이 치밀화 영역은, 임의 단면에 있어서의 공극률이 면적률로 10% 이하로 되어 있다.

Description

관통 구멍의 밀봉 구조 및 밀봉 방법, 그리고 관통 구멍을 밀봉하기 위한 전사 기판
본 발명은, MEMS 디바이스나 반도체 디바이스 등의, 기밀 밀봉이 요구되는 패키지 부재에 대하여 적용되는 밀봉 구조에 관한 것이다. 상세하게는, 소자가 탑재되는 밀봉 공간에 연통되는 관통 구멍이 마련된 기재에 대하여, 관통 구멍을 폐색하여 밀봉 공간을 기밀 밀봉하기 위한 구조에 관한 것이다.
압력 센서, 가속도 센서 등의 MEMS(Micro Electro Mechanical Systems) 디바이스나 각종 반도체 디바이스는, 공기 중의 습기, 산소에 의한 소자의 산화, 열화를 방지하기 위하여, 패키지에 봉입된 상태에서 사용되고 있다. 이러한 패키지의 제조 공정으로서는, 소자가 고정된 베이스에 덮개체로 되는 캡을 중첩시키고 양자를 접합하여 기밀 밀봉한다. 캡에는 미리 납재가 융착되어 있으며, 납재를 다시 용융시켜 베이스와 접합함으로써 내부의 밀봉 공간을 형성할 수 있다.
상기와 같이 납재를 사용하여 베이스와 캡을 접합하는 경우, 납재의 용융 시에, 미량이지만 포함되는 가스 성분의 방출에 의하여 공간 내부의 진공도·청정도가 변화될 가능성이 있다. 여기서, 기밀 밀봉 패키지의 내부 공간의 진공도·청정도는, 적용되는 소자에 따른 레벨로 설정되어 있다. 그리고 소자의 종류에 따라서는, 밀봉 공간 내에 극미량의 가스 성분의 잔류도 허용되지 않는 것도 있다.
그래서, 밀봉 공간을 형성한 후에 내부의 진공도·청정도를 조정 가능하게 하기 위한 밀봉 구조로서, 캡 또는 베이스에 미리 관통 구멍이 설정된 것이 있다. 이 밀봉 구조에서는, 캡과 베이스를 접합한 후에 밀봉 공간 내를 진공으로 배기하고, 관통 구멍에 납재를 충전하여 관통 구멍을 밀봉하는 구조가 알려져 있다(특허문헌 1).
일본 특허 공개 제2007-165494호 공보 일본 특허 제5065718호 명세서
상기한 관통 구멍이 설정된 밀봉 구조에서는, 베이스와 캡을 접합할 때에 납재로부터 가스 성분이 방출되더라도, 그 후에 배기 처리를 행함으로써 밀봉 공간의 진공도를 높게 할 수 있다. 그러나 이러한 밀봉 구조이어도, 관통 구멍의 폐색에 사용되는 납재의 영향이 우려된다. 관통 구멍 밀봉용의 납재의 사용량은 그다지 많아지지는 않지만, 고도의 진공도·청정도가 요구되는 소자를 밀봉하는 경우에 대해서는 문제로 된다고 생각되기 때문이다. 또한 납재로 관통 구멍을 밀봉할 때, 용융된 납재가 밀봉 공간 내에 침입하여, 최악의 경우, 소자에 부착되어 소자를 파손할 위험성이 있다는 것도, 납재의 영향이 우려되는 요인으로 되고 있다.
또한 납재는, 그 종류에 따라 상이하지만 작업 온도가 조금 높게 되는 경향이 있다. 패키지 밀봉용의 납재로서는, 신뢰성·내식성이 양호한 Au-Sn계 납재가 일반적으로 사용되고 있다. AuSn계 납재의 융점은 약 280℃ 전후이며, 밀봉 작업 온도는 300℃ 이상으로 설정되는 경우가 많다. 패키지 내의 소자 보호의 관점에서 보면, 패키지의 가열은 저온으로 하는 것이 바람직하다.
그리고 근년의 각종 디바이스의 소형화·박형화에 대한 요구에 대응하기 위하여, 그들의 제조 프로세스에도 변화가 보여지고 있다. 디바이스에 대한 소자의 실장 방법으로서는, 개개로 제조된 베이스·캡에 칩을 패키징하는 기존 방식으로부터 웨이퍼 레벨 패키지로의 대응이 진행되고 있다. 웨이퍼 레벨 패키지란, 웨이퍼를 칩으로 분리하지 않고 웨이퍼 상에서 밀봉재의 설치부터 디바이스의 조립까지를 완료시키는 프로세스이다. 따라서 웨이퍼 레벨 패키지에서는, 1매의 웨이퍼에 복수의 밀봉 영역이 설정되게 된다. 그리고 1매의 웨이퍼에 설정된 복수의 밀봉 영역을 동시에 밀봉할 필요가 있다. 현재, 이와 같은 프로세스에 유연하게 대응할 수 있는 밀봉 방법이 필요해지고 있다.
본 발명은 이상과 같은 배경 하에 이루어진 것이며, 관통 구멍이 적용된 밀봉 공간의 기밀 밀봉을 도모하는 밀봉 구조에 대하여, 밀봉 공간 내의 오염을 억제함과 함께 저온에서 달성 가능한 밀봉 구조를 제공하는 것을 목적으로 한다. 또한 웨이퍼 레벨 패키지와 같은 복수 설정된 밀봉 공간에 대하여 효율적으로 밀봉 가능한 방법에 대해서도 밝힌다.
상기 과제를 해결하는 본 발명은, 밀봉 공간을 형성하는 1조의 기재와, 상기 1조의 기재 중 적어도 하나에 형성되고 상기 밀봉 공간과 연통되는 적어도 하나의 관통 구멍과, 상기 관통 구멍을 밀봉하는 밀봉 부재를 포함하는 밀봉 구조이며, 상기 관통 구멍이 형성되는 상기 기재의 표면 상에, 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함하는 벌크 형상 금속을 포함하고, 적어도 상기 관통 구멍의 주변부를 포위하도록 형성된 하지 금속막을 구비하고, 상기 밀봉 부재는 상기 하지 금속막에 접합하면서 상기 관통 구멍을 밀봉하고 있고, 상기 밀봉 부재는, 상기 하지 금속막에 접합되는, 순도 99.9질량% 이상의 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말의 압축체를 포함하는 밀봉 재료와, 상기 밀봉 재료에 접합되는, 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함하는 벌크 형상 금속을 포함하는 덮개 형상 금속막을 포함하고, 상기 밀봉 재료는, 상기 하지 금속막과 접하는 외주측의 치밀화 영역과, 상기 관통 구멍에 접하는 중심측의 다공질 영역을 포함하고, 상기 치밀화 영역은, 임의 단면에 있어서의 공극률이 면적률로 10% 이하인, 밀봉 구조이다.
본 발명에 따른 밀봉 구조는, 관통 구멍을 밀봉하기 위한 밀봉 부재로서 소정의 금속 분말의 압축체를 적용한다. 이 점에 있어서, 납재를 주체로 한 종래 기술과는 상이하다. 여기서, 본원 발명에서 적용하는 금속 분말의 압축체에 대해서는, 본원 출원인은 이미 특허문헌 2에서 밀봉 재료로서의 유용성을 보여주고 있다. 특허문헌 2에 의하면, 이 금속 분말 압축체는, 소정의 순도, 입경의 금속 분말과 용제를 포함하는 금속 페이스트를 도포하고 소성함으로써 생성되는 금속 분말 소결체를 전구체로 하고 있다. 그리고 이 전구체인 금속 분말 소결체를 가압함으로써, 치밀화가 발생하여 금속 분말 압축체가 형성된다. 가압에 의한 소결체의 치밀화의 메커니즘은, 금속 분말의 소성 변형·결합이라는 물리적 변화와, 열적 에너지에 의하여 발생하는 재결정이라는 금속 조직적인 변화의 협동에 의하여, 치밀화가 진행된다. 그리고 그와 같이 하여 형성된 금속 분말 압축체는 높은 기밀성을 발휘할 것을 기대할 수 있으며, 관통 구멍의 밀봉 부재로 할 가능성이 시사된다.
그러나 본 발명자들의 검토에 의하면, 금속 분말 소결체를 직접, 관통 구멍을 갖는 기재에 씌우고 압축한 경우, 기재와 접하는 관통 구멍 주변부의 소결체는 치밀화가 진행되기는 하지만, 관통 구멍에 면하는 소결체는 충분히 압축되지 않아 치밀화가 충분히 진행되지 않다는 것을 알 수 있었다. 그리고 소결체의 관통 구멍에 면하는 부분에서는 다공질 조직이 잔류하여, 이대로로는 충분한 기밀성이 확보되지 않는다는 것이 확인되었다.
또한 치밀화된 관통 구멍 주변부의 소결체도, 그 자체는 밀봉 효과를 발휘할 수 있을 정도로 치밀화되더라도, 기재와의 접촉 계면 부근에는 간극이 잔존하여 기밀성이 부족한 경우가 있다는 것도 확인되었다.
그래서 본 발명자들은, 금속 분말 소결체를 이용하면서 관통 구멍을 확실히 기밀 밀봉하는 구조에 대하여 검토하였다. 그 결과, 금속 분말 소결체의 상하에 하지 금속막과 덮개 형상 금속막이라는 2개의 금속막을 배치한 후에 금속 분말 소결체를 도입하고, 당해 금속 분말 소결체로부터 금속 분말 압축체를 형성함으로써, 기밀성이 극히 높은 밀봉 부재로 될 수 있다는 것을 알아내었다.
금속 분말 소결체라는 다공질체를, 벌크 형상의 금속막을 접촉시키면서 압축하면, 치밀화된 압축체가 형성될 뿐 아니라, 금속막과의 접촉 계면에 있어서, 압축 전에 존재하고 있던 미소한 간극을 찌부러뜨려 밀착성이 향상된다. 따라서 금속 분말 압축체와 기재의 접촉 계면 부근에서의 밀폐성이 확보된다. 또한 금속 분말 압축체의 관통 구멍과 연통되는 영역에는 보이드가 포함되어 있기는 하지만, 그 상방에 밀착시킨 벌크 형상의 금속막(덮개 형상 금속막)이 견고한 덮개체로서 기밀성을 발휘한다. 이와 같이 본 발명은, 금속 분말 소결체의 상하에 2개의 벌크 형상 금속막(하지 금속막과 덮개 형상 금속막)을 배치하고, 그들 사이에 형성된 금속 분말 압축체를 주요 구성으로 하는 것을 특징으로 한 밀봉 구조이다.
이하, 본 발명에 따른 밀봉 구조의 각 구성에 대하여 상세히 설명한다. 또한 본 발명에 있어서 밀봉 공간을 형성하는 1조의 기재란, 기밀 밀봉 패키지를 구성하는 베이스와 캡을 조합한 독립된 패키지 외에, 기밀 밀봉 패키지를 동시에 복수 형성하기 위하여 밀봉 공간이 복수 설정된 기판의 조합도 포함하는 개념이다. 본 발명은 웨이퍼 레벨 패키지에도 응용 가능한 기술이기 때문이다. 1조의 기재란, 2 이상의 기재의 조합이라는 의의이다.
또한 본 발명은, 밀봉 공간에 연통되는 관통 구멍을 폐색·밀봉하기 위한 밀봉 구조에 관한 것이며, 기재에 형성된 관통 구멍의 존재가 전제로 된다. 관통 구멍은 밀봉 공간에 적어도 하나 설정되어 있으면 되며, 그 위치, 치수 및 형상은 한정되지 않는다. 또한 밀봉 공간을 형성하는 1조의 기재에 대하여, 어느 기재에 설정되는지도 한정되어 있지 않다.
본 발명에 따른 밀봉 구조는, 관통 구멍을 포위하도록 설치된 하지 금속막에, 소정의 금속 분말의 압축체를 포함하는 밀봉 재료와, 밀봉 재료에 접합되는 덮개 형상 금속막을 포함하는 밀봉 부재에 의하여 구성된다. 하지 금속막은, 밀봉 재료의, 기재에 대한 밀착성을 확보하여, 기재와의 접합 계면에 있어서의 기밀성을 향상시키기 위하여 설치된다. 이 하지 금속막은, 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함한다. 밀봉 재료인 금속 분말과 상호 간에 열 확산되어 밀착 상태를 발현시키기 위하여 이들 금속이 적용된다. 하지 금속막의 순도는 고순도인 것이 바람직하지만, 금속 분말 압축체 정도의 고순도는 아니어도 된다. 바람직한 순도는 99질량% 이상으로 한다. 하지 금속막은, 보다 바람직하게는 관통 전극을 구성하는 금속 분말의 금속과 동일한 재질의 금속이 바람직하다. 하지 금속막은, 벌크체의 금속을 포함하며, 도금(전해 도금, 무전해 도금), 스퍼터링, 증착, CVD법 등에 의하여 형성된 것이 바람직하다. 또한 본 발명에 있어서 벌크체란, 본 발명의 금속 분말 압축체 및 그 전구체인 금속 분말 소결체를 구별하기 위한 상태를 의미하며, 소위 벌크(덩어리) 형상 금속이다. 용해·주조나 석출법 등으로 제조된 금속이며, 당해 금속의 밀도에 대하여 0.97배 이상의 치밀질의 금속을 의도한 것이다.
하지 금속막은, 적어도 관통 구멍의 주변부를 포위하도록 되어 있으면 되며, 관통 구멍의 외연을 따라 프레임 형상·링 형상의 상태의 것이어도 된다. 이 경우, 하지 금속막의 폭은, 접합되는 밀봉 재료와 동일한 폭 이상으로 하는 것이 바람직하다. 또한 하지 금속막이 기재 전체면에 형성되어 있어도 된다.
하지 금속막의 두께는 0.01㎛ 이상 10㎛ 이하로 하는 것이 바람직하다. 기재에 대한 밀착성 확보를 위한 최저한의 두께와, 디바이스의 소형화에 대응하기 위한 상한을 나타내는 범위이다.
또한 하지 금속막은 기재 표면에 직접 성막되어 있어도 되지만, 다른 금속막을 개재하여 성막된 것이어도 된다. 다른 금속막이란, 하지 금속막의, 기재에 대한 접합성을 향상시키기 위한 금속막이다. 다른 금속막의 재질로서는, 티타늄, 크롬, 텅스텐, 티타늄-텅스텐 합금, 니켈, 백금, 팔라듐 중 어느 것을 포함하는 것이 바람직하다. 이들 다른 금속막도, 도금, 스퍼터링, 증착, CVD법 등에 의하여 형성된 것이 바람직하고, 0.005㎛ 이상 10㎛ 이하의 두께의 것이 바람직하다.
이상, 설명한 하지 금속막에 접합되는 밀봉 부재는, 밀봉 재료와 덮개 형상 금속막을 포함한다. 밀봉 재료는, 순도 99.9질량% 이상의 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말의 압축체를 포함한다. 이 금속 분말 압축체는, 평균 입경이 0.01㎛ 이상 1.0㎛ 이하인, 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 소결체를 압축함으로써 형성되는 것이 바람직하다.
밀봉 재료는, 관통 구멍을 폐색하여 밀봉 공간을 기밀 밀봉하기 위한 것이므로, 그 횡단면적은 당연히 관통 구멍의 횡단면적보다 커진다. 밀봉 재료의 횡단면의 면적은, 바람직하게는 관통 구멍의 횡단면의 면적의 1.2배 이상 6배 이하로 한다. 또한 밀봉 재료의 두께는, 0.1㎛ 이상 10㎛ 이하의 것이 바람직하다. 또한 여기서의 횡단면적이란, 관통 구멍의 직경 방향의 면적이다.
그리고 본 발명에 따른 밀봉 구조에서는, 밀봉 재료에, 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함하는 벌크 형상 금속을 포함하는 덮개 형상 금속막이 접합되어 있다. 덮개 형상 금속막에 의하여 밀봉 재료의 상방의 기밀성이 확보되어 있다. 전술한 바와 같이 밀봉 재료는, 압축 후에도 관통 구멍과 연통되는 중심부에 있어서 다공질 구조 그대로로 되어 있다. 덮개 형상 금속막은, 이 다공질 부분의 일단을 밀봉함으로써 관통 구멍의 밀봉을 완료시키기 위한 부재(덮개)로 되어 있다.
덮개 형상 금속막도, 밀봉 재료인 금속 분말과 양호한 밀착 상태를 발현시키기 위하여 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함하는 금속이 적용된다. 그 순도는 고순도인 것이 바람직하지만, 금속 분말 압축체 정도의 고순도는 아니어도 된다. 바람직한 순도는 99질량% 이상으로 한다. 덮개 형상 금속막도, 밀봉 재료를 구성하는 금속 분말의 금속과 동일한 재질의 금속이 바람직하며, 벌크체의 금속을 포함하고, 도금(전해 도금, 무전해 도금), 스퍼터링, 증착, CVD법 등에 의하여 형성된 것이 바람직하다. 덮개 형상 금속막의 두께는 0.01㎛ 이상 10㎛ 이하인 것이 바람직하다.
그리고 본 발명에 따른 밀봉 구조에 있어서, 금속 분말 압축체를 포함하는 밀봉 재료는, 하지 금속막에 접촉하는 외주측의 영역과, 관통 구멍에 접촉하는 중심측의 영역에서 치밀성이 상이하다. 즉, 밀봉 재료는, 관통 구멍과 대략 동등한 단면 형상의 통체와, 그 외주측면을 덮는 통체의 이중 구조로 되어 있다. 본 발명에서는, 전자를 다공질 영역, 후자를 치밀화 영역이라 칭한다. 다공질 영역에서는, 압축체의 전구체인 금속 분말 소결체가 포함하고 있던 공극(보이드)이 비교적 많이 잔류하고 있다. 한편, 치밀화 영역에서는, 공극의 대부분이 소실된, 치밀한 구조를 갖는다. 이와 같은 치밀성의 상이가 발생하는 것은, 밀봉 재료의 형성 과정에 있어서, 외주측의 치밀화 영역은 하지 금속막과 덮개 형상 금속막의 양쪽 사이에 끼워진 상태에서 가압을 받고 있기 때문이다. 상하에서 벌크 형상 금속막에 접촉하고 있는 부분의 금속 분말은, 상하 방향으로부터 가압되어 균일하게 소성 변형·재결정화되어 치밀성을 증가시킨다. 한편, 관통 구멍의 상방에 위치하는 부분에서는, 상방의 덮개 형상 금속막으로부터의 가압만을 받아 형성되어 있으므로, 소결체의 보이드가 잔류한 상태로 되어 있다.
본 발명자들의 검토에 의하면, 상기와 같이 치밀성이 상이한 2개의 영역을 포함하는 밀봉 재료에 있어서, 한쪽 영역인 치밀화 영역의 공극의 비율(공극률)을 규정함으로써 밀봉 작용이 발휘된다. 구체적으로는, 공극률이 면적률로 10% 이하인 치밀화 영역이 충분한 밀봉 작용을 발휘한다. 금속 분말 압축체에 있어서, 밀봉 작용을 발휘시키기 위하여 공극의 존재가 기피되는 것은 당연하다. 다만 본 발명자들에 의하면, 그 비율은 반드시 0% 또는 그에 근사할 수 있을 정도로 되어 있을 필요는 없다. 밀봉 효과를 논할 때 중요한 사항으로서는, 공극이 상호 연결되어 연속적인 공극이 형성되어 있는지의 여부이다. 본 발명자들의 검토에 의하면, 본 발명에서 적용하는 금속 분말 소결체로부터 형성되는 압축체에 있어서는, 밀봉 특성 유지의 관점에서 허용되는 공극률은 면적률로 최대 10%이며, 그것을 초과하면 공극의 연결을 확실히 억제할 수 없어 밀봉 재료로서의 기능이 저하된다. 이 공극률은 5% 이하가 보다 바람직하다. 또한 공극률의 하한값에 대해서는 당연히 0%가 바람직하지만, 밀봉 공정의 효율 및 실용적 관점에서 하한값으로서는 0.1%로 해도 된다.
또한 치밀화 영역의 공극률에 대하여 밀봉 재료의 중심부의 다공질 영역의 공극률을 규정할 필요는 없다. 다공질 영역에 밀봉 특성의 발휘는 기대되고 있지 않기 때문이다. 단, 본 발명에서 상기 치밀화 영역이 형성되었을 때, 다공질 영역의 공극률은 20% 이상 30% 이하로 되어 있는 경우가 많다. 참고로, 전구체인 금속 분말 소결체의 공극률은 30% 이상 40% 이하이므로, 이 다공질 영역에 있어서도 어느 정도의 치밀화는 발생하고 있다고 할 수 있다.
이상의 공극률의 측정에 대해서는, 각 영역에 대하여 단면 관찰을 행하고, 그 조직 사진에 기초하여 적절히 공극의 비율을 측정하면 된다. 이 경우의 단면 관찰에 대해서는, 임의의 부위에서 임의의 방향에서부터 관찰하면 된다. 공극률 산출에는, 화상 해석 소프트웨어 등의 계산기 소프트웨어를 이용해도 된다.
다음으로, 본 발명에 따른 밀봉 구조를 적용한 패키지의 기밀 밀봉 방법에 대하여 설명한다. 본 발명에서는, 관통 구멍이 형성된 기재에 하지 금속막을 성막함과 함께, 2층 구조(밀봉 재료/덮개 형상 금속막)의 밀봉 부재를 접합하여 관통 구멍을 폐색하여 밀봉 공간을 기밀 밀봉한다. 밀봉 부재의 중심적 요소인 밀봉 재료는, 금속 분말 소결체를 압축하여 형성된다. 그리고 밀봉 재료의 전구체인 금속 분말 소결체는, 소정의 입경의 금속 분말이 용제에 분산된 금속 페이스트를 소결시킴으로써 형성할 수 있다. 따라서 기재의 관통 구멍에 하지 금속막을 성막하여 금속 페이스트를 도포·소결하고, 또한 덮개 형상 금속막을 성막한 후에 가압함으로써, 본 발명에 따른 밀봉 구조를 형성할 수 있다. 단, 웨이퍼 레벨 패키지와 같은 1매의 기재에 복수의 밀봉 공간이 형성되어 있는 경우, 개개의 관통 구멍에 순차적으로 밀봉 구조를 형성하는 것으로는 효율이 좋다고 할 수는 없다.
그래서 본 발명자들은, 밀봉 재료의 전구체인 금속 분말 소결체의 특성을 살려 복수의 관통 구멍에 대하여 동시에 밀봉할 수 있는 방법을 알아내었다. 즉, 본 발명에 따른 밀봉 방법은, 밀봉 영역을 형성하는 기재의 관통 구멍의 위치에 대응하는 위치에, 덮개 형상 금속막과, 순도가 99.9질량% 이상이고 평균 입경이 0.01㎛ 이상 1.0㎛ 이하인, 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 금속 분말 소결체를 구비하는 전사 기판을 준비하는 공정과, 관통 구멍이 형성된 상기 기재의 표면에, 적어도 관통 구멍의 주변부를 포위하도록 하지 금속막을 형성하는 공정과, 상기 금속 분말 소결체가 상기 하지 금속막에 접하면서 상기 관통 구멍을 밀봉하도록 상기 전사 기판과 상기 기재를 대향시키고 중첩시키는 공정과, 상기 전사용 기판을 압박하여, 상기 금속 분말 소결체로부터 밀봉 재료를 형성함과 함께 상기 하지 금속에 접합시키는 공정을 포함하는 방법이다.
상기한 본 발명에 따른 밀봉 방법에서는, 기밀 밀봉의 대상으로 되는 기재와는 다른 부재인 기판(전사 기판)을 준비하고, 여기에 밀봉 재료의 전구체로 되는 금속 분말 소결체를 미리 형성해 둔다. 그리고 밀봉 작업 시에 전사 기판을 기재에 꽉 눌러 가압함으로써, 금속 분말 소결체를 압축하면서 형성된 밀봉 재료를 기재에 전사한다. 이 전사 기판을 적용하는 밀봉 방법은, 금속 분말 소결체가 압축되었을 때, 밀봉 대상으로 되는 기재에 형성된 하지 금속막에 대하여 강한 접합력이 발생하는 것을 이용한 프로세스이다. 그리고 전사 기판에 의한 밀봉 방법에는, 미리 전사 기판에 덮개 형상 금속막과 금속 분말 소결체를 복수 형성함으로써, 관통 구멍이 복수 있는 기재의 밀봉을 1회의 전사 조작으로 실행할 수 있다는 이점이 있다. 이하, 본 발명에 따른 전사 기판을 이용한 밀봉 방법에 대하여 설명한다.
밀봉 방법에 있어서 준비하는 전사 기판은, 기판과, 밀봉 영역을 형성하는 기재의 관통 구멍의 위치에 대응하는 위치에 형성되는 돌기부와, 적어도 상기 돌기부 상에 형성되고, 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함하는 벌크 형상 금속을 포함하는 덮개 형상 금속막과, 상기 덮개 형상 금속막 상에 형성되고, 순도가 99.9질량% 이상이고 평균 입경이 0.01㎛ 이상 1.0㎛ 이하인, 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 소결체를 포함하는 밀봉 재료를 포함한다.
또한 본 발명에서 사용하는 전사 기판은, 덮개 형상 금속막 및 금속 분말 소결체에 추가하여, 기판의 돌기부와 덮개 형상 금속막 사이에, 산화 피막을 포함하는 전사막을 구비하고 있는 것도 바람직하다. 이 전사막은, 기재로부터 전사되어야 할 덮개 형상 금속막과 기판의 결합력을 조정하기 위한 금속막이다. 즉, 전사 기판의 기판 재질로서는 실리콘, 유리, 세라믹스 등을 적용할 수 있지만, 덮개 형상 금속막인 금, 은, 팔라듐, 백금 등의 귀금속 박막은, 이들 기판의 구성 재료와의 결합력이 지나치게 약하다. 그 때문에, 기판에 직접 덮개 형상 금속막을 형성한 경우, 용이하게 박리될 가능성이 있다. 그래서, 기판과 귀금속 박막의 양쪽에 대하여 접합성이 좋은 크롬, 티타늄, 텅스텐, 및 이들 금속의 합금 박막을 형성하여 덮개 형상 금속막의 박리를 억제한다. 단, 크롬이나 티타늄 등의 금속 박막은 귀금속 박막과의 밀착성이 지나치게 높으므로, 그들을 직접 접촉시키면 전사 기판으로서의 기능을 손상시킨다. 덮개 형상 금속막과 밀봉 재료는, 밀봉 작업 시에는 관통 구멍을 갖는 기재측으로 이동(전사)되어야 하기 때문이다. 그래서, 덮개 형상 금속막과의 밀착성을 조정하기 위하여, 크롬 등의 금속막의 표면에 산화 피막을 형성한 상태의 것을 전사막으로 하였다.
이상, 설명한 전사 기판은, 기판 상의 임의의 위치에 돌기부가 형성되고, 그 위에 전사막, 덮개 형상 금속막, 금속 분말 소결체를 순차 적층시킴으로써 제조할 수 있다.
전사 기판의 기판은, 상기와 같이, 실리콘, 유리, 세라믹스 등을 포함하는 판재이다. 이 기판은, 밀봉 대상으로 되는 기재의 관통 구멍 위치에 대응하는 위치에 돌기부를 갖는다. 돌기부를 형성하고 그 위에 밀봉 재료 등을 형성함으로써, 나중의 전사 공정 시에 당해 부위에서 우선적인 가압을 발생시켜 효과적으로 밀봉 재료 등의 전사가 이루어진다. 또한 전사 기판의 위치 결정도 하기 용이해진다.
돌기부는, 그 단면적이 대응하는 관통 구멍의 단면적의 1.2배 이상 6배 이하로 되어 있는 것이 바람직하다. 돌기부는 밀봉 재료를 관통 구멍에 전사시키기 위한 구조 부재이며, 밀봉 재료와 거의 동일한 치수로 되기 때문이다. 또한 돌기부의 높이는 1㎛ 이상 20㎛ 이하로 되어 있는 것이 바람직하다. 돌기부의 형성에 있어서는, 기판에 도금 등으로 돌기를 형성해도 되지만, 기판을 에칭 가공(건식 에칭, 습식 에칭) 또는 연삭 가공하거나 하여 기판과 일체적인 돌기부로 해도 된다.
전사막은, 크롬, 티타늄, 텅스텐, 및 이들 금속이 합금을 포함하는 박막이며, 도금(전해 도금, 무전해 도금), 스퍼터링, 증착, CVD법 등에 의하여 형성할 수 있다. 그리고 크롬 등의 금속막을 성막한 후, 일단 기판을 대기 중 또는 산소 분위기 중의 산화 분위기에 폭로하여 표면에 산화 피막을 형성한다. 이 산화 조건은, 실온으로부터 200℃에서 1시간 내지 24시간 정도의 대기 폭로로 하는 것이 바람직하다. 전사막은 두께 0.001㎛ 이상 0.1㎛ 이하가 바람직하며, 그 중 산화 피막의 두께는 0.0001㎛ 이상 0.01㎛ 이하인 것이 바람직하다.
전사막을 임의적으로 형성한 후, 덮개 형상 금속막을 형성한다. 상기와 같이, 덮개 형상 금속막은 순도가 99.9질량% 이상인 금, 은, 팔라듐, 백금의 벌크체가 금속을 포함한다. 도금(전해 도금, 무전해 도금), 스퍼터링, 증착, CVD법 등에 의하여 형성하는 것이 바람직하다. 덮개 형상 금속막의 두께는 0.01㎛ 이상 10㎛ 이하인 것이 바람직하다.
금속 분말 소결체는, 순도 99.9질량% 이상이고 평균 입경이 0.01㎛ 이상 1.0㎛ 이하인, 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결한 것이다. 이 금속 분말 소결체는, 상기 순도 및 입경의 금속 분말과 유기 용제를 포함하는 금속 페이스트를 소성함으로써 형성된다. 그리고, 구성하는 금속 분말의, 벌크 금속의 밀도에 대한 비(소결체/벌크 금속)가 0.6 내지 0.7 정도인 다공질체이다. 금속 분말의 순도를 99.9% 이상으로 하고 있는 것은, 소결체 및 압축체로 할 때에 금속 입자의 소성 변형과 재결정화가 촉진되는 것을 고려하였기 때문이다. 또한 금속 분말의 평균 입경을 0.01㎛ 이상 1.0㎛ 이하로 하는 것은, 0.01㎛ 미만의 입경에서는, 금속 페이스트 중에서 응집하기 쉬워져 균일 도포가 곤란해지기 때문이다. 1.0㎛를 초과하는 입경의 금속분에서는, 기밀 밀봉에 필요한 치밀한 압축체를 형성하기 어려워지기 때문이다.
금속 페이스트에서 사용하는 유기 용제로서는, 에스테르알코올, 테르피네올, 파인 오일, 부틸카르비톨아세테이트, 부틸카르비톨, 카르비톨, 이소보르닐시클로헥산올(제품명으로서 테루솔브 MTPH: 일본 테르펜 가가쿠 가부시키가이샤 제조 등이 있음), 2,4-디에틸-1,5- 펜탄디올(제품명으로서 니코 MARS: 닛폰 고료 야쿠힌 가부시키가이샤 제조 등이 있음), 디히드로·테르피네올(제품명으로서 니코 MHD: 닛폰 고료 야쿠힌 가부시키가이샤 제조 등이 있음)이 바람직하다. 또한 금속 페이스트는 첨가제를 포함해도 된다. 이 첨가제로서는, 아크릴계 수지, 셀룰로오스계 수지, 알키드 수지로부터 선택되는 1종 이상이 있다. 예를 들어 아크릴계 수지로서는 메타크릴산메틸 중합체를, 셀룰로오스계 수지로서는 에틸셀룰로오스를, 알키드 수지로서는 무수 프탈산 수지를 각각 들 수 있다. 이들 첨가제는, 금속 페이스트 중에서의 금속 분말의 응집을 억제하는 작용을 가지며, 금속 페이스트를 균질한 것으로 한다. 첨가제의 첨가량은 금속 페이스트에 대하여 2질량% 이하의 비율로 하는 것이 바람직하다. 안정된 응집 억제 효과를 유지하면서 금속분 함유량을 관통 구멍 충전에 충분한 범위 내로 할 수 있다. 금속 페이스트의 금속 분말과 유기 용제의 배합 비율에 대해서는, 금속 분말을 80질량% 이상 99질량% 이하로 하고, 유기 용제를 1질량% 이상 20질량% 이하로서 배합하는 것이 바람직하다.
그리고 덮개 형상 금속막이 형성된 기판에 금속 페이스트를 도포하여 소성함으로써 금속 분말 소결체가 형성된다. 금속 페이스트의 도포 두께에 대해서는, 금속 분말의 배합 비율에 따라 상이하지만, 그 후의 소결과 가압에 의한 치밀화를 고려하여 1㎛ 이상 20㎛ 이하의 두께로 도포하는 것이 바람직하다. 또한 기판에 대한 금속 페이스트의 도포 방법에 대해서는, 특별히 한정은 없다.
금속 페이스트 도포 후, 금속 분말 소결체를 생성하기 위한 가열 온도는, 150℃ 이상 300℃ 이하로 하는 것이 바람직하다. 150℃ 미만이면 금속 분말을 충분히 소결할 수 없기 때문이고, 300℃를 초과하면 소결이 과도하게 진행되어 금속 분말 간의 네킹의 진행에 의하여 지나치게 단단해진다. 또한 소성 시의 분위기는, 대기, 불활성 가스(질소, 아르곤, 헬륨), 1% 이상 5% 이하의 수소를 혼합한 불활성 가스 등이 선택된다. 또한 소성 시간은 30분 이상 8시간 이하로 하는 것이 바람직하다. 소결 시간이 지나치게 길면 소결이 과도하게 진행되어, 금속 분말 간의 네킹의 진행에 의하여 지나치게 단단해진다는 문제가 발생하기 때문이다. 이 금속 페이스트의 소성에 의하여 금속 분말은 소결 고화되어 금속 분말 소결체로 된다. 이 소성 후의 금속 분말 소결체는, 벌크 형상 금속에 대하여 밀도가 0.6배 이상 0.7배 이하인 다공질체로 되어 있다. 그리고 이상, 설명한 공정에 의하여, 덮개 형상 금속막 및 밀봉 재료를 형성·전사하기 위한 전사 기판을 얻는다.
또한 전사 기판의 구성에 대하여, 박리막, 덮개 형상 금속막, 금속 분말 소결체(금속 페이스트)는, 적어도 기판의 돌기부 상에 형성되어 있으면 된다. 전사해야 할 밀봉 재료 등은 적어도 돌기부 상에 있으면 되기 때문이다. 단, 돌기부 둘레의 기판면에 금속 분압 소결체 등이 형성되어 있어도 된다. 후술하는 바와 같이, 금속 분말 소결체가 치밀화되어 압축체로 되는 범위는, 덮개 형상 금속막과 하지 금속막 사이의 돌기부 선단 영역에 한정되므로, 돌기부 둘레의 기판면에 금속 분압 소결체 등이 있더라도 문제는 없다.
다음으로, 본 발명에 따른 전사 기판을 사용한 밀봉 방법에 대하여 설명한다. 이 밀봉 방법에서는, 이상과 같이 하여 제조된 전사 기판을 제작 또는 입수하는 한편, 밀봉 대상으로 되는 기재에 대하여 적절히 밀봉 공간을 형성한다. 기재의 의의에 대해서는, 상기와 같이, 베이스와 캡을 포함하는 단일의 패키지여도 되고, 복수의 밀봉 공간을 갖는 웨이퍼의 조합이어도 된다. 어느 형태이더라도 기재를 조합하여 밀봉 공간을 형성하고 그 내부를 진공화한다. 본 발명은, 밀봉 공간을 형성하기 위한 기재 접합 방법으로서는 브레이징, 양극 접합, 유리 융착, 금속 페이스트 접합 등을 들 수 있지만, 한정되지는 않는다. 또한 밀봉 공간을 진공화하는 경우, 그 진공도·청정도에 대해서도 전혀 한정되지 않는다. 밀봉 공간의 진공도는, 내부의 소자의 성능이나 요구 정밀도에 따라 좌우된다.
그리고 밀봉 공간을 형성한 기재에 대하여, 적어도 관통 구멍을 포위하는 하지 금속막을 형성한다. 상기와 같이 하지 금속막은, 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함하는 벌크 형상 금속을 포함한다. 하지 금속막은, 도금(전해 도금, 무전해 도금), 스퍼터링, 증착, CVD법 등에 의하여 형성하는 것이 바람직하다. 하지 금속막의 두께는 0.01㎛ 이상 10㎛ 이하인 것이 바람직하다. 하지 금속막은, 관통 구멍을 갖는 기재에 전면적으로 형성해도 되고, 적절히 마스킹을 행하여 관통 구멍의 주변부에만 프레임 형상·링 형상으로 형성해도 된다. 또한 하지 금속막의 형성은, 기재에 밀봉 공간을 형성하기 전에 행해도 된다.
이상과 같이 하여, 밀봉 공간의 형성 및 하지 금속막의 형성이 이루어진 기재에 상기 전사 기판을 꽉 눌러 가압함으로써, 기재 상의 하지 금속막에, 금속 분말 압축체를 포함하는 밀봉 재료와 덮개 형상 금속이 접합·전사되어, 본 발명의 밀봉 구조가 형성된다. 이 밀봉 재료의 형성 프로세스에서는, 하지 금속막과 덮개 형상 금속막 사이에 끼워진 금속 분말 소결체가, 그들 2개의 벌크 형상 금속막에 밀착한 상태에서 압축되어 치밀화된다. 금속 분말 소결체는 치밀화됨과 동시에 하지 금속막에 견고하게 접합된다. 이 전사 공정에 있어서, 전사 기판의 가압 조건은 80㎫ 이상 200㎫ 이하로 하는 것이 바람직하다.
또한 밀봉 재료를 전사하기 위한 가압은, 전사 기판 및 기재 중 적어도 어느 것을 가열하여 행하는 것이 바람직하다. 금속 분말의 재결정을 촉진하여 치밀한 밀봉 재료를 신속히 형성하기 위함이다. 이 가열 온도는 80℃ 이상 300℃ 이하로 하는 것이 바람직하다. 300℃ 이하의 비교적 저온에서의 밀봉이 가능한 것은, 금속 분말 소결체라는, 저온에서도 치밀화가 가능한 밀봉 재료를 적용한 것에 추가하여, 하지 금속막 및 덮개 형상 금속막의 벌크 형상 금속막을 적절히 배치했기 때문이다.
밀봉 재료를 전사시킨 후, 전사 기판을 제거함으로써, 본 발명에 따른 밀봉 구조가 형성되어 밀봉 공간의 기밀 밀봉이 완료된다. 본 발명에서는, 전사 기판의 제조 과정에서 금속 분말 소결체로부터 가스 성분(유기 용제)이 제거되어 있으므로, 밀봉 재료를 전사하고 있는 와중에 밀봉 공간이 오염되는 일은 없어, 밀봉 직전의 진공도를 유지할 수 있다.
또한 사용이 완료된 전사 기판은, 기판 상에 금속 분말이 잔류하고 있는 경우가 있다. 이러한, 사용이 완료된 전사 기판은, 적절히 세정을 행하고 다시 덮개 형상 금속막 등을 형성함으로써 재사용 가능하다.
이상, 설명한 바와 같이, 본 발명에 따른 밀봉 구조는, 밀봉 공간을 오염시키 않고 비교적 저온에서 관통 구멍을 밀봉할 수 있다. 본 발명에 따른 전사 기판은 이 밀봉 구조를 효율적으로 형성할 수 있으며, 웨이퍼 레벨 패키지와 같은 하나의 기재에 복수의 밀봉 공간이 설정되는 대상에도 대응할 수 있다.
도 1은 제1 실시 형태에 있어서의 전사 기판의 제조 공정을 설명하는 도면.
도 2는 제1 실시 형태에 있어서의 기재(밀봉 공간)의 형성 공정을 설명하는 도면.
도 3은 제1 실시 형태에 있어서의 전사 기판을 사용한 밀봉 공간의 밀봉 공정을 설명하는 도면.
도 4는 제1 실시 형태에서 형성한 밀봉 재료의 단면 조직을 도시하는 SEM 사진.
제1 실시 형태: 이하, 본 발명의 적합한 실시 형태를 설명한다. 본 실시 형태에서는, 금속 분말로서 순도 99.9%의 금을 포함하는 금속 분말을 밀봉 재료로 하여 전사 기판의 제조와 기재의 가공을 행한 후, 기재의 관통 구멍을 밀봉하는 시험을 행하였다.
(ⅰ) 전사 기판의 제조
도 1은, 본 실시 형태에 있어서의 전사 기판의 제조 공정을 설명하는 도면이다. 먼저, 실리콘 웨이퍼제의 기판을 준비하고, 밀봉하는 기재의 관통 구멍의 직경 및 위치(피치)에 맞춘 돌기부를 건식 에칭에 의하여 형성하였다(도 1의 (a)). 돌기부의 치수는, 직경 500㎛, 높이 10㎛의 원기둥 형상의 돌기이다.
다음으로, 기판의 돌기부의 정상면에 전사막으로서 티타늄 박막을 스퍼터링으로 성막하였다(막 두께 0.05㎛). 다음으로, 이를 대기 중에서 25℃에서 24시간 폭로하여 산화 피막(두께 약 0.005㎛)을 형성하였다(도 1의 (b)). 티타늄 및 그 산화 피막을 포함하는 전사막 형성 후, 덮개 형상 금속막으로서 금을 스퍼터링으로 성막하였다(막 두께 0.5㎛, 도 1의 (c)). 이상의 티타늄 박막(전사막) 및 금 박막(덮개 형상 금속막)의 성막 처리는 기판 전체면에 실시하며, 각 박막이 확실히 돌기부의 정상면에 성막되도록 하였다.
그리고 기판 상에 금속 분말 소결체를 형성하기 위하여 금속 페이스트를 도포하였다. 금속 페이스트는, 습식 환원법에 의하여 제조된 금 분말(평균 입경 0.3㎛, 순도 99.9%)을 유기 용제인 이소보르닐시클로헥산올(테루솔브 MTPH)에 혼합하여 조제한 것을 사용하였다(금 분말의 혼합 비율 80질량%). 금속 페이스트의 도포는, 돌기부를 포위하도록 개공된 메탈 마스크로 기판을 덮고 인쇄법으로 행하였다(도 1의 (d)). 금속 페이스트 도포 후, 기판을 200℃에서 2시간 가열하여 금속 분말을 소결시켜 돌기부 정상면에 두께 5㎛의 금속 분말 소결체를 형성함으로써, 전사 기판을 완성시켰다(도 1의 (e)).
(ⅱ) 기재의 전처리
본 실시 형태에서 밀봉 처리를 행하는 기재는, 실리콘 웨이퍼(상부 기재)와 유리 웨이퍼(하부 기재)이며, 2매 1조로 밀봉 공간을 형성한다(도 2의 (a)). 기재의 두께는 모두 0.5㎜이다. 실리콘 웨이퍼에, 밀봉 공간으로 되는 캐비티가 복수(72개) 형성되어 있으며, 이 캐비티에 연통되는 관통 구멍이 형성되어 있다. 한편, 유리 웨이퍼는 평탄한 판재이다. 실리콘 웨이퍼의 캐비티의 치수는 1변이 2㎜인 정사각형이며, 관통 구멍은 직경 0.1㎛의 단면 원형의 구멍이다.
밀봉 공간의 형성은, 실리콘 웨이퍼와 유리 웨이퍼를 위치 결정한 후, 종래 기술인 양극 접합으로 맞붙였다(도 2의 (b)). 위치 결정에는 본드 얼라이너(BA8, 쥐스 마이크로텍사 제조)를, 양극 접합에는 웨이퍼 본더(SB8e, 쥐스 마이크로텍사 제조)를 사용하였다. 접합 조건은 진공 분위기(10㎩)에서 400℃, -800V, 30분이며, 가벼운 압박 하로 하였다.
기재를 접합하여 밀봉 공간을 형성한 후, 실리콘 웨이퍼의 관통 구멍의 주변에 하지 금속막으로서 금을 성막하였다(도 2의 (c)). 본 실시 형태에서는, 하지 금속막을 웨이퍼 전체면에 형성하고, 밀착성 확보를 위하여 티타늄/백금막을 형성한 후, 금을 스퍼터링하였다. 금막 두께는 0.5㎛이다.
(ⅲ) 밀봉 공간의 기밀 밀봉
(ⅰ)에서 제조한 전사 기판을 사용하여 기재의 밀봉 공간의 관통 구멍을 밀봉하였다. 전사 기판과 기재의 위치 정렬에는 본드 얼라이너(BA8, 쥐스 마이크로텍사 제조)를 사용하여, 도 3의 (a)와 같이, 전사 기판의 돌기부가 관통 구멍에 대응하도록 위치 결정하였다. 그 후, 웨이퍼 본더(SB8e, 쥐스 마이크로텍사 제조)를 사용하여, 진공 분위기(10㎩)로 감압한 후, 전사 기판을 기재에 꽉 눌러 가압하고, 전사 기판과 기재를, 히터를 구비한 지그로 가열하였다. 이때의 전사 조건은, 돌기부 정상면의 압력이 100㎫, 가열 조건은, 승온 속도 30℃/min으로 200℃까지 가열하였다.
전사 기판이 200℃에 도달한 후, 하중을 건 채 그대로 30분 유지하였다(도 3의 (b)). 그 후, 제하하고 전사 기판을 이동시켰다. 전사 기판 철거 후의 기재를 관찰한 바, 전사 기판의 밀봉 부재 및 덮개 형상 금속막이 관통 구멍에 접합되어 있는 것이 확인되었다(도 3의 (c)). 밀봉 재료는 압축 변형되어 두께는 2㎛로 되어 있었다.
도 4는, 본 실시 형태에서 형성한 밀봉 구조에 대하여, 밀봉 재료인 금속 분말 압축체의 외주부인 치밀화 영역과, 중심부인 다공질 영역의 단면 사진이다. 이 사진은, 제작한 밀봉 구조를 집속 이온빔 장치(FIB)에서 단면 가공 및 연마하고, SEM 관찰(30000배, 45° 경사)한 사진이다. 도 4로부터, 치밀화 영역과 다공질 영역의 치밀화의 정도의 차가 명확해져 있다. 다공질 영역에서는, 복수의 공극(보이드)이 연속되어 연결되어 있다. 한편, 치밀화 영역에도 미소한 공극은 있기는 하지만, 각각 독립된 상태에 있다. 공극의 연결이 없으므로 기밀 밀봉의 작용은 충분할 것이 기대된다.
이 도 4에 기초하여, 치밀화 영역과 다공질 영역의 각각에 대하여 공극률을 측정하였다. 본 실시 형태에서는, 공극률의 측정을, 도 4의 SEM 화상을 화상 해석 소프트웨어(아사히 가세이 엔지니어링(주) 제조의 상품명 「A조 쿤(ver. 2.50)」)로 처리하여 산출하였다. 화상 해석에 있어서는, 화상을 2치화 처리하여 공극과 금속 입자를 분리하고, 공극 부분의 면적률을 계산 처리하여 공극률로 하였다. 이 화상 해석의 결과, 본 실시 형태의 치밀화 영역의 공극률은 2.0%이고 다공질 영역의 공극률은 22.5%라는 결과를 얻었다.
다음으로, 관통 구멍을 밀봉한 기재에 대하여 밀봉 공간의 기밀성을 확인하였다. 확인은, 헬륨 누설 테스트(진공 용기법)를 행하였다. 이 평가에 대해서는, 헬륨 누설 레이트가 10-9㎩·㎥/s 이하를 합격으로 하였는데, 본 실시 형태에 있어서의 헬륨 누설 레이트는 10-11㎩·㎥/s 내지 10-13㎩·㎥/s였다. 이 결과, 본 실시 형태의 밀봉 구조에서는 밀봉 공간을 유효하게 기밀 밀봉할 수 있음을 확인할 수 있었다.
제2 실시 형태: 여기서는, 제1 실시 형태와 동일한 기재(밀봉 공간)에 대하여, 밀봉 재료의 구성 재료의 상이나 하지 금속막 및 덮개 형상 금속막의 유무에 의한 효과를 검토하였다. 제1 실시 형태에 있어서, 금속 페이스트의 용매, 금속 함유량은 마찬가지로 하고, 금속 분말의 입경, 종류를 변경하여 전사 기판을 제작하였다. 그리고 제1 실시 형태와 마찬가지로 하여 실리콘 웨이퍼(상부 기재)와 유리 웨이퍼(하부 기재)를 접합하여 밀봉 공간을 형성하고, 그 관통 구멍을 밀봉하였다. 일부 시험에서는, 돌기부 정상면의 압력을 70㎫로 저하중을 채용하였다. 표 1에, 본 실시 형태에서 시험 제작한 각종 밀봉 구조의 구성 및 누설 테스트의 결과를 나타낸다.
Figure pct00001
표 1로부터, 금, 은, 팔라듐, 백금의 각종 금속 분말을 밀봉재로 한 밀봉 구조에서 양호한 기밀 밀봉 특성이 얻어지고 있다. 단, 금속 분말의 입경이 과대해지는 경우(No. 4)에 있어서 기밀성이 저하되어 있다. 이는, 하지·덮개 형상 금속막의 존재가 있더라도 금속 분말이 조대하면, 공극률이 낮은, 치밀한 압축체가 형성되지 않기 때문이다. 또한 금속 분말의 물성 등을 적절히 하더라도 적절한 가압 처리를 행하지 않으면, 치밀화 영역의 공극률이 높아져 기밀성은 저하된다(No. 10). 이들 시험예와 같이, 적절한 기밀 밀봉 특성을 발휘시키기 위해서는, 밀봉 재료의 치밀화 영역의 공극률의 제어가 중요해진다. 또한 하지 금속막 또는 덮개 형상 금속막 중 어느 것이 없는 경우(No. 8, 9), 누설 레이트 측정을 위한 진공화 그 자체가 불가능하였다. 하지 금속막이 없는 경우(No. 8), 밀봉 재료(금속 분말 압축체)과 기재의 계면에 있어서의 누설이 현저하였다고 할 수 있다. 또한 덮개 형상 금속막이 없는 경우(No. 9), 밀봉 재료의 다공질 영역으로부터 누설이 발생하고 있었다고 생각된다. 따라서 이들 금속막은 필수적인 구성이라 할 수 있다.
본 발명은, 관통 구멍을 갖는 밀봉 공간의 밀봉 방법에 대하여, 관통 구멍을 밀봉하는 매체로서 소정의 금속 분말 압축체를 적용하는 것이다. 본 발명에서는, 납재 융착이나 양극 접합 등의 종래 기술에서는 문제였던 아웃가스 발생이 없으므로 밀봉 공간을 오염시킬 우려가 없으며, 비교적 저온에서 관통 구멍을 밀봉할 수 있다. 또한 본 발명에 따른 밀봉 구조는 적절히 전사 기판의 형태로 형성 가능하며, 밀봉 구조를 효율적으로 형성할 수 있으므로, 웨이퍼 레벨 패키지와 같은 하나의 기재에 복수의 밀봉 공간이 설정되는 대상에도 대응할 수 있다. 본 발명은, 압력 센서, 가속도 센서 등의 MEMS 디바이스나 각종 반도체 디바이스의 기밀 밀봉에 유효하다.

Claims (10)

  1. 밀봉 공간을 형성하는 1조의 기재와, 상기 1조의 기재 중 적어도 하나에 형성되고 상기 밀봉 공간과 연통되는 적어도 하나의 관통 구멍과, 상기 관통 구멍을 밀봉하는 밀봉 부재를 포함하는 밀봉 구조이며,
    상기 관통 구멍이 형성되는 상기 기재의 표면 상에, 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함하는 벌크 형상 금속을 포함하고, 적어도 상기 관통 구멍의 주변부를 포위하도록 형성된 하지 금속막을 구비하고,
    상기 밀봉 부재는 상기 하지 금속막에 접합하면서 상기 관통 구멍을 밀봉하고 있고,
    상기 밀봉 부재는, 상기 하지 금속막에 접합되는, 순도 99.9질량% 이상의 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말의 압축체를 포함하는 밀봉 재료와,
    상기 밀봉 재료에 접합되는, 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함하는 벌크 형상 금속을 포함하는 덮개 형상 금속막을 포함하고,
    상기 밀봉 재료는, 상기 하지 금속막과 접하는 외주측의 치밀화 영역과, 상기 관통 구멍에 접하는 중심측의 다공질 영역을 포함하고,
    상기 치밀화 영역은, 임의 단면에 있어서의 공극률이 면적률로 10% 이하인 밀봉 구조.
  2. 제1항에 있어서,
    하지 금속막의 두께가 0.01㎛ 이상 10㎛ 이하인 밀봉 구조.
  3. 제1항 또는 제2항에 있어서,
    덮개 형상 금속막의 두께가 0.01㎛ 이상 10㎛ 이하인 밀봉 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    밀봉 재료의 횡단면의 단면적이 관통 구멍의 횡단면의 단면적의 1.2배 이상 6배 이하인 밀봉 구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    밀봉 재료의 두께가 0.1㎛ 이상 10㎛ 이하인 밀봉 구조.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    밀봉 재료는, 순도가 99.9질량% 이상이고 평균 입경이 0.01㎛ 이상 1.0㎛ 이하인, 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말의 소결체를 압축함으로써 형성된 것인 밀봉 구조.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 밀봉 구조를 형성하는 밀봉 방법이며,
    밀봉 영역을 형성하는 기재의 관통 구멍의 위치에 대응하는 위치에, 덮개 형상 금속막과 순도가 99.9질량% 이상이고 평균 입경이 0.01㎛ 이상 1.0㎛ 이하인, 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 금속 분말 소결체를 구비하는 전사 기판을 준비하는 공정과,
    관통 구멍이 형성된 상기 기재의 표면에, 적어도 관통 구멍의 주변부를 포위하도록 하지 금속막을 형성하는 공정과,
    상기 금속 분말 소결체가 상기 하지 금속막에 접하면서 상기 관통 구멍을 밀봉하도록 상기 전사 기판과 상기 기재를 대향시키고 중첩시키는 공정과,
    상기 전사용 기판을 압박하여, 상기 금속 분말 소결체로부터 밀봉 재료를 형성함과 함께 상기 하지 금속에 접합시키는 공정을 포함하는 밀봉 방법.
  8. 제7항에 있어서,
    전사 기판 및 기재 중 적어도 어느 것을 80℃ 이상 300℃ 이하에서 가열하면서 압박하는 밀봉 방법.
  9. 제7항 또는 제8항에 기재된 밀봉 방법에서 사용되는 전사 기판이며,
    기판과,
    상기 기판 상의 기재의 관통 구멍의 위치에 대응하는 위치에 형성되는 돌기부와,
    적어도 상기 돌기부 상에 형성되고, 금, 은, 팔라듐, 백금 중 적어도 어느 것을 포함하는 벌크 형상 금속을 포함하는 덮개 형상 금속막과,
    상기 덮개 형상 금속막 상에 형성되고, 순도가 99.9질량% 이상이고 평균 입경이 0.01㎛ 이상 1.0㎛ 이하인, 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 금속 분말 소결체를 구비하는 전사 기판.
  10. 제9항에 있어서,
    추가로, 돌기부와 덮개 형상 금속막 사이에 형성되고, 크롬, 티타늄, 텅스텐, 및 이들 금속의 합금을 포함하고, 상기 덮개 형상 금속막측의 표면에 산화 피막이 형성되어 있는 전사막을 구비하는 전사 기판.
KR1020187028320A 2016-04-21 2017-04-06 관통 구멍의 밀봉 구조 및 밀봉 방법, 그리고 관통 구멍을 밀봉하기 위한 전사 기판 KR102102755B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016084893A JP6348534B2 (ja) 2016-04-21 2016-04-21 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
JPJP-P-2016-084893 2016-04-21
PCT/JP2017/014413 WO2017183474A1 (ja) 2016-04-21 2017-04-06 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板

Publications (2)

Publication Number Publication Date
KR20180119648A true KR20180119648A (ko) 2018-11-02
KR102102755B1 KR102102755B1 (ko) 2020-04-21

Family

ID=60116771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028320A KR102102755B1 (ko) 2016-04-21 2017-04-06 관통 구멍의 밀봉 구조 및 밀봉 방법, 그리고 관통 구멍을 밀봉하기 위한 전사 기판

Country Status (7)

Country Link
US (1) US11626334B2 (ko)
EP (1) EP3447794B1 (ko)
JP (1) JP6348534B2 (ko)
KR (1) KR102102755B1 (ko)
CN (1) CN109075127B (ko)
TW (1) TWI622136B (ko)
WO (1) WO2017183474A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738760B2 (ja) 2017-04-13 2020-08-12 田中貴金属工業株式会社 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
JP2007165494A (ja) 2005-12-13 2007-06-28 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2009278562A (ja) * 2008-05-16 2009-11-26 Epson Toyocom Corp 圧電デバイス及びその封止方法
JP5065718B2 (ja) 2006-06-20 2012-11-07 田中貴金属工業株式会社 圧電素子の気密封止方法、及び、圧電デバイスの製造方法
JP2015095572A (ja) * 2013-11-13 2015-05-18 田中貴金属工業株式会社 貫通電極を用いた多層基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1053293C (zh) * 1997-02-05 2000-06-07 华通电脑股份有限公司 球阵式集成电路封装方法及封装件
US7597933B2 (en) * 2003-08-21 2009-10-06 Shuhou Co., Ltd. Method of preparing printed or daubed image and printed or daubed image element by it
US8505804B2 (en) 2007-03-22 2013-08-13 Tanaka Kikinzoku Kogyo K.K. Metal paste for sealing, hermetic sealing method for piezoelectric element, and piezoelectric device
JP5119866B2 (ja) * 2007-03-22 2013-01-16 セイコーエプソン株式会社 水晶デバイス及びその封止方法
JP4665959B2 (ja) * 2007-11-30 2011-04-06 日本電気株式会社 真空パッケージ
JP2009182924A (ja) 2008-02-01 2009-08-13 Epson Toyocom Corp 圧電デバイス及び圧電デバイスの製造方法
JP2014013795A (ja) * 2012-07-03 2014-01-23 Seiko Epson Corp ベース基板、電子デバイスおよび電子機器
JP6136349B2 (ja) * 2013-02-22 2017-05-31 セイコーエプソン株式会社 電子デバイス、電子機器及び移動体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
JP2007165494A (ja) 2005-12-13 2007-06-28 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP5065718B2 (ja) 2006-06-20 2012-11-07 田中貴金属工業株式会社 圧電素子の気密封止方法、及び、圧電デバイスの製造方法
JP2009278562A (ja) * 2008-05-16 2009-11-26 Epson Toyocom Corp 圧電デバイス及びその封止方法
JP2015095572A (ja) * 2013-11-13 2015-05-18 田中貴金属工業株式会社 貫通電極を用いた多層基板の製造方法

Also Published As

Publication number Publication date
KR102102755B1 (ko) 2020-04-21
TWI622136B (zh) 2018-04-21
EP3447794A1 (en) 2019-02-27
EP3447794B1 (en) 2021-06-16
EP3447794A4 (en) 2019-05-08
US11626334B2 (en) 2023-04-11
JP2017195291A (ja) 2017-10-26
TW201804572A (zh) 2018-02-01
WO2017183474A1 (ja) 2017-10-26
CN109075127A (zh) 2018-12-21
CN109075127B (zh) 2022-03-01
US20220102228A1 (en) 2022-03-31
JP6348534B2 (ja) 2018-06-27

Similar Documents

Publication Publication Date Title
JP3870824B2 (ja) 被処理物保持体、半導体製造装置用サセプタおよび処理装置
JP4891235B2 (ja) 回路基板とその製造方法及びこれを用いた電子部品
JP5931246B1 (ja) パッケージの製造方法及び該方法により製造されるパッケージ
KR20160074001A (ko) 관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법
KR102280006B1 (ko) 관통 구멍을 밀봉하기 위한 구조 및 방법, 그리고, 관통 구멍을 밀봉하기 위한 전사 기판
KR101842817B1 (ko) 기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법
KR102102755B1 (ko) 관통 구멍의 밀봉 구조 및 밀봉 방법, 그리고 관통 구멍을 밀봉하기 위한 전사 기판
JP2006313919A (ja) 被処理物保持体、半導体製造装置用サセプタおよび処理装置
JP2006179897A (ja) 被処理物保持体、半導体製造装置用サセプタおよび処理装置
WO2012023899A1 (en) Hermetic seal and method of manufacture thereof
JP2005268390A (ja) 蓋体およびこれを用いた電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant