KR20160074001A - 관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법 - Google Patents

관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법 Download PDF

Info

Publication number
KR20160074001A
KR20160074001A KR1020167013369A KR20167013369A KR20160074001A KR 20160074001 A KR20160074001 A KR 20160074001A KR 1020167013369 A KR1020167013369 A KR 1020167013369A KR 20167013369 A KR20167013369 A KR 20167013369A KR 20160074001 A KR20160074001 A KR 20160074001A
Authority
KR
South Korea
Prior art keywords
substrate
penetrating
electrode
metal
penetrating electrode
Prior art date
Application number
KR1020167013369A
Other languages
English (en)
Other versions
KR101832639B1 (ko
Inventor
도시노리 오가시와
히로시 무라이
유키오 가네히라
Original Assignee
다나카 기킨조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다나카 기킨조쿠 고교 가부시키가이샤 filed Critical 다나카 기킨조쿠 고교 가부시키가이샤
Publication of KR20160074001A publication Critical patent/KR20160074001A/ko
Application granted granted Critical
Publication of KR101832639B1 publication Critical patent/KR101832639B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 관통 구멍을 갖는 기판에 설치되는 관통 전극에 관한 것으로, 상기 관통 구멍을 관통하는 관통부와 상기 관통부 중 적어도 일단부에 형성되고, 관통 전극보다도 광폭의 볼록 형상 범프부와, 상기 볼록 형상 범프부의 상기 기판과의 접촉면 상에 형성되는 적어도 1층의 금속막으로 이루어지고, 상기 관통 전극부 및 상기 볼록 형상 범프부는, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 소결체로부터 형성된 것이며, 상기 금속막은, 순도가 99.9중량％ 이상인 금, 은, 팔라듐, 백금 중 어느 하나로 이루어지는 관통 전극이다. 본 발명에 관한 관통 전극은, 다층 구조의 회로 기판에 유용하고, MEMS 등의 소자의 배선 길이의 단축을 가능하게 함과 함께, 기밀 밀봉에도 대응 가능하다.

Description

관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법 {THROUGH ELECTRODE AND METHOD FOR PRODUCING MULTILAYER SUBSTRATE USING THROUGH ELECTRODE}
본 발명은 각종 전기·전자 기기의 회로 기판에서 적용되는 관통 전극에 관한 것이다. 상세하게는, 관통 전극 부분으로부터의 누설을 억제하는 밀봉 기능을 갖는 관통 전극에 관한 것이다.
각종 전기·전자 기기에서 사용되는 회로 기판에의 반도체 소자 등의 실장 방법으로서, 다층화된 회로 기판에 관통 전극을 형성하고, 그것들 회로 기판에 소자를 실장하는 방법이 채용되는 경우가 있다. 이러한 실장 프로세스는, 회로 기판의 고기능화와 고밀도화를 양립시키기 위해 유용하고, 앞으로도 다용될 가능성이 높다.
본원 출원인은, 상기한 바와 같은 관통 전극의 형성 수단으로서, 소정의 입경·순도의 금속 분말과 유기 용제로 이루어지는 금속 페이스트를 관통 구멍에 충전하고, 이것을 소결시켜 얻어지는 소결체를 전극으로서 이용하는 방법을 개발하고 있다. 이 소결체는, 미소한 금속 분말이 소성 변형되면서 강고하게 결합함으로써 형성되고, 비교적 치밀질이며 전극으로서 작용할 수 있다. 또한, 이 본원 출원인에 의한 관통 전극은, 일반적인 전극 형성용의 금속 페이스트와는 다른 유리 프릿을 포함하지 않는 금속 페이스트를 이용하는 것이며, 전극 내부에 불순물이 되는 유기물이 배제되어 있어 전기적 특성도 양호하다.
일본 특허 출원 공개 제2005-109515호 공보
그런데, 기판에 실장되는 소자에는, 각종 센서 소자(MEMS 소자 등)와 같이, 실장 후에 소자와 외기를 차단시키기 위한 밀봉 처리가 필요한 것도 많다. 이러한 소자를 포함하는 회로 기판의 제조에 있어서는, 소자의 주위를 적당한 밀봉재로 밀봉하면서, 배선을 밀봉재에 관통시켜 소자와 관통 전극을 접속하는 것이 필요해진다[도 6의 (a)]. 그러나, 배선 길이가 증대되면 그 저항에 의해 고주파 신호의 전송이 영향을 받아 소자 성능이 충분히 발휘되지 않을 우려가 있다.
배선 길이의 단축화를 위한 대응책으로서는, 관통 전극과 소자의 간격을 짧게 하고 관통 전극을 밀봉 영역 내에 형성하는 것이 유효하다[도 6의 (b)]. 다만, 이 경우, 관통 전극에 대해 나중에 누설 방지를 위한 밀봉 처리가 필요해진다. 상기한 본원 출원인에 의한 소결체로 이루어지는 관통 전극은, 치밀질이기는 하지만 완전한 벌크체라고는 할 수 없고 경우에 따라 조대한 세공을 내포할 우려가 있다. 따라서, 관통 전극을 통해 기밀 밀봉이 파열될 우려가 있고, 관통 전극 표면에 대해 도금 처리 등의 실링 처리가 필요해진다. 이러한 전극 형성 후의 밀봉 처리는, 회로 기판의 제조 공정을 복잡화시켜 비용 증가에도 연결된다.
따라서, 본 발명은 다층 구조의 회로 기판에 유용한 관통 전극이며, 소자의 배선 길이의 단축을 가능하게 함과 함께, 기밀 밀봉에도 대응 가능한 것을 제공한다. 또한, 이 관통 전극을 적용하는 회로 기판의 실장 방법에 대해서도 개시한다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 검토를 행하고, 우선, 상기한 본원 출원인에 의한 소결체로 이루어지는 관통 전극의 특성에 대해 검토를 행하였다. 이 검토에 따르면, 본원 출원인의 소결체로 이루어지는 관통 전극은, 적용되는 금속 분말의 순도, 입경에 기초하여, 소결체가 된 후라도 더욱 더 가압을 받으면 더 치밀성이 향상된다. 이 가압에 의한 치밀성의 향상은, 금속 입자(분말)의 소성 변형·결합과 같은 물리적인 변화에 더하여, 가압과 가열에 의해 인가되는 열적 에너지에 의한 재결정에 의한 금속 조직적인 변화에 의한 것이다. 그리고, 재결정에 의해 형성되는 부위는, 벌크체와 마찬가지로 높은 기밀성을 발휘한다고 할 수 있다.
따라서 본 발명자들은, 소결체로 이루어지는 관통 전극의 단부에 대해, 마찬가지의 소결체로 이루어지는 관통 전극보다 광폭이며 기판면에 대해 볼록 형상을 갖는 범프를 일체 형성하는 것에 상도하였다[도 1의 (a)]. 이 볼록 형상 범프를 갖는 관통 전극을 기판에 형성하고, 소자·배선을 실장한 후에 상층의 기판을 가압하면, 상하 방향으로부터 구속되는 볼록 형상 범프의 외주 부분은 가압에 의한 치밀화가 발생한다고 생각된다[도 1의 (b)]. 따라서, 이 부위가 밀봉재로서 작용하고, 관통 전극으로부터의 누설을 억제할 수 있다고 고찰된다.
그리고, 본 발명자들은, 볼록 형상 범프를 구비하는 관통 전극에 대해, 그 압축 변형 후의 조직에 대해 검토한 바, 볼록 형상 범프 외주부에 있어서 치밀화가 보여지는 한편, 볼록 형상 범프와 기판의 접촉면에 있어서 비교적 큰 세공이 발생하고 있는 것을 발견하였다. 이러한 조대한 세공이 잔류하는 경우, 밀봉 부재로서의 신뢰성을 손상시키게 된다.
볼록 형상 범프의 기판과의 접촉면에서 발생하는 조대한 세공은, 금속 분말의 결합·재결정의 부족에 의한 것으로 생각된다. 이 요인에 대해 고찰하면, 본 발명자들은 볼록 형상 범프와 기판의 밀착성이 부족하기 때문이라고 추정하였다.
따라서, 본 발명자들은, 관통 전극 단부에 설치한 볼록 형상 범프의 기판에의 접촉면에 대해, 소정의 금속막을 형성하는 것으로 하였다(도 2). 이러한 금속막을 형성함으로써, 소결체와 금속막의 접합 계면에 있어서 열확산에 의한 고도의 밀착이 발생하고, 재결정화가 촉진된다. 또한, 벌크 형상의 금속막은, 가압에 의해 기판에 대해서도 충분히 밀착하여 밀봉 작용을 발휘할 수 있다. 그리고, 이들 작용과, 상기한 볼록 형상 범프 외주 부분의 치밀화에 의해 볼록 형상 범프는 밀봉재로서 작용시킬 수 있게 되는 것으로 하였다.
즉, 본 발명은 관통 구멍을 갖는 기판에 설치되는 관통 전극에 있어서, 상기 관통 구멍을 관통하는 관통부와, 상기 관통부 중 적어도 한쪽의 단부에 형성되고, 관통 전극보다도 광폭의 볼록 형상 범프부와, 상기 볼록 형상 범프부의 상기 기판과의 접촉면 상에 형성되는 적어도 1층의 금속막으로 이루어지고, 상기 관통 전극부 및 상기 볼록 형상 범프부는, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 소결체로부터 형성된 것이며, 상기 금속막은, 순도가 99.9중량％ 이상인 금, 은, 팔라듐, 백금 중 어느 하나로 이루어지는 관통 전극이다.
이하, 본 발명에 대해 상세하게 설명한다. 본 발명에 관한 관통 전극을 구성하는 관통부는, 다층 기판에 있어서의 기판간의 도전성을 확보하기 위한 관통 전극에 있어서 주요한 구성이다. 관통부의 사이즈는, 기판에 설치되는 관통 구멍의 직경, 길이(깊이)에 따라 설정되므로 특별한 제한은 없다.
그리고, 관통부의 일단부 또는 양단부에는, 관통부보다 광폭의 볼록 형상 범프부가 구비된다. 상기한 바와 같이, 볼록 형상 범프부는, 다층 기판의 접합 시에 가압되고 그 주변부에 있어서 재결정화를 발생시킴으로써 밀봉재로서 작용하고, 관통 전극으로부터의 누설을 억제한다. 또한, 볼록 형상 범프부는, 기판 상의 소자와 전기적으로 접속함으로써, 관통 전극을 통해 다층 기판의 기판간의 도통을 확보하는 역할도 갖는다.
볼록 형상 범프부의 치수는, 그 횡방향은 관통 전극보다도 광폭인 것을 필요로 하고, 바람직하게는, 관통 전극의 폭(직경)에 대해, 1.5∼10배로 한다. 폭이 지나치게 작으면 밀봉재로서 작용하는 재결정 영역이 얇아져 누설의 가능성이 발생한다. 폭이 크면 밀봉 영역이 두꺼워지지만 점유 면적이 커져 실용적이지는 않다. 또한, 볼록 형상 범프부의 두께(높이)에 대해서는 특별히 규정은 없고, 기판간의 간격에 따라 설정된다. 바람직하게는, 볼록 형상 범프부의 폭(직경)의 0.1∼2.0배로 한다. 볼록 형상 범프부의 단면 형상은, 원형, 직사각형 등 특별히 제한은 없다.
본 발명에 관한 관통 전극의 관통부 및 볼록 형상 범프부는, 모두 금속 분말의 소결체로 이루어진다. 이 소결체의 형성 과정은 이후에 상세하게 설명하지만, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속으로 이루어지는 금속 분말을 소결한 것이다. 소결체 형성을 위한 금속 분말의 조건에 대해, 고순도의 금속을 요구하는 것은, 순도가 낮으면 분말의 경도가 상승하고, 소결체로 한 후의 변형·재결정화가 진행되기 어려워지고, 밀봉 작용을 발휘하지 않을 우려가 있기 때문이다. 또한, 후술하는 바와 같이, 소결체 형성에는 금속 분말과 용제로 이루어지는 금속 페이스트가 적용되고, 이것에는 유리 프릿이 포함되지 않는다. 그로 인해, 형성된 관통 전극(관통부 및 볼록 형상 범프부)은, 분말과 마찬가지의 고순도 금속으로 이루어진다. 구체적으로는, 순도 99.9중량％ 이상의 금속으로 구성된다.
그리고, 본 발명에 관한 관통 전극은, 볼록 형상 범프의 기판과의 접촉면에 대해, 볼록 형상 범프와 관통부의 접합부 주위에 프레임 형상으로 형성되는 금속막을 구비한다. 이 금속막은, 다층 기판 접합 시, 볼록 형상 범프와 기판의 밀착성을 향상시키고, 소결체에 균일한 가압을 부여하고 적절한 재결정화를 유기하기 위해 형성되는 것이다.
볼록 형상 범프 상의 금속막은, 순도가 99.9중량％ 이상인 금, 은, 팔라듐, 백금 중 어느 하나로 이루어진다. 금속 분말과 열확산하여 고도의 밀착 상태를 발현시키기 위함이다. 순도를 99.9중량％ 이상으로 하는 것은, 이것보다 낮은 경우에는 가열 중에 금속막 중의 불순물이 산화막으로 되어 금속막 표면에 확산하여 접합을 저해할 우려가 있기 때문이다. 금속막은, 보다 바람직하게는, 관통 전극을 구성하는 금속 분말의 금속과 동일한 재질의 금속이 바람직하다.
금속막의 두께에 대해서는, 0.005∼2.0㎛로 하는 것이 바람직하다. 금속막은, 볼록 형상 범프에 대한 밀착성 확보를 위해 벌크체의 금속으로 이루어지는 것이 바람직하고, 도금(전해 도금, 무전해 도금), 스퍼터링, 증착, CVD법 등에 의해 형성된 것이 바람직하다. 또한, 금속막은 1층만으로 이루어지는 것이어도 되지만, 다층 구조를 가져도 된다. 예를 들어, 기판측에 백금막을 형성하고, 그 위의 볼록 형상 범프측에 금막을 형성해도 된다. 다층 구조로 하는 경우, 볼록 형상 범프측에 관통 전극을 구성하는 금속 분말의 금속과 동일한 재질의 금속막을 형성하는 것이 바람직하다.
또한, 금속막은, 기판 상에 직접 성막되어 있어도 되지만, 기초막을 통해 성막된 것이어도 된다. 기초막은, 금속막과 기판의 밀착성을 향상시키기 위해 형성된다. 기초막으로서는, 티타늄, 크롬, 텅스텐, 티타늄-텅스텐 합금, 니켈로 이루어지는 것이 바람직하다. 기초막도, 도금, 스퍼터링, 증착, CVD법 등에 의해 형성된 것이 바람직하고, 0.005∼2.0㎛의 두께의 것이 바람직하다.
그리고, 이상 설명한 본 발명에 관한 관통 전극의 제조 방법으로서는, 관통 구멍을 갖는 기판에 대해, 우선, 관통 구멍 주변에 금속막을 형성하고, 그 후 관통 구멍에 금속 분말을 포함하는 금속 페이스트를 충전하고, 소결함으로써 형성된다.
금속막의 형성은, 상기한 바와 같이, 도금법, 스퍼터링, 증착, CVD법 등의 적용이 바람직하다. 막 두께 조정이 가능하고, 성막 개소의 제어도 용이하기 때문이다.
관통 전극을 형성하기 위한 금속 페이스트는, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말과 유기 용제로 이루어지는 것이 기본 구성으로 된다. 금속 분말의 순도를 99.9％ 이상으로 하는 것은, 상기한 바와 같이, 소결체로 하였을 때의 변형능, 재결정화를 고려하는 것에 더하여, 도전성의 확보도 고려하는 것이다. 또한, 금속 분말의 평균 입경을 0.005㎛∼1.0㎛로 하는 것은, 1.0㎛를 초과하는 입경의 금속분에서는, 미소한 관통 구멍에 충전하였을 때에 큰 간극이 발생하고, 최종적으로 필요한 통전성을 확보할 수 없기 때문이며, 0.005㎛ 미만의 입경에서는, 금속 페이스트 중에서 응집하기 쉬워지고, 관통 구멍에의 충전이 곤란해지기 때문이다.
금속 페이스트에서 사용하는 유기 용제로서는, 에스테르알코올, 테르피네올, 파인오일, 부틸카르비톨아세테이트, 부틸카르비톨, 카르비톨, 퍼크롤이 바람직하다. 이들 용제는, 레지스트에의 공격성도 낮고, 또한 비교적 저온(50℃ 미만)에서도 휘발 가능하고, 금속 페이스트 도포 후의 건조를 용이한 것으로 할 수 있다. 특히, 퍼크롤은 실온에서의 건조가 가능하여 특히 바람직하다.
도포하는 금속 페이스트의 금속 분말과 유기 용제의 배합 비율에 대해서는, 금속 분말을 80∼99중량％로 하고 유기 용제를 1∼20중량％로 하여 배합하는 것이 바람직하다. 이러한 비율로 하는 것은, 금속 분말의 응집을 방지하고, 또한 전극을 형성하는 데 충분한 금속 분말을 공급할 수 있도록 하기 위함이다.
또한, 본 발명에서 사용하는 금속 페이스트는, 첨가제를 포함해도 된다. 이 첨가제로서는, 아크릴계 수지, 셀룰로오스계 수지, 알키드 수지로부터 선택되는 1종 이상이 있다. 예를 들어, 아크릴계 수지로서는, 메타크릴산메틸 중합체를, 셀룰로오스계 수지로서는, 에틸셀룰로오스를, 알키드 수지로서는, 무수 프탈산 수지를 각각 들 수 있다. 이들 첨가제는, 금속 페이스트 중에서의 금속 분말의 응집을 억제하는 작용을 갖고, 금속 페이스트를 균질한 것으로 한다. 첨가제의 첨가량은, 금속 페이스트에 대해 2중량％ 이하의 비율로 하는 것이 바람직하다. 안정된 응집 억제 효과를 유지하면서, 금속분 함유량을 관통 구멍 충전에 충분한 범위 내로 할 수 있다.
단, 본 발명에서 사용하는 금속 페이스트는, 기판 표면의 배선 패턴 형성 등에서 널리 사용되고 있는 일반적인 금속 페이스트와 상이하고, 유리 프릿은 포함하지 않는다. 금속 페이스트에 유리 프릿을 혼합하지 않는 것은, 치밀한 관통 전극을 형성함과 함께, 전극 중에 재결정화를 저해할 수 있는 불순물을 잔류시키지 않기 위함이다. 또한, 금속 페이스트를 구성하는 유기 용제 등의 금속 분말 이외의 성분은, 충전 후의 건조, 소결 공정에서 소실되므로, 유리 프릿과 같은 저해 요인이 되지는 않는다.
기판의 관통 구멍에의 금속 페이스트의 충전은, 기판 상에 금속 페이스트를 적절한 양으로 공급한다. 이때, 스핀 코트법, 스크린 인쇄법, 잉크젯법, 페이스트를 적하 후에 스페튤러 등으로 확산시키는 방법 등을 적용할 수 있다. 단, 적합한 관통 전극을 형성하기 위해서는, 적당량의 금속 페이스트를 공급한 후에, 금속 페이스트에 소정 주파수의 기계적 진동을 부여하는 것이 바람직하다. 본 발명에서 적용되는 금속 페이스트는, 유기 용제에 금속 분말만이 분산된 것이며, 유동성이 부족하므로 균일한 이동이 곤란하며, 관통 구멍에 간극 없이 금속 페이스트를 충전하기 위해서는, 기계적 진동의 인가가 바람직하다.
금속 페이스트에 인가하는 기계적 진동의 주파수는 60㎐∼100㎑로 한다. 이 범위에서의 진동에 의해, 금속 페이스트의 유동성의 나쁨을 해소할 수 있다. 그리고, 보다 바람직하게는, 100㎐∼30㎑로 하는 것이 좋다. 기판에 전면적으로 도포 확산시키기 위함이다.
금속 페이스트를 기판에 도포하는 구체적인 방법으로서는, 기판에 금속 페이스트를 공급 후 혹은 공급하면서, 상기 주파수에서 진동시킨 블레이드(스페튤러)를 금속 페이스트에 접촉시키면서 기판 전체에 도포 확산시키는 것이 바람직하다. 금속 페이스트에 대해 직접 기계적 진동을 부여함으로써, 금속 페이스트 중의 금속 분말에 진동이 가해지고, 유동성이 향상된다. 이러한 목적에서, 기계적 진동은 금속 페이스트에만 부여되는 것이 바람직하고, 또한 상기 범위 내의 주파수를 유지하기 위해서도, 기판에 대해서는 블레이드가 접촉하지 않도록 유지하는 것이 바람직하다. 이 블레이드 선단과 기판의 거리(갭)로서는, 50∼200㎛로 하는 것이 바람직하다. 또한, 여기서의 기판이라 함은, 그 표면에 레지스트층, 도전막 등이 형성된 상태의 것을 포함한다. 따라서, 블레이드 선단과 기판의 갭이라 함은, 기판의 최표면과의 거리를 의미한다.
또한, 금속 페이스트를 관통 구멍에 완전히 침입시키는 데 있어서 보다 바람직한 형태로서는, 관통 구멍을 감압하여 금속 페이스트를 흡인한다. 관통 구멍의 감압 방법으로서는, 기판의 이면(금속 페이스트를 도포하는 면의 반대)을 감압하는 것이 바람직하고, －10∼－90㎪로 하는 것이 바람직하다. 이상의 금속 페이스트에 대한 기계적 진동 및 관통 구멍의 감압에 의해 관통 구멍에 금속 페이스트가 충전되고 관통부가 형성됨과 함께 볼록 형상 범프가 형성된다.
기판에의 금속 페이스트를 충전 후에는, 금속 페이스트의 건조를 행하는 것이 바람직하다. 충전 후에 바로 소결을 행하면, 유기 용제 휘발에 의한 가스 발생이 급격해지고 보이드가 발생하고 소결체의 형상에 영향이 발생하기 때문이다. 또한, 일단 건조를 행함으로써, 관통 구멍 중의 금속 분말을 임시 고정할 수 있고, 후술하는 레지스트 제거 등 시의 취급성을 확보할 수 있기 때문이다. 이 건조 공정은, 건조 온도는 100℃ 이하가 바람직하고, 실온 정도에서도 가능하다.
금속 페이스트를 소결할 때의 가열 온도는 150∼300℃로 하는 것이 바람직하다. 150℃ 미만에서는, 관통 구멍 내의 금속분을 충분히 소결할 수 없기 때문이며, 300℃를 초과하면, 소결이 과도하게 진행되고, 금속 분말간의 네킹의 진행에 의해 지나치게 단단해지거나, 체적 감소가 발생하기 때문이다. 또한, 소결 온도가 지나치게 높으면, 기판 및 그 위의 도전막에의 영향이 우려되기 때문이다.
이상의 금속 페이스트의 도포, 소결에 의해 금속 분말은 소결 고화되고 관통 전극이 형성된다. 상기 조건에서 형성되는 관통 전극은, 관통 구멍 벽면과의 사이에 간극을 발생시키는 것이 아니고, 또한 적절하게 치밀화되어 양호한 도전체로 되어 있다.
또한, 본 발명에 있어서 적용되는 기판에 대해서는, 특별히 한정은 없다. 관통 구멍에 대해, 그 구멍 직경도 미세한 것에 대응 가능하고, 5∼50㎛ 정도의 미세 구멍에의 충전도 가능하게 되어 있다. 또한, 기판 상에 미리 레지스트, 감광성 필름 등의 마스킹을 형성한 것이어도 대응 가능하다. 이 경우, 금속 페이스트를 도포(충전) 후, 금속 페이스트를 건조한 후에 마스킹막을 제거하는 것이 바람직하다. 상기한 바와 같이 건조 온도는, 비교적 저온으로 할 수 있고, 이 온도에서 마스킹막이 손상을 받는 일은 없다. 그리고, 건조 후의 금속 분말은 임시 고정된 상태이며, 이때에 마스킹 제거를 해도 관통 구멍 내의 금속 분말이 탈락하는 일은 없다. 따라서, 건조, 마스킹 제거, 소결의 순서에서의 작업에 의해, 효율적인 관통 전극을 형성할 수 있다.
이상 설명한 관통 전극을 구비하는 기판을 사용함으로써, 기판 상의 반도체 소자의 밀봉과 효율적인 배선 구축을 하면서, 다층 구조의 적층 기판을 제조할 수 있다. 이 적층 기판의 제조 공정으로서는, 본 발명에 의한 관통 전극이 구비된 기판과, 적용하는 다른 기판을 겹치고, 가열 분위기에서 가압함으로써, 관통 전극의 치밀화·접합이 발생하여 다층 기판으로 할 수 있다. 이때의 밀봉·접합 조건으로서는, 가열 온도는 80∼300℃로 하고, 가압 조건은 30∼300㎫로 하는 것이 좋고, 바람직하게는, 가열 온도는 150∼250℃, 가압 조건은 60∼250㎫이 좋다. 또한, 이 접합 처리 시간은, 0.5∼3시간으로 하는 것이 바람직하다. 또한, 이 다층 기판 제조에 있어서는, 적용하는 다른 기판의 볼록 형상 범프가 접합하는 위치에 대해, 본 발명에 있어서의 금속막과 마찬가지의 금속막(전극)이 형성되어 있는 것이 바람직하다. 당해 부위에 있어서 볼록 형상 범프의 밀착성을 확보하고, 밀봉 능력을 확보하기 위함이다.
이상 설명한 바와 같이, 본 발명에 관한 관통 전극은, 전극으로서의 기능에 더하여 밀봉 작용도 가지므로, MEMS 소자 등의 실장 시에 기밀 밀봉이 필요한 소자에의 적용에 적합하다. 본 발명에 의해, 기판 구성의 다층화, 소자의 배선 길이의 단축화를 도모할 수 있고, 소자의 전기 특성을 유효하게 발휘시킬 수 있다.
도 1은 볼록 형상 범프의 치밀화를 설명하는 도면.
도 2는 본 발명에 관한 관통 전극의 일 형태를 설명하는 도면.
도 3은 본 실시 형태에 있어서의 관통 전극의 제조 공정을 설명하는 도면.
도 4는 본 실시 형태에 관한 관통 전극을 적용하는 다층 기판 실장 공정을 설명하는 도면.
도 5는 본 실시 형태 No.7의 관통 전극의 조직 사진.
도 6은 관통 전극을 사용하여 기밀 밀봉을 고려한 종래의 다층 기판의 실장 공정의 일례.
이하, 본 발명의 적합한 실시 형태를 설명한다. 본 실시 형태에서는, 금속 분말, 금속막의 재질을 변화시키면서, 실리콘 기판에 관통 전극을 제조하고, 그 밀봉 성능을 검토하였다. 본 실시 형태에 있어서의 관통 전극의 제조 공정을 도 3에서 설명한다.
우선, 전극을 구성하는 소결체의 원료가 되는 금속 페이스트를 조정하였다. 금속 페이스트는, 습식 환원법에 의해 제조된 금속 분말을, 유기 용제인 퍼크롤에 혼합하여 조정한 것을 사용하였다(금 분말의 혼합량 90중량％).
또한, 미리 직경 20㎛의 관통 구멍을 형성한 기판(재질: 실리콘, 치수: 30㎜×20㎜ 두께 250㎛)에 대해, 양면에 감광성 필름(20㎛)을 붙이고, 그 후에 관통 구멍 주위(직경 60㎛)를 노광(파장 405㎚의 직묘 노광기로 40mJ/㎠)하고, 현상하여 개구하였다. 이때, 감광성 필름과 기판의 단차가, 관통 전극 상의 볼록 형상 범프의 높이에 상당하고, 볼록 형상 범프의 치수는, 높이 20㎛, 직경 60㎛가 된다. 그리고, 이 레지스트 처리된 기판에, 스퍼터링법에 의해 기초막으로서 Ti(0.05㎛)를 성막하고, 이어서 금속막을 성막하였다[도 3의 (b)].
다음으로, 기판 상에 상기한 금속 페이스트를 적하하고, 이것을 주파수 300㎐로 진동하는 실리콘 블레이드(블레이드 폭 30㎜)로 기판 전면에 도포 확산시켰다[도 3의 (c), (d)]. 또한, 이 금속 페이스트의 도포 공정은, 기판의 이면을 감압 분위기(－10㎪∼－90㎪)로 하면서 행해지는 것이며, 기판 도포면의 페이스트가 관통 구멍에 흡인되도록 하고 있다. 도 3의 (d)의 상태에서 기판 전체를 100℃에서 1시간 건조하여, 그 후에 감광성 필름을 제거함으로써, 관통 구멍에 금속 분말이 충전된 관통 전극의 형상을 형성하였다[도 3의 (e)].
그 후, 230℃에서 2시간 가열하여 금속 분말을 소결시켜 관통 전극을 제조하였다[도 3의 (f)].
이상과 같이 하여 제조한 관통 전극을 구비하는 기판을 사용한 적층 기판의 실장 공정을 도 4에 도시한다. 이 실시예에서는, ASIC(Application Specific Integrated Circuit) 기판과, 미리 배선 패턴의 형성, 소자 실장, 밀봉재가 세트된 MEMS 기판을 적층하는 것이다. 관통 전극은 MEMS 기판에 설정되어 있다.
도 4의 (a)와 같이, 각 기판을 겹쳐 배치한 후에, 가열 분위기 중에서 상하 양쪽으로부터 하중을 가하여 관통 전극을 구성하는 소결체를 압축한다[도 4의 (b)]. 이 가압에 의해, 관통 구멍 주변의 볼록 형상 범프 소결체 부분은 치밀화되고, 동시에 소결체와 금속막의 밀착성도 향상된다[도 4의 (c)]. 그 결과, 관통 전극의 볼록 형상 범프 소결체에 링 형상의 재결정 영역이 형성된다. 이에 의해 MEMS 기판측 및 ASIC 기판측으로부터의 누설이 억제된다.
또한, 이 실시예에서는, MEMS 기판 외주부에 밀봉재로서 관통 전극을 구성하는 금속 분말과 동일한 금속 분말의 소결체를 부설하고 있다[도 4의 (a)]. 이 소결체로 이루어지는 밀봉재를 적용함으로써, 관통 전극의 압축과 동시에 MEMS 기판 상에 있는 MEMS 소자의 기밀 밀봉을 완료시킬 수 있다.
이상의 공정을 기본으로 하고, 관통 전극의 구성 재료를 변경하여 관통 전극을 제조하고, 적층 기판의 실장을 행하였다(실장 공정의 조건: 200㎫, 250℃, 30분). 그리고, 실장 기판(샘플수 n＝3)에 대해 헬륨 누설 테스트(벨자법)를 행하고, 밀봉 성능을 평가하였다. 이 평가는, 헬륨 누설률이 10－9㎩·㎥/s 이하를 합격으로 하였다. 이 평가 결과를 표 1에 나타낸다.
Figure pct00001
표 1로부터, 금속 분말 및 금속막의 구성을 적절하게 한 관통 전극에서 양호한 밀봉 성능이 발휘되는 것을 확인할 수 있다. 금속 분말의 순도가 낮은 경우(No.5)나 입경이 과대해지는 경우(No.6)에 있어서, 기밀성이 저하된다. 또한, 금속막에 대해서는, 지나치게 얇은 경우(No.4)에 기밀성이 저하된다. 또한, 금속막을 설정하지 않고 기초막(Ti)만을 성막한 경우(No.7)에도 기밀성은 낮다. 이들의 기밀성 저하는, 볼록 형상 범프의 기판에 대한 밀착성이 부족함으로써 조대한 세공이 발생하였기 때문이라고 생각된다. 도 5는, No.7의 금속막을 적용하지 않는 관통 전극의 조직 관찰의 결과이다. 볼록 형상 범프의 중앙 외주부에서는 치밀한 조직을 나타내는 것에 반해, 기판과의 계면에는 조대한 세공이 발생하고 있다.
본 발명은 각종 전자·전기 기기의 회로 기판에 설치되는 적층 기판을 형성하기 위한 관통 전극으로서 유용하다. 본 발명은 장래적으로 가속하는 회로 기판의 소형화·고집적화의 진행에 부응하는 것이다.

Claims (5)

  1. 관통 구멍을 갖는 기판에 설치되는 관통 전극에 있어서,
    상기 관통 구멍을 관통하는 관통부와,
    상기 관통부 중 적어도 한쪽의 단부에 형성되고, 관통 전극보다도 광폭의 볼록 형상 범프부와,
    상기 볼록 형상 범프부의 상기 기판과의 접촉면 상에 형성되는 적어도 1층의 금속막으로 이루어지고,
    상기 관통 전극부 및 상기 볼록 형상 범프부는, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 소결체로 형성된 것이며,
    상기 금속막은, 순도가 99.9중량％ 이상인 금, 은, 팔라듐, 백금 중 어느 하나로 이루어지는, 관통 전극.
  2. 제1항에 있어서,
    금속막의 두께는, 0.005∼2.0㎛인, 관통 전극.
  3. 제1항 또는 제2항에 있어서,
    볼록 형상 범프부의 직경은, 관통부에 대해 1.5∼10배인, 관통 전극.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    금속막과 기판 사이에, 티타늄, 크롬, 텅스텐, 티타늄-텅스텐 합금, 니켈 중 어느 하나로 이루어지는 기초막을 구비하는, 관통 전극.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 관통 전극을 구비하는 기판과, 다른 기판을 접합하여 다층 기판을 제조하는 방법이며,
    상기 다른 기판과 상기 기판을 겹쳐 배치하고, 80∼300℃로 가열하면서, 일방향 또는 쌍방향으로부터 30∼300㎫로 가압하고, 상기 관통 전극을 치밀화시키는, 다층 기판의 제조 방법.
KR1020167013369A 2013-11-13 2014-11-10 관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법 KR101832639B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-234562 2013-11-13
JP2013234562A JP5955300B2 (ja) 2013-11-13 2013-11-13 貫通電極を用いた多層基板の製造方法
PCT/JP2014/079710 WO2015072422A1 (ja) 2013-11-13 2014-11-10 貫通電極及び該貫通電極を用いた多層基板の製造方法

Publications (2)

Publication Number Publication Date
KR20160074001A true KR20160074001A (ko) 2016-06-27
KR101832639B1 KR101832639B1 (ko) 2018-02-26

Family

ID=53057356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167013369A KR101832639B1 (ko) 2013-11-13 2014-11-10 관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법

Country Status (8)

Country Link
US (1) US20160272488A1 (ko)
EP (1) EP3070738B1 (ko)
JP (1) JP5955300B2 (ko)
KR (1) KR101832639B1 (ko)
CN (1) CN105723506B (ko)
ES (1) ES2698621T3 (ko)
TW (1) TWI541949B (ko)
WO (1) WO2015072422A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190111083A (ko) * 2017-04-13 2019-10-01 다나카 기킨조쿠 고교 가부시키가이샤 관통 구멍을 밀봉하기 위한 구조 및 방법, 그리고, 관통 구멍을 밀봉하기 위한 전사 기판

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6682235B2 (ja) * 2014-12-24 2020-04-15 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP6630053B2 (ja) * 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
JP6491032B2 (ja) 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
JP6348534B2 (ja) * 2016-04-21 2018-06-27 田中貴金属工業株式会社 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
CN109524483B (zh) * 2018-11-26 2021-05-28 西安交通大学 多粒径复合导电银浆电极的高频微振网络化密实方法
JP7314515B2 (ja) * 2019-01-28 2023-07-26 株式会社レゾナック 電子部品装置を製造する方法
JP2022101851A (ja) * 2020-12-25 2022-07-07 田中貴金属工業株式会社 インターポーザ基板及び該インターポーザ基板を用いたデバイスの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109515A (ja) 2004-11-10 2005-04-21 Fujikura Ltd 微細孔金属充填基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350376A (ja) * 1993-01-25 1994-12-22 Matsushita Electric Ind Co Ltd 気密封止された圧電デバイスおよび気密封止パッケージ
JP2001102756A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 多層配線基板及びその製造方法
JP2001102766A (ja) * 1999-09-30 2001-04-13 Oki Electric Ind Co Ltd ストッパ機構
JP2009152496A (ja) * 2007-12-21 2009-07-09 Fujikura Ltd プリント配線板の製造方法
JP5400543B2 (ja) * 2009-09-24 2014-01-29 田中貴金属工業株式会社 回路基板の貫通電極の形成方法
JP4795488B1 (ja) 2011-01-18 2011-10-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
JP2013206765A (ja) * 2012-03-29 2013-10-07 Tanaka Kikinzoku Kogyo Kk ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109515A (ja) 2004-11-10 2005-04-21 Fujikura Ltd 微細孔金属充填基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190111083A (ko) * 2017-04-13 2019-10-01 다나카 기킨조쿠 고교 가부시키가이샤 관통 구멍을 밀봉하기 위한 구조 및 방법, 그리고, 관통 구멍을 밀봉하기 위한 전사 기판

Also Published As

Publication number Publication date
CN105723506B (zh) 2018-09-14
CN105723506A (zh) 2016-06-29
EP3070738A1 (en) 2016-09-21
TW201535628A (zh) 2015-09-16
EP3070738B1 (en) 2018-11-07
JP5955300B2 (ja) 2016-07-20
JP2015095572A (ja) 2015-05-18
TWI541949B (zh) 2016-07-11
ES2698621T3 (es) 2019-02-05
KR101832639B1 (ko) 2018-02-26
EP3070738A4 (en) 2017-06-21
US20160272488A1 (en) 2016-09-22
WO2015072422A1 (ja) 2015-05-21

Similar Documents

Publication Publication Date Title
KR101832639B1 (ko) 관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법
JP5363839B2 (ja) バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
JP5931246B1 (ja) パッケージの製造方法及び該方法により製造されるパッケージ
JP6337909B2 (ja) 電子部品モジュールの製造方法
KR101380002B1 (ko) 금속 배선 형성용 전사 기판 및 상기 전사용 기판에 의한 금속 배선의 형성방법
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
KR101842817B1 (ko) 기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법
JP5400543B2 (ja) 回路基板の貫通電極の形成方法
JP6738760B2 (ja) 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP3243943B2 (ja) セラミック電子部品の製造方法
WO2022138271A1 (ja) インターポーザ基板及び該インターポーザ基板を用いたデバイスの製造方法
KR20180119648A (ko) 관통 구멍의 밀봉 구조 및 밀봉 방법, 그리고 관통 구멍을 밀봉하기 위한 전사 기판
JP2011049342A (ja) 電子部品搭載用基板およびその製造方法
TWI538588B (zh) 氣密金屬導孔之製造方法
JP2005086017A (ja) セラミック基板の製造方法
JP2006024722A (ja) 積層コンデンサ及びその製造方法
JPH11103169A (ja) ガラスセラミック配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant