JP5955300B2 - 貫通電極を用いた多層基板の製造方法 - Google Patents

貫通電極を用いた多層基板の製造方法 Download PDF

Info

Publication number
JP5955300B2
JP5955300B2 JP2013234562A JP2013234562A JP5955300B2 JP 5955300 B2 JP5955300 B2 JP 5955300B2 JP 2013234562 A JP2013234562 A JP 2013234562A JP 2013234562 A JP2013234562 A JP 2013234562A JP 5955300 B2 JP5955300 B2 JP 5955300B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
metal
metal film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013234562A
Other languages
English (en)
Other versions
JP2015095572A (ja
Inventor
俊典 小柏
俊典 小柏
博 村井
博 村井
幸男 兼平
幸男 兼平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP2013234562A priority Critical patent/JP5955300B2/ja
Priority to TW103138152A priority patent/TWI541949B/zh
Priority to CN201480061896.2A priority patent/CN105723506B/zh
Priority to PCT/JP2014/079710 priority patent/WO2015072422A1/ja
Priority to ES14861471T priority patent/ES2698621T3/es
Priority to US15/035,882 priority patent/US20160272488A1/en
Priority to KR1020167013369A priority patent/KR101832639B1/ko
Priority to EP14861471.2A priority patent/EP3070738B1/en
Publication of JP2015095572A publication Critical patent/JP2015095572A/ja
Application granted granted Critical
Publication of JP5955300B2 publication Critical patent/JP5955300B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Micromachines (AREA)

Description

本発明は、各種電気・電子機器の回路基板で適用される貫通電極に関する。詳しくは、貫通電極部分からのリークを抑制する封止機能を有する貫通電極に関する。
各種の電気・電子機器で使用される回路基板への半導体素子等の実装方法として、多層化された回路基板に貫通電極を形成し、それら回路基板に素子を実装する方法が採用されることがある。このような実装プロセスは、回路基板の高機能化と高密度化とを両立させるために有用であり、今後も多用される可能性が高い。
本願出願人は、上記のような貫通電極の形成手段として、所定の粒径・純度の金属粉末と有機溶剤からなる金属ペースト貫通孔に充填し、これを焼結させて得られる焼結体を電極として利用する方法を開発している。この焼結体は、微小な金属粉末が塑性変形しつつ強固に結合することで形成され、比較的緻密質であり電極として作用することができる。また、この本願出願人による貫通電極は、一般的な電極形成用の金属ペーストとは異なるガラスフリットを含まない金属ペーストを利用するものであり、電極内部に不純物となる有機物が排除されており電気的特性も良好である。
特開２００５−１０９５１５号公報
ところで、基板に実装される素子には、各種センサー素子（ＭＥＭＳ素子等）のように、実装後に素子と外気とを遮断させるための封止処理が必要なものも多い。このような素子を含む回路基板の製造にあたっては、素子の周囲を適宜の封止材で封止しつつ、配線を封止材に貫通させて素子と貫通電極とを接続することが必要となる（図６（ａ））。しかし、配線長が増大するとその抵抗により高周波信号の伝送が影響を受け素子性能が十分に発揮されないおそれがある。
配線長の短縮化のための対応策としては、貫通電極と素子との間隔を短くし貫通電極を封止領域内に形成することが有効である（図６（ｂ））。もっとも、この場合、貫通電極に対して後からリーク防止のための封止処理が必要となる。上記の本願出願人による焼結体からなる貫通電極は、緻密質ではあるものの完全なバルク体とはいえず場合により粗大な細孔を内包するおそれがある。従って、貫通電極を通じて気密封止が破られるおそれがあり、貫通電極表面についてメッキ処理等のシーリング処理が必要となる。このような電極形成後の封止処理は、回路基板の製造工程を複雑化させコスト増にも繋がる。
そこで、本発明は、多層構造の回路基板に有用な貫通電極であって、素子の配線長の短縮を可能とすると共に、気密封止にも対応可能なものを提供する。また、この貫通電極を適用する回路基板の実装方法についても開示する。
本発明者等は、上記課題を解決すべく鋭意検討を行い、まず、上記した本願出願人による焼結体からなる貫通電極の特性について検討を行った。この検討によれば、本願出願人の焼結体からなる貫通電極は、適用される金属粉末の純度、粒径に基づき、焼結体となった後でも更なる加圧を受けるとより緻密性が向上する。この加圧による緻密性の向上は、金属粒子（粉末）の塑性変形・結合と言った物理的な変化に加えて、加圧と加熱により印加される熱的エネルギーによる再結晶による金属組織的な変化によるものである。そして、再結晶により形成される部位は、バルク体と同様に高い気密性を発揮するといえる。
そこで本発明者等は、焼結体からなる貫通電極の端部について、同様の焼結体からなる貫通電極より幅広で基板面に対して凸形状を有しバンプを一体形成することに想到した（図１（ａ））。この凸状バンプを有する貫通電極を基板に形成し、素子・配線を実装した後に上層の基板を加圧すると、上下方向から拘束される凸状バンプの外周部分は加圧による緻密化が生じると考えられる（図１（ｂ））。従って、この部位が封止材として作用し、貫通電極からのリークを抑制できると考察される。
そして、本発明者等は、凸状バンプを備える貫通電極について、その圧縮変形後の組織について検討したところ、凸状バンプ外周部において緻密化がみられる一方、凸状バンプと基板との接触面において比較的大きい細孔が生じていることを見出した。このような粗大な細孔が残留する場合、封止部材としての信頼性を損なうこととなる。
凸状バンプの基板との接触面で生じる粗大な細孔は、金属粉末の結合・再結晶の不足によるものと考えられる。この要因について考察するに、本発明者等は凸状バンプと基板との密着性が不足しているためと推察した。
そこで、本発明者等は、貫通電極端部に設けた凸状バンプの基板への接触面について、所定の金属膜を形成することとした（図２）。このような金属膜を設けることで、焼結体と金属膜のとの接合界面において熱拡散による高度な密着が生じ、再結晶化が促進される。また、バルク状の金属膜は、加圧により基板に対しても十分に密着して封止作用を発揮し得る。そして、これらの作用と、上記した凸状バンプ外周部分の緻密化とにより凸状バンプは封止材として作用させることができるようになるとした。
即ち、本発明は、貫通孔を有する基板に設けられる貫通電極において、前記貫通孔を貫通する貫通部と、前記貫通部の少なくとも一方の端部に形成され、貫通電極よりも幅広の凸状バンプ部と、前記凸状バンプ部の前記基板との接触面上に形成される少なくとも１層の金属膜とからなり、前記貫通電極部及び前記凸状バンプ部は、純度が９９．９重量％以上であり、平均粒径が０．００５μｍ〜１．０μｍである金、銀、パラジウム、白金から選択される一種以上の金属粉末が焼結してなる焼結体より形成されたものであり、前記金属膜は、純度が９９．９重量％以上の金、銀、パラジウム、白金のいずれかよりなる貫通電極である。
以下、本発明について詳細に説明する。本発明に係る貫通電極を構成する貫通部は、多層基板における基板間の導電性を確保するための貫通電極にとって主要な構成である。貫通部のサイズは、基板に設置される貫通孔の径、長さ（深さ）に応じて設定されることから特段の制限はない。
そして、貫通部の一端又は両端には、貫通部より幅広の凸状バンプ部が備えられる。上記の通り、凸状バンプ部は、多層基板の接合時に加圧されその周辺部において再結晶化を生じさせることで封止材として作用し、貫通電極からのリークを抑制する。また、凸状バンプ部は、基板上の素子と電気的に接続することで、貫通で極を介して多層基板の基板間の導通を確保する役割も有する。
凸状バンプ部の寸法は、その横方向は貫通電極よりも幅広であることを要し、好ましくは、貫通電極の幅（径）に対して、１．５〜１０倍とする。幅が小さすぎると封止材として作用する再結晶領域が薄くなりリークの可能性が生じる。幅が大きければ封止領域が厚くなるものの占有面積が大きくなり実用的ではない。また、凸状バンプ部の厚さ（高さ）については特に規定はなく、基板間の間隔に応じて設定される。好ましくは、凸状バンプ部の幅（直径）の０．１〜２．０倍とする。凸状バンプ部の断面形状は、円形、矩形等特に制限はない。
本発明に係る貫通電極の貫通部及び凸状バンプ部は、いずれも金属粉末の焼結体からなる。この焼結体の形成過程は後に詳述するが、純度が９９．９重量％以上であり、平均粒径が０．００５μｍ〜１．０μｍである金、銀、パラジウム、白金から選択される一種以上の金属からなる金属粉末を焼結したものである。焼結体形成のための金属粉末の条件について、高純度の金属を要求するのは、純度が低いと粉末の硬度が上昇し、焼結体とした後の変形・再結晶化が進行しがたくなり、封止作用を発揮しないおそれがあるからである。また、後述の通り、焼結体形成には金属粉末と溶剤とからなる金属ペーストが適用され、これにはガラスフリットが含まれない。そのため、形成された貫通電極（貫通部及び凸状バンプ部）は、粉末と同様の高純度金属からなる。具体的には、純度９９．９重量％以上の金属で構成される。
そして、本発明に係る貫通電極は、凸状バンプの基板との接触面について、凸状バンプと貫通部との接合部周囲に枠状に形成される金属膜を備える。この金属膜は、多層基板接合の際、凸状バンプと基板との密着性を向上させ、焼結体に均一な加圧を付与し適切な再結晶化を誘起するために形成されるものである。
凸状バンプ上の金属膜は、純度が９９．９重量％以上の金、銀、パラジウム、白金のいずれかよりなる。金属粉末と熱拡散して高度な密着状態を発現させるためである。純度を９９．９重量％以上とするのは、これより低い場合は加熱中に金属膜中の不純物が酸化膜となって金属膜表面に拡散して接合を阻害するおそれがあるからである。金属膜は、より好ましくは、貫通電極を構成する金属粉末の金属と同材質の金属が好ましい。
金属膜の厚さについては、０．００５〜２．０μｍとするのが好ましい。金属膜は、凸状バンプに対する密着性確保のためバルク体の金属からなるのが好ましく、メッキ（電解メッキ、無電解メッキ）、スパッタリング、蒸着、ＣＶＤ法等により形成されたものが好ましい。尚、金属膜は１層のみからなるもので良いが、多層構造を有しても良い。例えば、基板側に白金膜を形成し、その上の凸状バンプ側に金膜を形成しても良い。多層構造とする場合、凸状バンプ側に貫通電極を構成する金属粉末の金属と同材質の金属膜を形成するのが好ましい。
また、金属膜は、基板上に直接成膜されていても良いが、下地膜を介して成膜されたものであっても良い。下地膜は、金属膜と基板との密着性を向上させるために形成される。下地膜としては、チタン、クロム、タングステン、チタン−タングステン合金、ニッケルからなるものが好ましい。下地膜も、メッキ、スパッタリング、蒸着、ＣＶＤ法等により形成されたものが好ましく、０．００５〜２．０μｍの厚さのものが好ましい。
そして、以上説明した本発明に係る貫通電極の製造方法としては、貫通孔を有する基板に対し、まず、貫通孔周辺に金属膜を形成し、その後貫通孔に金属粉末を含む金属ペーストを充填し、焼結することで形成される。
金属膜の形成は、上記の通り、メッキ法、スパッタリング、蒸着、ＣＶＤ法等の適用が好ましい。膜厚調整が可能であり、成膜箇所の制御も容易だからである。
貫通電極を形成するための金属ペーストは、純度が９９．９重量％以上であり、平均粒径が０．００５μｍ〜１．０μｍである金、銀、パラジウム、白金から選択される一種以上の金属粉末と有機溶剤とからなるものが基本構成となる。金属粉末の純度を９９．９％以上とするのは、上記の通り、焼結体としたときの変形能、再結晶化を考慮することに加え、導電性の確保も考慮するものである。また、金属粉末の平均粒径を０．００５μｍ〜１．０μｍとするのは、１．０μｍを超える粒径の金属粉では、微小な貫通孔に充填したときに大きな隙間が生じ、最終的に必要な通電性を確保できないからであり、０．００５μｍ未満の粒径では、金属ペースト中で凝集しやすくなり、貫通孔への充填が困難となるからである。
金属ペーストで用いる有機溶剤としては、エステルアルコール、ターピネオール、パインオイル、ブチルカルビトールアセテート、ブチルカルビトール、カルビトール、パークロールが好ましい。これらの溶剤は、レジストへの攻撃性も低く、且つ、比較的低温（５０℃未満）でも揮発可能であり、金属ペースト塗布後の乾燥を容易なものとすることができる。特に、パークロールは室温での乾燥が可能であり特に好ましい。
塗布する金属ペーストの金属粉末と有機溶剤との配合割合については、金属粉末を８０〜９９重量％とし有機溶剤を１〜２０重量％として配合するのが好ましい。かかる割合にするのは、金属粉末の凝集を防ぎ、且つ電極を形成するのに十分な金属粉末を供給できるようにするためである。
尚、本発明で使用する金属ペーストは、添加剤を含んでも良い。この添加剤としては、アクリル系樹脂、セルロース系樹脂、アルキッド樹脂から選択される一種以上がある。例えば、アクリル系樹脂としては、メタクリル酸メチル重合体を、セルロース系樹脂としては、エチルセルロースを、アルキッド樹脂としては、無水フタル酸樹脂を、それぞれ挙げることができる。これらの添加剤は、金属ペースト中での金属粉末の凝集を抑制する作用を有し、金属ペーストを均質なものとする。添加剤の添加量は、金属ペーストに対して２重量％以下の割合とすることが好ましい。安定した凝集抑制効果を維持しつつ、金属粉含有量を貫通孔充填に十分な範囲内とすることができる。
但し、本発明で使用する金属ペーストは、基板表面の配線パターン形成等で広く用いられている一般的な金属ペーストと相違し、ガラスフリットは含まない。金属ペーストにガラスフリットを混合しないのは、緻密な貫通電極を形成すると共に、電極中に再結晶化を阻害しうる不純物を残留させないためである。尚、金属ペーストを構成する有機溶剤等の金属粉末以外の成分は、充填後の乾燥、焼結工程で消失するので、ガラスフリットのような阻害要因とはならない。
基板の貫通孔への金属ペーストの充填は、基板上に金属ペーストを適切な量で供給する。このとき、スピンコート法、スクリーン印刷法、インクジェット法、ペーストを滴下後にヘラ等で広げる方法等が適用できる。但し、好適な貫通電極を形成するためには、適当量の金属ペーストを供給した後に、金属ペーストに所定周波数の機械的振動を与えることが好ましい。本発明で適用される金属ペーストは、有機溶剤に金属粉末のみが分散したものであり、流動性に乏しいため均一な移動が困難であり、貫通孔に間隙なく金属ペーストを充填するためには、機械的振動の印加が好ましい。
金属ペーストに印加する機械的振動の周波数は６０Ｈｚ〜１００ｋＨｚとする。この範囲での振動により、金属ペーストの流動性の悪さを解消することができる。そして、より好ましくは、１００Ｈｚ〜３０ｋＨｚとするのが良い。基板に全面的に塗り広げるためである。
金属ペーストを基板に塗布する具体的な手法としては、基板に金属ペーストを供給後或いは供給しながら、上記周波数で振動させたブレード（ヘラ）を金属ペーストに接触させながら基板全体に塗り広げることが好ましい。金属ペーストに対し直接機械的振動を与えることにより、金属ペースト中の金属粉末に振動が加わり、流動性が向上する。かかる目的から、機械的振動は金属ペーストのみに付与されることが好ましく、また上記範囲内の周波数を維持するためにも、基板に対してはブレードが接触しないよう維持することが好ましい。このブレード先端と基板との距離（ギャップ）としては、５０〜２００μｍとするのが好ましい。尚、ここでの基板とは、その表面にレジスト層、導電膜等が形成された状態のものを含む。よって、ブレード先端と基板とのギャップとは、基板の最表面との距離を意味する。
更に、金属ペーストを貫通孔に完全に侵入させる上でより好ましい態様としては、貫通孔を減圧して金属ペーストを吸引する。貫通孔の減圧方法としては、基板の裏面（金属ペーストを塗布する面の反対）を減圧するのが好ましく、−１０〜−９０ｋＰａとするのが好ましい。以上の金属ペーストに対する機械的振動及び貫通孔の減圧により貫通孔に金属ペーストが充填され貫通部が形成されると共に凸状バンプが形成される。
基板への金属ペーストを充填後には、金属ペーストの乾燥を行うのが好ましい。充填後にすぐに焼結を行うと、有機溶剤揮発によるガス発生が急激になりボイドが発生し焼結体の形状に影響が生じるからである。また、一旦乾燥を行うことで、貫通孔中の金属粉末を仮固定することができ、後述するレジスト除去等の際の取り扱い性を確保することができるからである。この乾燥工程は、乾燥温度は１００℃以下が好ましく、室温程度でも可能である。
金属ペーストを焼結するときの加熱温度は１５０〜３００℃とするのが好ましい。１５０℃未満では、貫通孔内の金属粉を十分に焼結できないからであり、３００℃を超えると、焼結が過度に進行し、金属粉末間のネッキングの進行により硬くなり過ぎたり、体積減少が生じるからである。また、焼結温度が高すぎると、基板及びその上の導電膜への影響が懸念されるからである。
以上の金属ペーストの塗布、焼結により金属粉末は焼結固化され貫通電極が形成される。上記条件で形成される貫通電極は、貫通孔壁面との間に隙間を生じさせるものではなく、また、適度に緻密化され良好な導電体となっている。
尚、本発明において適用される基板については、特に限定はない。貫通孔について、その孔径も微細なものに対応可能であり、５〜５０μｍ程度の微細孔への充填も可能となっている。また、基板上に予めレジスト、感光性フィルム等のマスキングを形成したものであっても対応可能である。この場合、金属ペーストを塗布（充填）後、金属ペーストを乾燥した後にマスキング膜を除去するのが好ましい。上記のように乾燥温度は、比較的低温とすることができ、この温度でマスキング膜がダメージを受けることはない。そして、乾燥後の金属粉末は仮固定された状態であり、このときにマスキング除去をしても貫通孔内の金属粉末が脱落することはない。よって、乾燥、マスキング除去、焼結の順序での作業により、効率的な貫通電極を形成することができる。
以上説明した貫通電極を備える基板を用いることで、基板上の半導体素子の封止と効率的な配線構築をしつつ、多層構造の積層基板を製造することができる。この積層基板の製造工程としては、本発明による貫通電極付基板と、適用する他の基板とを重ね、加熱雰囲気で加圧することで、貫通電極の緻密化・接合が生じて多層基板とすることができる。このときの封止・接合条件としては、加熱温度は８０〜３００℃とし、加圧条件は３０〜３００ＭＰａとするのがよく、好ましくは、加熱温度は１５０〜２５０℃、加圧条件は６０〜２５０ＭＰａがよい。また、この接合処理時間は、０．５〜３時間とするのが好ましい。尚、この多層基板製造においては、適用する他の基板の凸状バンプが接合する位置について、本発明における金属膜と同様の金属膜（電極）が形成されていることが好ましい。当該部位において凸状バンプの密着性を確保し、封止能力を確保するためである。
以上説明したように、本発明に係る貫通電極は、電極としての機能に加えて封止作用も有することから、ＭＥＭＳ素子等の実装の際に気密封止が必要な素子への適用に好適である。本発明により、基板構成の多層化、素子の配線長の短縮化を図ることができ、素子の電気特性を有効に発揮させることができる。
凸状バンプの緻密化を説明する図。 本発明に係る貫通電極の一態様を説明する図。 本実施形態における貫通電極の製造工程を説明する図。 本実施形態に係る貫通電極を適用する多層基板実装工程を説明する図。 本実施形態Ｎｏ．７の貫通電極の組織写真 貫通電極を用い気密封止を考慮した従来の多層基板の実装工程の一例。
以下、本発明の好適な実施形態を説明する。本実施形態では、金属粉末、金属膜の材質を変化させつつ、シリコン基板に貫通電極を製造し、その封止性能を検討した。本実施形態における貫通電極の製造工程を図３で説明する。
まず、電極を構成する焼結体の原料となる金属ペーストを調整した。金属ペーストは、湿式還元法により製造された金属粉末を、有機溶剤であるパークロールに混合して調整したものを用いた（金粉末の混合量９０重量％）。
また、予め直径２０μｍの貫通孔を形成した基板（材質：シリコン、寸法：３０ｍｍ×２０ｍｍ厚さ２５０μｍ）について、両面に感光性フィルム(２０μｍ)を貼り、その後に貫通孔周囲（直径６０μｍ）を露光(波長４０５ｎｍの直描露光機で４０ｍＪ／ｃｍ２)し、現像して開口した。このとき、感光性フィルムと基板との段差が、貫通電極上の凸状バンプの高さに相当し、凸状バンプの寸法は、高さ２０μｍ、直径６０μｍとなる。そして、このレジスト処理された基板に、スパッタリング法により下地膜としてＴｉ(０．０５μｍ)を成膜し、次いで金属膜を成膜した（図３（ｂ））。
次に、基板上に上記の金属ペーストを滴下し、これを周波数３００Ｈｚで振動するシリコンブレード（ブレード幅３０ｍｍ）で基板全面に塗り広げた（図３（ｃ）、（ｄ））。また、この金属ペーストの塗布工程は、基板の裏面を減圧雰囲気（−１０ｋＰａ〜−９０ｋＰａ）としつつ行われるものであり、基板塗布面のペーストが貫通孔に吸引されるようにしている。図３（ｄ）の状態で基板全体を１００℃で１時間乾燥して、その後に感光性フィルムを除去することで、貫通孔に金属粉末が充填された貫通電極の形状を形成した（図３（ｅ））。
その後、２３０℃で２時間加熱して金属粉末を焼結させて貫通電極を製造した（図３（ｆ））。
以上のようにして製造した貫通電極を備える基板を用いた積層基板の実装工程を図４に示す。この実施例では、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）基板と、予め配線パターンの形成、素子実装、封止材がセットされＭＥＭＳ基板とを積層するものである。貫通電極はＭＥＭＳ基板に設定されている。
図４（ａ）のように、各基板を重ねて配置した後に、加熱雰囲気中で上下双方から荷重をかけて貫通電極を構成する焼結体を圧縮する（図４（ｂ））。この加圧により、貫通孔周辺の凸状バンプ焼結体部分は緻密化し、同時に焼結体と金属膜の密着性も向上する。（図４（ｃ））。その結果、貫通電極の凸状バンプ焼結体にリング状の再結晶領域が形成される。これによりＭＥＭＳ基板側およびＡＳＩＣ基板側からのリークが抑制される。
尚、この実施例では、ＭＥＭＳ基板外周部に封止材として貫通電極を構成する金属粉末と同じ金属粉末の焼結体を敷設している（図４（ａ））。この焼結体からなる封止材を適用することで、貫通電極の圧縮と同時にＭＥＭＳ基板上にあるＭＥＭＳ素子の気密封止を完了させることができる。
以上の工程を基本とし、貫通電極の構成材料を変更して貫通電極を製造し、積層基板の実装を行った（実装工程の条件：２００ＭＰａ、２５０℃、３０分）。そして、実装基板（サンプル数ｎ＝３）に対してヘリウムリークテスト(ベルジャー法)を行い、封止性能を評価した。この評価は、ヘリウムリークレートが１０-９Ｐａ・ｍ３／ｓ以下を合格とした。この評価結果を表１に示す。
表１から、金属粉末及び金属膜の構成を適切にした貫通電極で良好な封止性能が発揮されることが確認できる。金属粉末の純度が低い場合（Ｎｏ．５）や粒径が過大となる場合（Ｎｏ．６）において、気密性が低下する。また、金属膜については、薄すぎる場合（Ｎｏ．４）で気密性が低下する。更に、金属膜を設定せずに下地膜（Ｔｉ）のみを成膜した場合（Ｎｏ．７）も気密性は低い。これらの気密性低下は、凸状バンプの基板に対する密着性が不足したことにより粗大な細孔が生じたためと考えられる。図５は、Ｎｏ．７の金属膜を適用しない貫通電極の組織観察の結果である。凸状バンプの中央外周部では緻密な組織を示すのに対して、基板との界面には粗大な細孔が生じている。
本発明は、各種電子・電気機器の回路基板に設置される積層基板を形成するための貫通電極として有用である。本発明は、将来的に加速する回路基板の小型化・高集積化の進行に応えるものである。

Claims (3)

  1. 貫通電極を備える基板と、他の基板とを接合することで多層基板を製造する方法であって、
    前記貫通電極は、
    基板に設けられた貫通孔を貫通する貫通部と、
    前記貫通部の少なくとも一方の端部に形成され、貫通電極よりも幅広の凸状バンプ部と、
    前記凸状バンプ部の前記基板との接触面上に形成される少なくとも１層の金属膜と、からなるものであり、
    前記貫通電極部及び前記凸状バンプ部は、純度が９９．９重量％以上であり、平均粒径が０．００５μｍ〜１．０μｍである金、銀、パラジウム、白金から選択される一種以上の金属粉末が焼結してなる焼結体より形成されたものであり、
    前記金属膜は、純度が９９．９重量％以上の金、銀、パラジウム、白金のいずれかよりなり、
    前記金属膜の厚さを、０．００５〜２．０μｍとし、
    前記他の基板と前記基板とを重ねて配置し、８０〜３００℃に加熱しながら、一方向又は双方向から３０〜３００ＭＰａで加圧し、前記貫通電極を緻密化させる多層基板の製造方法。
  2. 凸状バンプ部の直径を、貫通部に対して１．５〜１０倍とする請求項１記載の多層基板の製造方法。
  3. 金属膜と基板との間に、チタン、クロム、タングステン、チタン−タングステン合金、ニッケルのいずれかよりなる下地膜を備える請求項１又は請求項２記載の多層基板の製造方法。

JP2013234562A 2013-11-13 2013-11-13 貫通電極を用いた多層基板の製造方法 Active JP5955300B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013234562A JP5955300B2 (ja) 2013-11-13 2013-11-13 貫通電極を用いた多層基板の製造方法
TW103138152A TWI541949B (zh) 2013-11-13 2014-11-04 貫穿電極及使用該貫穿電極的多層基板的製造方法
PCT/JP2014/079710 WO2015072422A1 (ja) 2013-11-13 2014-11-10 貫通電極及び該貫通電極を用いた多層基板の製造方法
ES14861471T ES2698621T3 (es) 2013-11-13 2014-11-10 Electrodo pasante y método para producir un sustrato multicapa utilizando el electrodo pasante
CN201480061896.2A CN105723506B (zh) 2013-11-13 2014-11-10 使用贯通电极的多层基板的制造方法
US15/035,882 US20160272488A1 (en) 2013-11-13 2014-11-10 Through electrode and method for producing multilayer substrate using through electrode
KR1020167013369A KR101832639B1 (ko) 2013-11-13 2014-11-10 관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법
EP14861471.2A EP3070738B1 (en) 2013-11-13 2014-11-10 Through electrode and method for producing multilayer substrate using through electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234562A JP5955300B2 (ja) 2013-11-13 2013-11-13 貫通電極を用いた多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015095572A JP2015095572A (ja) 2015-05-18
JP5955300B2 true JP5955300B2 (ja) 2016-07-20

Family

ID=53057356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234562A Active JP5955300B2 (ja) 2013-11-13 2013-11-13 貫通電極を用いた多層基板の製造方法

Country Status (8)

Country Link
US (1) US20160272488A1 (ja)
EP (1) EP3070738B1 (ja)
JP (1) JP5955300B2 (ja)
KR (1) KR101832639B1 (ja)
CN (1) CN105723506B (ja)
ES (1) ES2698621T3 (ja)
TW (1) TWI541949B (ja)
WO (1) WO2015072422A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6682235B2 (ja) * 2014-12-24 2020-04-15 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP6630053B2 (ja) * 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
JP6491032B2 (ja) 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
JP6348534B2 (ja) * 2016-04-21 2018-06-27 田中貴金属工業株式会社 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
JP6738760B2 (ja) * 2017-04-13 2020-08-12 田中貴金属工業株式会社 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
CN109524483B (zh) * 2018-11-26 2021-05-28 西安交通大学 多粒径复合导电银浆电极的高频微振网络化密实方法
JP7314515B2 (ja) * 2019-01-28 2023-07-26 株式会社レゾナック 電子部品装置を製造する方法
JP2022101851A (ja) * 2020-12-25 2022-07-07 田中貴金属工業株式会社 インターポーザ基板及び該インターポーザ基板を用いたデバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350376A (ja) * 1993-01-25 1994-12-22 Matsushita Electric Ind Co Ltd 気密封止された圧電デバイスおよび気密封止パッケージ
JP2001102756A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 多層配線基板及びその製造方法
JP2001102766A (ja) * 1999-09-30 2001-04-13 Oki Electric Ind Co Ltd ストッパ機構
JP2005109515A (ja) 2004-11-10 2005-04-21 Fujikura Ltd 微細孔金属充填基板
JP2009152496A (ja) * 2007-12-21 2009-07-09 Fujikura Ltd プリント配線板の製造方法
JP5400543B2 (ja) * 2009-09-24 2014-01-29 田中貴金属工業株式会社 回路基板の貫通電極の形成方法
JP4795488B1 (ja) 2011-01-18 2011-10-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
JP2013206765A (ja) * 2012-03-29 2013-10-07 Tanaka Kikinzoku Kogyo Kk ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法

Also Published As

Publication number Publication date
CN105723506A (zh) 2016-06-29
WO2015072422A1 (ja) 2015-05-21
TWI541949B (zh) 2016-07-11
EP3070738A1 (en) 2016-09-21
KR101832639B1 (ko) 2018-02-26
EP3070738A4 (en) 2017-06-21
ES2698621T3 (es) 2019-02-05
US20160272488A1 (en) 2016-09-22
TW201535628A (zh) 2015-09-16
CN105723506B (zh) 2018-09-14
EP3070738B1 (en) 2018-11-07
JP2015095572A (ja) 2015-05-18
KR20160074001A (ko) 2016-06-27

Similar Documents

Publication Publication Date Title
JP5955300B2 (ja) 貫通電極を用いた多層基板の製造方法
JP5363839B2 (ja) バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
JP4848674B2 (ja) 樹脂金属複合導電材料およびその製造方法
JP5931246B1 (ja) パッケージの製造方法及び該方法により製造されるパッケージ
JP4859996B1 (ja) 金属配線形成用の転写基板による金属配線の形成方法
JP5400543B2 (ja) 回路基板の貫通電極の形成方法
JP2008004514A (ja) 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法
JP5795050B2 (ja) 気密封止パッケージ部材及びその製造方法、並びに、該気密封止パッケージ部材を用いた気密封止パッケージの製造方法
TW200525564A (en) Electrode paste, ceramic electronic component and method for producing same
JP2005259845A (ja) 導電性ペーストによるビア充填方法
JP2007115852A (ja) セラミック基板の製造方法
JP5316227B2 (ja) コンデンサ、配線基板およびそれらの製造方法
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP5268847B2 (ja) 配線基板およびその製造方法
JP2020053587A (ja) 多層基板及び部品実装基板、並びに、それらの製造方法
JP2007142223A (ja) セラミック基板の製造方法
WO2022138271A1 (ja) インターポーザ基板及び該インターポーザ基板を用いたデバイスの製造方法
JP2006229036A (ja) 回路基板及び回路基板製造方法
JP2005086017A (ja) セラミック基板の製造方法
TWI538588B (zh) 氣密金屬導孔之製造方法
JP2010056535A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160614

R150 Certificate of patent or registration of utility model

Ref document number: 5955300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250