TWI541949B - 貫穿電極及使用該貫穿電極的多層基板的製造方法 - Google Patents

貫穿電極及使用該貫穿電極的多層基板的製造方法 Download PDF

Info

Publication number
TWI541949B
TWI541949B TW103138152A TW103138152A TWI541949B TW I541949 B TWI541949 B TW I541949B TW 103138152 A TW103138152 A TW 103138152A TW 103138152 A TW103138152 A TW 103138152A TW I541949 B TWI541949 B TW I541949B
Authority
TW
Taiwan
Prior art keywords
electrode
substrate
metal
bump
metal film
Prior art date
Application number
TW103138152A
Other languages
English (en)
Other versions
TW201535628A (zh
Inventor
小柏俊典
村井博
兼平幸男
Original Assignee
田中貴金屬工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 田中貴金屬工業股份有限公司 filed Critical 田中貴金屬工業股份有限公司
Publication of TW201535628A publication Critical patent/TW201535628A/zh
Application granted granted Critical
Publication of TWI541949B publication Critical patent/TWI541949B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Micromachines (AREA)

Description

貫穿電極及使用該貫穿電極的多層基板的製造方法
本發明係關於一種貫通電極，其應用於各種電器、電子設備的電路基板。詳細而言，係關於一種具有密封功能以抑制來自貫通電極部分之洩漏的貫通電極。
作為將半導體元件安裝至各種電器、電子設備中所使用之電路基板的半導體元件等的方法，有人採用在多層化之電路基板上形成貫穿電極(penetration electrode)，以將元件安裝在該等電路基板的方法。這樣的安裝製程，對於實現電路基板的高功能化與高密度化兩方面是有用的，且在往後亦具有多種用途的高度可能性。
本案發明人，開發下述方法以作為如上所述的貫通電極的形成手段：將由既定粒徑、純度的金屬粉末與有機溶劑所構成的金屬膏填充至貫通孔並將其燒結所得的燒結體使用為電極的方法。該燒結體，係藉由使微小的金屬粉末逐漸塑性變形而牢固地鍵結所形成，其因為較緻密而具有可作為電極的功用。另外，該根據本案發明人之貫通電極，係使用與一般用以形成電極的金屬膏不同的不含玻璃料的金屬膏，故可排除電極內部成為雜質的有機物，使得電特性亦為良好。
【先行技術文獻】 【專利文獻】
【專利文獻1】日本特開2005-109515號公報
另外，安裝於基板的元件，如各種感測器元件(MEMS元件等)，許多是必須在安裝之後，實施將元件與外部氛圍隔絕之密封處理的元件。在製造包含此種元件的電路基板時，必須以適當的密封材料，將元件的周圍密封，並使配線貫通密封材料，而使元件與貫通電極連接(第六(a)圖)。然而，若配線長度增加，則可能因為該電阻而使得高頻信號之傳送受到影響，進而無法充分發揮元件性能。
將「使貫通電極與元件之間隔縮短，以在密封區域內形成貫通電極」這樣的方法作為縮短配線長度之對策係為有效(第六(b)圖)。特別在此情況中，必須從後方對於貫通電極實施用以防漏的密封處理。由上述本案發明人所發明之燒結體所構成的貫通電極，雖為緻密材質，但無法說是完全的塊體，可能因為這樣情況而使內部包含粗大的細孔。因此，可能透過貫通電極而使得氣密被破除，故必須對於貫通電極表面實施鍍敷處理等的密封處理。這種電極形成後的密封處理，因為使電路基板之製造步驟複雜化，而導致成本增加。
於是，本發明提供一種貫通電極，其係可用於多層構造之電路基板的貫通電極，在可縮短元件之配線長度的同時，亦可對應氣密封裝。另外，亦揭示應用該貫通電極之電路基板的安裝方法。
本案發明人等，為了解決上述課題而進行詳細研討，首先，對於上述本案申請人提出之燒結體所構成的貫通電極的特性，進行研討。根據該研討結果，本案申請人提出之燒結體所構成的貫通電極中，根據所應用之金屬粉末的純度、粒徑，即使在成為燒結體之後，亦可更藉由接受加壓處理，來提升緻密性。此加壓所造成的緻密性的提升，除了金屬粒子(粉末)的塑性變形、鍵結之類的物理變化，亦因為加壓與加熱所施加之熱能所造成的再結晶，而使得金屬組織有所變化。接著，因為再結晶而形成的部位，亦可發揮與塊體相同的高氣密性。
於是本案發明人等，針對燒結體所構成的貫通電極之端部，想到以下技術：對於面積大於相同燒結體所構成之貫通電極的基板表面，使其具有凸狀而與凸塊一體成形(第一(a)圖)。吾人認為，若將具有該凸塊的貫通電極形成於基板，並在安裝元件、配線之後，對上層基板加壓，則從上下方向被束縛的凸塊的外圍部分，因為加壓而產生緻密化的效果(第一(b)圖)。因此發現，該部位具有作為密封材料的功用，可抑制來自貫通電極的洩漏。
接著，本案發明人等，在針對具備凸塊的貫通電極，其壓縮變形後的組織進行研討時，發現凸塊外圍部呈現緻密化，另一方面，凸塊與基板的接觸面則產生較大的細孔。在殘留這種粗大之細孔的情況下，會損及作為密封構件的可靠度。
在凸塊與基板的接觸面所產生的粗大細孔，被認為係導致金屬粉末之鍵結、再結晶不足的原因。而對於此原因詳細研討，本案發明人 等推論，係因為凸塊與基板的密合性不足。
於是，本案發明人等，針對設於貫通電極端部的凸塊與基板的接觸面，形成既定的金屬膜(第二圖)。藉由設置這樣的金屬膜，在燒結體與金屬膜的接合界面，因為熱擴散而產生高度的密合，進而促進再結晶化。另外，塊狀的金屬膜，亦因為加壓而相對於基板充分密合，進而可發揮密封的功用。接著，該等功用，因為上述之凸塊外圍部分的緻密化，使得凸塊可發揮作為密封材料的功用。
亦即，本發明係由下述部分所構成的貫通電極：貫通部，其在設於具有貫通孔之基板的貫通電極中，貫通該貫通孔；凸塊部，其形成於該貫通部的至少一端部，其面積大於貫通電極；及至少一層金屬膜，形成於該凸塊部與該基板的接觸面上；該貫通電極部及該凸塊部，係以「對於選自純度為99.9重量%以上、平均粒徑為0.005μm~1.0μm的金、銀、鈀、鉑的一種以上的金屬粉末進行燒結而成的燒結體」所形成；該金屬膜，係由純度99.9重量%以上的金、銀、鈀、鉑的任一項所形成。
以下，詳細說明本發明。構成本發明之貫通電極的貫通部，對於確保多層基板中的基板之間的導電性的貫通電極來說，係主要的構成。貫通部的尺寸，因為係因應設於基板之貫通孔的直徑、長度(深度)來設定，故並無特別限制。
接著，在貫通部的一端或是兩端，具備面積大於貫通部的凸塊部。如上所述，凸塊部因為在與多層基板接合時被加壓，而使其周圍部分產生再結晶化，藉此具有作為密封材料的功用，而可抑制來自貫通電極的洩漏。另外，凸塊部，因為與基板上的元件電性連接，亦可發揮「藉由 貫通而隔著極以確保與多層基板的基板之間導通」這樣的功效。
凸塊部的尺寸，其横向之寬度必須大於貫通電極，較宜為貫通電極之寬度(徑)的1.5~10倍。若寬度太小，則作為密封材料的再結晶區域變薄，而可能導致洩漏。若寬度過大，雖密封區域變厚，但導致占有面積變大，並不實用。另外，對於凸塊部的厚度(高度)並未特別規定，可因應基板間的間隔設定。較宜為凸塊部之寬度(直徑)的0.1~2.0倍。凸塊部的剖面形狀為圓形、矩形等，並未特別限制。
本發明之貫通電極的貫通部及凸塊部，皆由金屬粉末的燒結體所構成。該燒結體的形成過程於後段中詳述，而其係對於「選自純度為99.9重量%以上，平均粒徑為0.005μm~1.0μm的金、銀、鈀、鉑的一種以上的金屬所構成之金屬粉末」進行燒結者。用以形成燒結體的金屬粉末的條件，要求高純度的金屬，若純度低則粉末硬度上升，則在成為燒結體之後，難以進行變形、再結晶化，可能無法發揮密封作用。此外，如後所述，係使用金屬粉末與溶劑所構成的金屬膏來形成燒結體，其中並不含有玻璃料。因此，所形成之貫通電極(貫通部及凸塊部)，係與粉末相同的高純度金屬所構成。具體而言，係以純度為99.9重量%以上的金屬所構成。
接著，本發明之貫通電極，關於與凸塊之基板的接觸面，在凸塊與貫通部的接合部分周圍，具備形成框狀的金屬膜。該金屬膜，係為了「在多層基板接合時，使凸塊與基板的密合性提升，而賦予燒結體均勻的加壓，進而引發適當之再結晶化」所形成。
凸塊上的金屬膜，係純度在99.9重量%以上的金、銀、鈀、鉑的任一項所構成。與金屬粉末進行熱擴散，而發現高度的密合狀態。使 純度為99.9重量%以上，係因為在純度比其低的情況中，於加熱時金屬膜中的雜質成為氧化膜而擴散至金屬膜表面，可能阻礙接合。金屬膜，較宜與構成貫通電極之金屬粉末的金屬為相同材質的金屬。
金屬膜的厚度宜為0.005~2.0μm。金屬膜，為了確保相對於凸塊的密合性，宜為塊體的金屬所構成，並宜為以鍍敷(電鍍、無電鍍敷)、濺鍍、蒸鍍、CVD法等所形成者。又，金屬膜可為僅以一層所構成者，亦可具有多層構造。例如，可在基板側形成鉑膜，亦可在其上的凸塊側形成金膜。在作為多層構造的情況中，宜在凸塊側，形成材質與構成貫通電極之金屬粉末的金屬相同的金屬膜。
又，金屬膜亦可直接形成於基板上，亦可隔著基底膜進行成膜。基底膜係為了提升金屬膜與基板之密合性而形成。作為基底膜，宜為鈦、鉻、鎢、鈦-鎢合金、鎳所構成者。基底膜宜為電鍍、濺鍍、蒸鍍、CVD法等所形成者，其厚度宜為0.005~2.0μm。
接著，作為以上說明的本發明之貫通電極的製造方法，對於具有貫通孔的基板，首先，在貫通孔周圍形成金屬膜，之後，在貫通孔中填充包含金屬粉末的金屬膏，並藉由燒結所形成。
金屬膜的形成，如上所述，以使用電鍍法、濺鍍、蒸著、CVD法等。其係因為可調整膜厚，且容易控制成膜區域。
用以形成貫通電極的金屬膏，其基本構成，係由選自純度為99.9重量%以上，平均粒徑為0.005μm~1.0μm的金、銀、鈀、鉑之一種以上的金屬粉末與有機溶劑所構成。使金屬粉末的純度為99.9%以上，係因為如上所述，除了考慮作為燒結體時的變形能、再結晶化，亦考慮確保其導電 性。另外，使金屬粉末的平均粒徑在0.005μm~1.0μm，係因為超過1.0μm的粒徑之金屬粉在填充至微小之貫通孔時，產生較大的間隙，而最後無法確保必要的導電性，而若粒徑未滿0.005μm，則在金屬膏中容易凝集，難以填入貫通孔。
作為金屬膏中所使用的有機溶劑，宜為酯醇、松油醇、松油、丁基卡必醇乙酸酯、丁基卡必醇、卡必醇、全氯乙烯。該等溶劑，對於光阻的攻擊性較低，且可在較低的溫度(未滿50℃)揮發，而可使金屬膏塗布後的乾燥更為容易。特別是全氯乙烯，可在室溫下進行乾燥，故為特佳。
塗布之金屬膏的金屬粉末與有機溶劑的摻合比例，宜為金屬粉末80~99重量%、有機溶劑1~20重量%，以進行摻合。依此比例，係因為可防止金屬粉末的凝集，且將充分的金屬粉末供給至電極的形成。
又，本發明中所使用的金屬膏，亦可包含添加劑。作為該添加劑，可選自丙烯酸系樹脂、纖維素系樹脂、醇酸樹脂中的一種以上。例如，作為丙烯酸系樹脂，可舉例如甲基丙烯酸甲酯聚合物；作為纖維素系樹脂可舉例如乙基纖維素；作為醇酸樹脂可舉例如鄰苯二甲酸酐樹脂。該等的添加劑，具有在金屬膏中抑制金屬粉末凝集的作用，使得金屬膏成為均質的材料。添加劑的添加量，其比例相對於金屬膏宜為2重量%以下。一方面可維持穩定的凝集抑制效果，一方面使金屬粉含量在充分填充至貫通孔的範圍內。
然而，本發明中所使用的金屬膏，與廣泛使用於在基板表面形成配線圖案等的一般金屬膏不同，其不含玻璃料。不將玻璃料混入金屬膏，係因為在形成緻密之貫通電極的同時，不會在電極中殘留阻礙再結晶 化的雜質。又，構成金屬膏的有機溶劑等的金屬粉末以外之成分，因為在填充後的乾燥、燒結步驟中消失，故不會成為如玻璃料般的阻礙原因。
對於將金屬膏填入基板的貫通孔，係對基板上供給適量的金屬膏。此時，可應用旋塗法、網版印刷法、噴墨法，將膏滴下後以刮刀等將其展開的方法等。然而，為了形成適當的貫通電極，宜在供給適量的金屬膏之後，對金屬膏施予既定頻率的機械振動。本發明中所應用的金屬膏，係僅在有機溶劑中分散金屬粉末者，因為缺乏流動性故難以均勻地移動，為了在貫通孔中無間隙地填充金屬膏，宜施加機械振動。
對金屬膏所施加的機械振動的頻率為60Hz~100kHz。藉由該範圍的振動，可消除金屬膏流動性的不良。接著，更宜為100Hz~30kHz。這是為了全面地塗布展開於基板上。
作為將金屬膏塗佈於基板上的具體方法，宜在對基板供給金屬膏之後，或一邊供給，一邊使金屬膏接觸以上述頻率進行振動的刀片(刮刀)，以使其塗布展開於基板整體。藉由直接對金屬膏施予機械振動，對於金屬膏中的金屬粉末施加振動，以提升其流動性。從此目的來看，宜僅對金屬膏賦予機械振動，另外，為了維持上述範圍內的頻率，宜以避免與刀片接觸的方式維持基板。該刀片前端與基板之距離(間距)宜為50~200μm。又，此處的基板，包含其表面為形成有光阻層、導電膜之狀態的基板。因此，刀片前端與基板的間距，係指與基板最表面的距離。
更進一步，作為使金屬膏完全填入貫通孔以外的更佳的態樣，係將貫通孔減壓以吸引金屬膏。作為貫通孔的減壓方法，宜在基板的背面(塗佈金屬膏之面的反面)進行減壓，宜為-10~-90kPa。藉由以上對於金 屬膏所進行的機械振動及貫通孔的減壓，使金屬膏填充於貫通孔，以在形成貫通部的同時，形成凸塊。
在對於基板進行金屬膏的填充之後，宜進行金屬膏的乾燥。若在填充後馬上進行燒結，則因有機溶劑揮發所造成的氣體產生變得急遽，而產生孔穴，進而影響燒結體的形狀。另外，一旦進行乾燥，則可暫時固定貫通孔中的金屬粉末，而可確保後述去除光阻等時的處理性。該乾燥步驟中，乾燥溫度宜為100℃以下，亦可為室溫左右。
在燒結金屬膏時的加熱溫度，宜為150~300℃。若未滿150℃，則無法充分地將貫通孔內的金屬粉末燒結，若超過300℃，則過度進行燒結，導致金屬粉末之間過度進行頸縮(necking)而變得過硬，進而發生體積減少的情況。另外，若燒結溫度過高，則具有對於基板及其上的導電膜產生影響的疑慮。
以上的金屬膏塗布，係藉由燒結使得金屬粉末被燒結固化，而形成貫穿電極。上述條件中所形成的貫穿電極，並非與貫通孔壁面之間產生間隙者，另外，適度地緻密化而成為良好的導體。
又，本發明中所應用的基板，並未特別限定。關於貫通孔，其孔徑可與具細微孔洞者對應，而可對於5~50μm左右的細微孔進行填充。另外，亦可對應預先在基板上形成光阻、感光性薄膜等的遮罩之情況。此情況中，在塗布金屬膏(充填)之後，宜在使金屬膏乾燥之後，去除遮罩膜。如上所述，乾燥溫度可為較低的溫度，在該溫度下，遮罩膜不會受到損傷。接著，乾燥後的金屬粉末為暫時固定的狀態，即使在此時去除遮罩，貫通孔內的金屬粉末亦不會脫落。因此，藉由依序進行乾燥、遮罩去除、燒結， 可有效率地形成貫通電極。
藉由使用具備以上所說明之貫通電極的基板，一方面可在基板上進行半導體元件的密封與有效率地安排配線，一方面可製造多層構造的積層基板。作為該積層基板的製造步驟，將本發明之附貫通電極的基板與其他適用之基板重疊，並在加熱氛圍下進行加壓，藉此可產生貫通電極的緻密化、接合，以作為多層基板。作為此時的密封、接合條件，加熱溫度可為80~300℃、加壓條件可為30~300MPa，較佳的態樣，係加熱溫度為150~250℃，加壓條件為60~250MPa。另外，該接合處理時間宜為0.5~3小時。又，該多層基板製造中，宜在與應用的其他基板之凸塊接合的位置，形成與本發明中的金屬膜相同的金屬膜(電極)。此部位係為了確保凸塊的密合性，以確保其密封能力。
如以上所說明，本發明之貫通電極，除了作為電極的功能，亦具有密封作用，故在進行MEMS元件等的安裝時，適合作為氣密封裝所必要的元件。根據本發明，可達成基板構成的多層化、縮短元件之配線長度，而能夠有效地發揮元件的電特性。
第一圖係說明凸塊之緻密化的圖。
第二圖係說明本發明之貫通電極之一態樣的圖。
第三圖係說明本實施態樣中的貫通電極之製造步驟的圖。
第四圖係說明本實施態樣之應用貫通電極之多層基板安裝步驟的圖。
第五圖係本實施態樣No.7之貫通電極的組織影像。
第六圖係考慮使用貫通電極之氣密封裝的以往的多層基板之安裝步驟的一例。
以下，說明本發明的較佳實施態樣。本實施態樣中，使金屬粉末、金屬膜的材質變化，以在矽基板上製造貫通電極，並討論其密封性能。於第三圖中說明本實施態樣中的貫通電極之製造步驟。
首先，調整作為構成電極之燒結體原料的金屬膏。金屬膏係使用將以濕式還原法製造的金屬粉末混入有機溶劑，即全氯乙烯以進行調整者(金粉末的混合量為90重量%)。
又，對於預先形成直徑20μm的貫通孔之基板(材質為矽；尺寸為30mm×20mm厚度250μm)，並在兩面貼合感光性薄膜(20μm)，之後對貫通孔周圍(直徑60μm)進行曝光(以波長405nm的直描曝光機，40mJ/cm2)，並進行顯影，以使其開口。此時，感光性薄膜與基板的段差，相當於貫通電極上之凸塊的高度，凸塊的尺寸係高度20μm、直徑60μm。接著，對於該經光阻處理的基板，以濺鍍法形成作為基底膜的Ti(0.05μm)，接著形成金屬膜(第三(b)圖)。
接著，在基板上滴下上述的金屬膏，並以頻率300Hz振動的矽刀片(刀片寬度30mm)，將其塗布展開於基板的整個面(第三(c)、(d)圖)。另外，該金屬膏的塗布步驟，係在使基板背面為減壓氛圍(-10kPa~-90kPa)下進行，故可將基板塗布面的膏吸入貫通孔。第三(d)圖的狀態下，以100℃將基板整體乾燥1小時，之後去除感光性薄膜，藉此形成在貫通孔中填充金屬粉末的貫通電極的形狀(第三(e)圖)。
之後，以230℃加熱兩小時，使金屬粉末燒結，以製造貫通電極(第三(f)圖)。
如以上所述，第四圖中顯示使用所製造之具備貫通電極的基板的積層基板之安裝步驟。此實施例中，係將ASIC(Application Specific Integrated Circuit)基板，與預先形成配線圖案、元件安裝、設置密封材料的MEMS基板疊合者。貫通電極係設於MEMS基板。
如第四(a)圖所示，在將各基板重疊配置之後，於加熱氛圍下，從上下雙方施加載重，以對於構成貫通電極的燒結體進行壓縮(第四(b)圖)。藉由此加壓，可將貫通孔周圍的凸塊燒結體部分緻密化，同時提升燒結體與金屬膜的密合性(第四(c)圖)。結果，對於貫通電極之凸塊燒結體形成環狀的再結晶區域。藉此，可抑制來自MEMS基板側及ASIC基板側的洩漏。
又，此實施例中，在MEMS基板外圍部分鋪設與構成貫通電極之金屬粉末相同的金屬粉末之燒結體，以作為密封材料(第四(a)圖)。藉由使用該燒結體所構成的密封材料，可在將貫通電極壓縮的同時，完成MEMS基板上之MEMS元件的氣密封裝。
以上述步驟為基礎，變更貫通電極的構成材料以製造貫通電極，並進行積層基板的安裝(安裝步驟的條件：200MPa，250℃，30分鐘)。接著，對於安裝基板(樣品數n=3)，進行氦氣洩漏測試(鐘罩法；bell jar)，以進行密封性能的評價。該評價中，將氦洩漏速率為10-9Pa‧M3/s以下視為合格。該評價結果顯示於表1。
從表1可確認，適當調整金屬粉末及金屬膜之構成的貫通電極，可發揮良好的密封性能。金屬粉末的純度低的情況(No.5)及粒徑過大的情況(No.6)中，氣密性低落。另外，關於金屬膜，在過薄的情況(No.4)中，其氣密性低落。更進一步，在未設置金屬膜而僅形成基底膜(TI)的情況(No.7) 中，氣密性亦低落。該等的氣密性低落，被認為係因為凸塊相對於基板的密合性不足而產生粗大細孔。第五圖係顯示不使用No.7之金屬膜的貫通電極之組織觀察的結果。凸塊的中央外圍部，相對於呈現緻密組織者，其在與基板的界面上產生粗大的細孔。
【產業上的可利用性】
本發明作為用以形成各種電器、電子設備的電路基板中所設置的積層基板之貫通電極係為有用。本發明可對應未來加速進行的電路基板的小型化、高積體化。

Claims (5)

  1. 一種貫通電極，係設於具有貫通孔之基板上的貫通電極，其特徵為：該貫通電極由下述構件所形成：貫通部，貫通該貫通孔；凸塊部，形成於該貫通部的至少一端部，其面積大於貫通電極；及至少一層的金屬膜，形成於該凸塊部與該基板的接觸面上；該貫通部及該凸塊部，係由將選自純度99.9重量%以上、平均粒徑0.005μm~1.0μm之金、銀、鈀、鉑的一種以上之金屬粉末進行燒結所構成之燒結體所形成；該金屬膜係由純度99.9重量%以上的金、銀、鈀、鉑的任一項所構成；該金屬膜的厚度為0.005~2.0μm。
  2. 如申請專利範圍第1項之貫通電極，其中，凸塊部的直徑係貫通部的1.5~10倍。
  3. 如申請專利範圍第1項之貫通電極，其中，金屬膜與基板之間，具備鈦、鉻、鎢、鈦鎢合金、鎳之任一項所構成的基底膜。
  4. 如申請專利範圍第2項之貫通電極，其中，金屬膜與基板之間，具備鈦、鉻、鎢、鈦鎢合金、鎳之任一項所構成的基底膜。
  5. 一種多層基板的製造方法，其係將具備如申請專利範圍第1至4項中任一項之貫通電極的基板與其他基板接合以製造多層基板的方法，其特徵為：將其他基板與該基板重疊配置，一邊將其加熱至80~300℃，一邊 從一方向或是從雙方向以30~300MPa加壓，以使該貫通電極緻密化。
TW103138152A 2013-11-13 2014-11-04 貫穿電極及使用該貫穿電極的多層基板的製造方法 TWI541949B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234562A JP5955300B2 (ja) 2013-11-13 2013-11-13 貫通電極を用いた多層基板の製造方法

Publications (2)

Publication Number Publication Date
TW201535628A TW201535628A (zh) 2015-09-16
TWI541949B true TWI541949B (zh) 2016-07-11

Family

ID=53057356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138152A TWI541949B (zh) 2013-11-13 2014-11-04 貫穿電極及使用該貫穿電極的多層基板的製造方法

Country Status (8)

Country Link
US (1) US20160272488A1 (zh)
EP (1) EP3070738B1 (zh)
JP (1) JP5955300B2 (zh)
KR (1) KR101832639B1 (zh)
CN (1) CN105723506B (zh)
ES (1) ES2698621T3 (zh)
TW (1) TWI541949B (zh)
WO (1) WO2015072422A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI811895B (zh) * 2020-12-25 2023-08-11 日商田中貴金屬工業股份有限公司 中介層基板及使用該中介層基板的裝置之製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6682235B2 (ja) * 2014-12-24 2020-04-15 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP6630053B2 (ja) * 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
JP6491032B2 (ja) 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
JP6348534B2 (ja) * 2016-04-21 2018-06-27 田中貴金属工業株式会社 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
JP6738760B2 (ja) * 2017-04-13 2020-08-12 田中貴金属工業株式会社 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
CN109524483B (zh) * 2018-11-26 2021-05-28 西安交通大学 多粒径复合导电银浆电极的高频微振网络化密实方法
JP7314515B2 (ja) * 2019-01-28 2023-07-26 株式会社レゾナック 電子部品装置を製造する方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350376A (ja) * 1993-01-25 1994-12-22 Matsushita Electric Ind Co Ltd 気密封止された圧電デバイスおよび気密封止パッケージ
JP2001102756A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 多層配線基板及びその製造方法
JP2001102766A (ja) * 1999-09-30 2001-04-13 Oki Electric Ind Co Ltd ストッパ機構
JP2005109515A (ja) 2004-11-10 2005-04-21 Fujikura Ltd 微細孔金属充填基板
JP2009152496A (ja) * 2007-12-21 2009-07-09 Fujikura Ltd プリント配線板の製造方法
JP5400543B2 (ja) * 2009-09-24 2014-01-29 田中貴金属工業株式会社 回路基板の貫通電極の形成方法
JP4795488B1 (ja) 2011-01-18 2011-10-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
JP2013206765A (ja) * 2012-03-29 2013-10-07 Tanaka Kikinzoku Kogyo Kk ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI811895B (zh) * 2020-12-25 2023-08-11 日商田中貴金屬工業股份有限公司 中介層基板及使用該中介層基板的裝置之製造方法

Also Published As

Publication number Publication date
TW201535628A (zh) 2015-09-16
US20160272488A1 (en) 2016-09-22
JP2015095572A (ja) 2015-05-18
EP3070738B1 (en) 2018-11-07
KR101832639B1 (ko) 2018-02-26
EP3070738A1 (en) 2016-09-21
ES2698621T3 (es) 2019-02-05
JP5955300B2 (ja) 2016-07-20
WO2015072422A1 (ja) 2015-05-21
EP3070738A4 (en) 2017-06-21
CN105723506A (zh) 2016-06-29
KR20160074001A (ko) 2016-06-27
CN105723506B (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
TWI541949B (zh) 貫穿電極及使用該貫穿電極的多層基板的製造方法
JP5363839B2 (ja) バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
JP5931246B1 (ja) パッケージの製造方法及び該方法により製造されるパッケージ
KR101655638B1 (ko) 금속 배선 형성용 전사 기판 및 상기 전사용 기판에 의한 금속 배선의 형성 방법
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
KR101380002B1 (ko) 금속 배선 형성용 전사 기판 및 상기 전사용 기판에 의한 금속 배선의 형성방법
WO2020202971A1 (ja) 接合材料及び接合構造
KR101842817B1 (ko) 기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법
JP2019220641A (ja) 接合体の製造方法
JP6738760B2 (ja) 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
JP2006100422A (ja) 積層コンデンサ及びその製造方法
CN104425052A (zh) 功能性材料
KR20180119648A (ko) 관통 구멍의 밀봉 구조 및 밀봉 방법, 그리고 관통 구멍을 밀봉하기 위한 전사 기판
JP2022101851A (ja) インターポーザ基板及び該インターポーザ基板を用いたデバイスの製造方法
JP2004296737A (ja) 半導体素子の配線方法及び装置