TWI622136B - 貫通孔的密封構造及密封方法，以及用於密封貫通孔的轉寫基板 - Google Patents

貫通孔的密封構造及密封方法，以及用於密封貫通孔的轉寫基板 Download PDF

Info

Publication number
TWI622136B
TWI622136B TW106112247A TW106112247A TWI622136B TW I622136 B TWI622136 B TW I622136B TW 106112247 A TW106112247 A TW 106112247A TW 106112247 A TW106112247 A TW 106112247A TW I622136 B TWI622136 B TW I622136B
Authority
TW
Taiwan
Prior art keywords
sealing
metal
hole
metal film
substrate
Prior art date
Application number
TW106112247A
Other languages
English (en)
Other versions
TW201804572A (zh
Inventor
小柏俊典
佐佐木裕矢
宮入正幸
Original Assignee
田中貴金屬工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 田中貴金屬工業股份有限公司 filed Critical 田中貴金屬工業股份有限公司
Publication of TW201804572A publication Critical patent/TW201804572A/zh
Application granted granted Critical
Publication of TWI622136B publication Critical patent/TWI622136B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Powder Metallurgy (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本發明是有關於密封構造，該密封構造，包含：形成密封空間的一組的基材、形成在至少一個基材且與密封空間連通的貫通孔、以及密封貫通孔的密封構件。本發明中具備：在形成有貫通孔的基材的表面上，由金等的塊狀金屬所形成的襯底金屬膜。而且，密封構件是接合於襯底金屬膜且密封前述貫通孔，包含：接合於襯底金屬膜之由純度99.9質量%以上的金等的金屬粉末的壓縮體形成的密封材料、以及接合於密封材料之由金等的塊狀金屬所形成的蓋狀金屬膜。並且，密封材料係包含：與襯底金屬膜接觸的外周側的緻密化區域、以及接觸於貫通孔的中心側的多孔質區域。此緻密化區域是任意剖面之空隙率，以面積率計，為10%以下。

Description

貫通孔的密封構造及密封方法，以及用於密封貫通孔的轉寫基板
本發明是有關於應用於MEMS裝置及半導體裝置等的須要氣密式密封的封裝構件的密封構造。詳細來說，有關於用來對於設置有與搭載元件的密封空間連通的貫通孔的基材，將貫通孔閉塞且將密封空間進行氣密式密封的構造。
壓力感測器、加速度感測器等的MEMS(Micro Electro Mechanical Systems)裝置及各種半導體裝置，為了防止空氣中的濕氣或氧所造成的元件的氧化或劣化，所以在封入於封裝的狀態下使用。就該封裝的製造製程而言，將成為蓋體的蓋重疊於元件固定的基底而將兩者接合進行氣密式密封。硬銲材料預先熔接於蓋，可以藉著使硬銲材料再度熔融與基底接合來形成內部的密封空 間。
如上述般使用硬銲材料將基底和蓋接合的情況下，藉由於硬銲材料的熔融時微量含有的氣體成分的釋出，有空間內部的真空度暨清淨度變化的可能性。在此，氣密式密封封裝的內部空間的真空度暨清淨度是依據應用的元件等級來設定。而且，視元件的種類，也有即使是在密封空間內亦不允許殘留極微量的氣體成分的情形。
因此，在形成密封空間後，用來作為可調整內部的真空度暨清淨度的密封構造，有貫通孔預先設定在蓋或基底。已知在此密封構造，在將蓋和基底予以接合後，將密封空間內排氣成真空，將硬銲材料充填於貫通孔而密封貫通孔的構造(專利文獻1)。
[先前技術文獻] [專利文獻]
專利文獻1 日本特開2007-165494號公報
專利文獻2 日本特許第5065718號說明書
在設定有上述貫通孔的密封構造中，即使在將基底和蓋接合時從硬銲材料釋出氣體成分，之後仍可藉著進行排氣處理提高密封空間的真空度。然而，即使是此密封構造仍會擔憂使用於閉塞貫通孔的硬銲材料的影響。 雖然貫通孔密封用的硬銲材料的使用量不多，但對於密封要求高度的真空度暨清淨度的元件的情況下可能成為問題。另外，以硬銲材料密封貫通孔時，熔融的硬銲材料侵入密封空間內，最糟的情況下，甚至有附著於元件且損壞元件的危險性，而成為擔憂硬銲材料的影響的主要原因。
並且，硬銲材料雖取決於其種類但有作業溫度變高的傾向。就封裝密封用的硬銲材料而言，一般是使用信賴性暨耐食性良好的Au-Sn系硬銲材料。AuSn系硬銲材料的熔點約280℃前後，密封作業溫度大多設定在300℃以上。如果從封裝內的元件保護的觀點來看，封裝的加熱較佳為低溫。
而且，為了對應於近年的對於各種裝置的小型化暨薄型化的要求，該些製造程序也出現變化。就對於裝置的元件的安裝手法而言，從將晶片封裝於每個製造的基底暨蓋的既存方式，發展至對應於晶圓級封裝。晶圓級封裝是指不使晶圓與晶片分離，在晶圓上完成從密封材的設置至裝置的組裝為止的程序。因而，在晶圓級封裝中，有在一片晶圓上設定有複數的密封區域的情形。而且，有必要將設定在一片晶圓的複數的密封區域同時密封。現在，須要可以靈活對應於如此般的程序的密封方法。
本發明是根據上述般的背景所發明，其目地在於提供針對謀求貫通孔應用的密封空間的氣密式密封的密封構造，可抑制密封空間內的污染並且在低溫達成的密封構造。另外，也揭示可對於晶圓級封裝般的複數設定的 密封空間有效率地進行密封的方法。
解決上述課題的本發明是一種密封構造，包含：形成密封空間的一組的基材、形成在前述一組的基材的至少一個且與前述密封空間連通的至少一個貫通孔、以及密封前述貫通孔的密封構件；其特徵為：在形成有前述貫通孔的前述基材的表面上具備襯底金屬膜，該襯底金屬膜係利用由金、銀、鈀、鉑中至少其中一種所形成的塊狀金屬所製成，且形成為至少包圍前述貫通孔的周邊部；前述密封構件是接合於前述襯底金屬膜且密封前述貫通孔；前述密封構件係利用以下所構成：接合於前述襯底金屬膜之利用由純度99.9質量%以上的金、銀、鈀、鉑中選出一種以上的金屬粉末的壓縮體所製成的密封材料；以及接合於前述密封材料之利用由金、銀、鈀、鉑中至少其中一種所形成的塊狀金屬所製成的蓋狀金屬膜；前述密封材料係利用以下所構成：與前述襯底金屬膜接觸的外周側的緻密化區域、以及接觸於前述貫通孔的中心側的多孔質區域；前述緻密化區域是任意剖面之空隙率，以面積率計，為10%以下。
本發明所涉及的密封構造是應用既定的金屬粉末的壓縮體，作為用於密封貫通孔的密封構件。在此點上，與以硬銲材料為主體的先前技術相違。在此，關於在本案發明所應用的金屬粉末的壓縮體，本案申請人已經在 專利文獻2揭示作為密封材料的有用性。依據專利文獻2，此金屬粉末壓縮體是將藉著塗佈包含既定的純度、粒徑的金屬粉末和溶劑的金屬膏，且進行燒成所生成的金屬粉末燒結體來作為前驅物。而且，藉著加壓此前驅物亦即金屬粉末燒結體，產生緻密化而形成金屬粉末壓縮體。加壓所形成的燒結體的緻密化的機構，藉由金屬粉末的所謂塑性變形暨結合的物理的變化，以及藉由熱能所產生的所謂再結晶的金屬組織的變化的協同來進行緻密化。而且，如此形成的金屬粉末壓縮體，可期待發揮高氣密性，暗示將貫通孔作為密封構件的可能性。
但是，依據本發明者等的檢討，可得知將金屬粉末燒結體直接覆蓋於具有貫通孔的基材來壓縮的情況下，雖然與基材接觸的貫通孔周邊部的燒結體緻密化進行，但面向貫通孔的燒結體未充分壓縮且緻密化未充分進行。而且，確認在燒結體面向貫通孔的部分，殘留多孔質組織，如此將不能確保充分的氣密性。
並且，緻密化的貫通孔周邊部的燒結體，既使其本身緻密化成可以發揮密封效果的程度，與基材的接觸界面附近仍殘存間隙，且確認有氣密性不足的情況。
因此，本發明者等是利用金屬粉末燒結體，並且針對將貫通孔確實地氣密式密封的構造進行檢討。其結果，發現藉著將所謂襯底金屬膜和蓋狀金屬膜的兩個金屬膜配置於金屬粉末燒結體的上下後將金屬粉末燒結體導入，從該金屬粉末燒結體形成金屬粉末壓縮體，從而可成 為氣密性極高的密封構件。
若將所謂金屬粉末燒結體的多孔介質，一邊接觸於塊狀的金屬膜一邊壓縮，不僅形成緻密化的壓縮體，在與金屬膜的接觸界面上，將壓縮前存在的微小間隙壓扁而提昇緊貼性。因而，確保在金屬粉末壓縮體和基材的接觸界面附近的密閉性。另外，雖然在與金屬粉末壓縮體的貫通孔連通的區域上包含孔洞，但緊貼於其上方的塊狀的金屬膜(蓋狀金屬膜)作為牢固的蓋體來發揮氣密性。如此般本發明是一種密封構造，其特徵為：將兩個塊狀金屬膜(襯底金屬膜和蓋狀金屬膜)配置在金屬粉末燒結體的上下，以在該些之間形成的金屬粉末壓縮體作為主要構造。
以下，針對本發明所涉及的密封構造的各構造進行詳細說明。此外，在本發明中，形成密封空間的一組的基材，是指因為除了將構成氣密式密封封裝的基底和蓋予以組合的獨立封裝之外，還同時複數形成氣密式密封封裝，所以也包含複數設定有密封空間的基板的組合的概念。因為本發明也是可應用於晶圓級封裝的技術。一組的基材是指兩個以上的基材的組合的意思。
另外，本發明是有關於用來將連通於密封空間的貫通孔閉塞暨密封的密封構造，形成在基材的貫通孔的存在為前提。貫通孔在密封空間至少設定一個即可，其位置、尺寸、及形狀不做限制。並且，對於形成密封空間的一組基材，不限制設定在哪個基材。
本發明所涉及的密封構造，是在設置成包圍貫通孔的襯底金屬膜上，包含由既定的金屬粉末的壓縮體所成的密封材料和由接合於密封材料的蓋狀金屬膜所成的密封構件。襯底金屬膜是設置用來確保對於密封材料的基材的緊貼性，且使與基材的接合界面之氣密性提昇。此襯底金屬膜是包含金、銀、鈀、鉑的至少其中一個。為了與密封材料亦即金屬粉末互相進行高溫擴散來顯現緊貼狀態所以應用這些金屬。雖然襯底金屬膜的純度較佳為高純度，但即使不如金屬粉末壓縮體般的高純度亦可。較佳純度是99質量%以上。襯底金屬膜更佳為與構成貫通電極的金屬粉末的金屬同樣材質的金屬。襯底金屬膜是由塊體的金屬所成，較佳為藉由噴鍍(電鍍、無電鍍)、濺鍍、蒸鍍、CVD法等來形成。此外，在本發明中，塊體是指用來區別本發明的金屬粉末壓縮體及其前驅物亦即金屬粉末燒結體的狀態，且是所謂的bulk(塊)狀金屬。以溶解暨鑄造及析出法等製造的金屬，相對於該金屬的密度主旨為0.97倍以上的緻密質的金屬。
襯底金屬膜只要至少將貫通孔的周邊部包圍即可，也可以是緊沿貫通孔的外緣的框狀暨環狀的狀態。在此情況下，襯底金屬膜的寬較佳為與接合的密封材料同寬以上。另外，襯底金屬膜也可以形成在基材整面。
襯底金屬膜的厚度較佳為0.01μm以上10μm以下。其係表示用來確保對於基材的緊貼性的最低限的厚度，以及用於對應於裝置的小型化的上限的範圍。
另外，雖然襯底金屬膜可以直接成膜於基材表面，但也可以隔著其他的金屬膜來成膜。其他的金屬膜是指用於使對於襯底金屬膜的基材的接合性提昇的金屬膜。就其他的金屬膜的材質而言，較佳為由鈦、鉻、鎢、鈦-鎢合金、鎳、鉑、鈀的任一個所成。這些其他的金屬膜，較佳為藉由噴鍍、濺鍍、蒸鍍、CVD法等形成，且較佳為0.005μm以上10μm以下的厚度。
以上說明的接合於襯底金屬膜的密封構件是包含密封材料和蓋狀金屬膜。密封材料係包含：從純度99.9質量%以上的金、銀、鈀、鉑選出的一種以上的金屬粉末的壓縮體。此金屬粉末壓縮體較佳為藉著將從平均粒徑0.01μm以上1.0μm以下的金、銀、鈀、鉑選出的一種以上的金屬粉末燒結成的燒結體予以壓縮而形成。
由於密封材料是用於將貫通孔閉塞且將密封空間進行氣密式密封，因而其橫剖面積當然比貫通孔的橫剖面積大。密封材料的橫剖面的面積較佳為貫通孔的橫剖面的面積的1.2倍以上6倍以下。另外，密封材料的厚度較佳為0.1μm以上10μm以下。此外，在此的橫剖面積是指貫通孔的徑向的面積。
而且，在本發明所涉及的密封構造中，包含由金、銀、鈀、鉑的至少其中一個所形成的塊狀金屬的蓋狀金屬膜接合於密封材料。藉由蓋狀金屬膜來確保密封材料的上方的氣密性。如前述般，密封材料壓縮後在與貫通孔連通的中心部上仍為多孔質構造。蓋狀金屬膜藉著將此 多孔質部分的一端密封，成為用來結束貫通孔密封的構件(蓋)。
蓋狀金屬膜為了顯現與密封材料亦即金屬粉末良好的緊貼狀態所以應用由金、銀、鈀、鉑的至少其中一個所成的金屬。其純度較佳為高純度，但即使不如金屬粉末壓縮體般的高純度亦可。較佳純度是99質量%以上。蓋狀金屬膜較佳亦為與構成密封材料的金屬粉末的金屬同材質的金屬，且較佳為由塊體的金屬所成，藉由噴鍍(電鍍、無電鍍)、濺鍍、蒸鍍、CVD法等形成。蓋狀金屬膜的厚度較佳為0.01μm以上10μm以下。
而且，在本發明所涉及的密封構造中，包含金屬粉末壓縮體的密封材料的緻密性在接觸於襯底金屬膜的外周側的區域，與接觸於貫通孔的中心側的區域上不同。總之，密封材料是成為與貫通孔大致相等的剖面形狀的筒體，以及覆蓋其外周側面的筒體的雙重構造。在本發明中，將前者稱為多孔質區域，將後者稱為緻密化區域。在多孔質區域上殘留較多包含壓縮體的前驅物亦即金屬粉末燒結體的空隙(孔洞)。另一方面，在緻密化區域具有空隙幾乎消失的緻密的構造。如此般的緻密性不同產生的是由於在密封材料的形成過程中，在外周側的緻密化區域被襯底金屬膜和蓋狀金屬膜的雙方夾住的狀態下受到加壓所造成。在上下接觸於塊狀金屬膜的部分的金屬粉末，是從上下方向加壓且均勻地塑性變形暨再結晶化而增加緻密性。另一方面，由於在位於貫通孔的上方的部分，僅承受 來自於上方的蓋狀金屬膜的加壓而形成，因而成為殘留燒結體的孔洞的狀態。
依據本發明者等的檢討，藉著在包含如上述般緻密性不同的兩個區域的密封材料中，規範其中一方區域的緻密化區域的空隙的比例(空隙率)可發揮密封作用。具體而言，空隙率以面積率計為10%以下的緻密化區域可發揮充分的密封作用。在金屬粉末壓縮體，為了發揮密封作用故忌避空隙的存在是理所當然。當然，依據本發明者等，其比例未必須要為0%或可以近似於此程度。以討論密封效果時的重要事項而言，在於是否空隙互相聯繫且形成連續的空隙。依據本發明者等的檢討，在本發明所應用的由金屬粉末燒結體形成的壓縮體中，從維持密封特性的觀點來看允許的空隙率以面積率計最大為10%，若超過則無法確實地抑制空隙的連結，作為密封材料的功能降低。此空隙率更佳為5%以下。此外，有關空隙率的下限值，當然較佳為0%，但從密封製程的效率及實用的觀點來看，就下限值而言也可設為0.1%。
此外，對於緻密化區域的空隙率，不必規範密封材料的中心部的多孔質區域的空隙率。因為不期待在多孔質區域上發揮密封特性。但，在本發明形成上述緻密化區域時，多孔質區域的空隙率大多為20%以上30%以下。僅為參考，由於前驅物亦即金屬粉末燒結體的空隙率是30%以上40%以下，因而即使在此多孔質區域也產生某程度的緻密化。
有關以上的空隙率的測定，只須針對各區域進行剖面觀察，以其組織照片為依據來適當地測定空隙的比例即可。有關該情況的剖面觀察，只須在任意的部位上從任意的方向觀察即可。空隙率算出也可以使用圖像分析軟體等的計算機軟體。
接下來，針對應用本發明所涉及的密封構造的封裝的氣密式密封方法進行說明。在本發明中，將襯底金屬膜形成在形成有貫通孔的基材上，並且將二層構造(密封材料/蓋狀金屬膜)的密封構件予以接合，將貫通孔閉塞而將密封空間進行氣密式密封。密封構件的中心的要素亦即密封材料是將金屬粉末燒結體予以壓縮而形成。而且，密封材料的前驅物亦即金屬粉末燒結體，可以藉著使既定的粒徑的金屬粉末分散於溶劑的金屬膏燒結來形成。因而，將襯底金屬膜形成於基材的貫通孔且將金屬膏予以塗佈暨燒結，而且可以藉著在形成蓋狀金屬膜後進行加壓來形成本發明所涉及的密封構造。但，將複數的密封空間形成於晶圓級封裝般的一片的基材的情況下，逐個將密封構造形成在每個的貫通孔上算不上有效率。
因此本發明者等發現活用密封材料的前驅物亦即金屬粉末燒結體的特性，可以同時對於複數的貫通孔進行密封的方法。換言之，本發明所涉及的密封方法，其係包含：準備在與形成密封區域的基材的貫通孔的位置對應的位置上，具備蓋狀金屬膜和純度是99.9質量%以上且平均粒徑是0.01μm以上1.0μm以下之從金、銀、鈀、鉑 選出的一種以上的金屬粉末燒結而成的金屬粉末燒結體的轉寫基板的製程；在形成有貫通孔的前述基材的表面上，將襯底金屬膜形成為至少包圍貫通孔的周邊部的製程；將前述轉寫基板和前述基材對置重疊，以使前述金屬粉末燒結體接觸於前述襯底金屬膜且密封前述貫通孔的製程；以及推壓前述轉寫用基板，從前述封金屬粉末燒結體來形成密封材料並且接合於前述襯底金屬的製程。
在上述的本發明所涉及的密封方法中，準備與成為氣密式密封的對象的基材不同構件的基板(轉寫基板)，在此預先形成密封材料的前驅物的金屬粉末燒結體。而且，藉著在密封作業時將轉寫基板推壓於基材來進行加壓，一邊壓縮金屬粉末燒結體一邊將形成的密封材料轉寫於基材。應用此轉寫基板的密封方法是利用金屬粉末燒結體受到壓縮時，對於形成在成為密封對象的基材的襯底金屬膜產生較強接合力的特點的程序。而且，在轉寫基板的密封方法，藉著預先將蓋狀金屬膜和金屬粉末燒結體複數形成在轉寫基板，有可以將具複數貫通孔的基材的密封藉一次的轉寫操作來執行的好處。以下，針對利用本發明所涉及的轉寫基板的密封方法進行說明。
在密封方法中準備的轉寫基板，包含：基板；在與形成密封區域的基材的貫通孔的位置對應的位置上所形成的凸起部；至少形成在前述凸起部上方，包含由金、銀、鈀、鉑的至少其中一個所形成的塊狀金屬的蓋狀金屬膜；以及形成在前述蓋狀金屬膜上方的密封材料，該 密封材料包含純度是99.9質量%以上且平均粒徑是0.01μm以上1.0μm以下之從金、銀、鈀、鉑選出的一種以上的金屬粉末燒結而成的燒結體。
另外，本發明使用的轉寫基板，較佳為除了蓋狀金屬膜及金屬粉末燒結體之外，還在基板的凸起部和蓋狀金屬膜之間，具備包含氧化皮膜的轉寫膜。此轉寫膜是用於調整應從基材轉寫的蓋狀金屬膜和基板的結合力的金屬膜。換言之，就轉寫基板的基板材質而言，雖然可以應用矽、玻璃、陶瓷等，但蓋狀金屬膜的金、銀、鈀、鉑等的貴金屬薄膜與這些基板的構成材料的結合力過弱。因而，直接將蓋狀金屬膜形成在基板的情況下，有容易剝離的可能性。因此，形成對於基板和貴金屬薄膜的雙方接合性較佳的鉻、鈦、鎢、及這些金屬的合金的薄膜來抑制蓋狀金屬膜的剝離。但是，由於鉻及鈦等的金屬薄膜與貴金屬薄膜的緊貼性過高，因而如果使這些直接接觸，將損害作為轉寫基板的功能。因為蓋狀金屬膜和密封材料在密封作業時必須往具有貫通孔的基材側移動(轉寫)。因此，為了調整與蓋狀金屬膜的緊貼性，將氧化皮膜形成在鉻等的金屬膜表面的狀態者作為轉寫膜。
以上說明的轉寫基板，可以藉著在基板上的任意的位置形成凸起部，且將轉寫膜、蓋狀金屬膜、金屬粉末燒結體逐個積層於其上來製造。
轉寫基板的基板如上述所言，是包含矽、玻璃、陶瓷等的板材。此基板是在與成為密封對象的基材的 貫通孔位置對應的位置上具有凸起部。藉著形成凸起部而將密封材料等形成在其上，在後續的轉寫製程時在該部位優先產生加壓而有效地進行密封材料等的轉寫。而且轉寫基板的定位也容易。
凸起部較佳為其剖面積所對應的貫通孔的剖面積的1.2倍以上6倍以下。因為凸起部是用來使密封材料轉寫於貫通孔的構造構件，與密封材料大致相同尺寸。另外，凸起部的高度較佳為1μm以上20μm以下。在凸起部的形成時，雖然可以藉噴鍍等在基板上形成凸起，但也可以將基板予以蝕刻加工(乾蝕刻、濕蝕刻)或研削加工等而作為與基板一體的凸起部。
轉寫膜是利用鉻、鈦、鎢、及這些金屬的合金所構成的薄膜，可以藉由噴鍍(電鍍、無電鍍)、濺鍍、蒸鍍、CVD法等形成。而且，形成鉻等的金屬膜後，暫時將基板暴露於大氣中或氧氛圍中的氧化氛圍而在表面形成氧化皮膜。此氧化條件較佳為從室溫至200℃暴露於1小時~24小時左右的大氣。轉寫膜較佳為厚度0.001μm以上0.1μm以下，其中，氧化皮膜的厚度較佳為0.0001μm以上0.01μm以下。
任意形成轉寫膜後，形成蓋狀金屬膜。如上述所言，蓋狀金屬膜是包含純度99.9質量%以上的金、銀、鈀、鉑的塊體的金屬。較佳為藉由噴鍍(電鍍、無電鍍)、濺鍍、蒸鍍、CVD法等來形成。蓋狀金屬膜的厚度較佳為0.01μm以上10μm以下。
金屬粉末燒結體是純度99.9質量%以上且平均粒徑是0.01μm以上1.0μm以下之從金、銀、鈀、鉑選出的一種以上的金屬粉末所燒結成。此金屬粉末燒結體是藉著將包含上述純度和粒徑的金屬粉末及有機溶劑的金屬膏予以燒成所形成。而且是相對於構成的金屬粉末的塊體金屬的密度的比(燒結體/塊體金屬)為0.6~0.7左右的多孔介質。將金屬粉末的純度設為99.9%以上是因為考量在形成為燒結體及壓縮體時，促進金屬粒子的塑性變形和再結晶化。另外，將金屬粉末的平均粒徑設為0.01μm以上1.0μm以下是因為未滿0.01μm的粒徑，在金屬膏中容易凝集，不易均勻塗佈。因為粒徑超過1.0μm的金屬粉，難以形成氣密式密封所須的緻密的壓縮體。
就金屬膏使用的有機溶劑而言，較佳為酯醇、萜品醇、松油、二甘醇丁醚醋酸酯、丁基卡必醇、卡必醇、環己異龍腦酯(作為製品名有Terusolve MTPH：Nippon Terpene Chemicals,Inc製等)、2,4-二乙基-1,5-戊二醇(作為製品名有日香MARS：日本香料藥品株式會社製等)、二氫萜品醇(作為製品名有日香MHD：日本香料藥品株式會社製等)。此外，金屬膏也可以包含添加劑。就該添加劑而言，有從丙烯酸系樹脂、纖維素系樹脂、醇酸樹脂選出的一種以上。例如，就丙烯酸系樹脂而言，例如有甲基丙烯酸甲酯聚合物，就纖維素系樹脂而言，例如有乙基纖維素，就醇酸樹脂而言，例如有苯二甲酐樹脂。這些添加劑具有抑制金屬膏中的金屬粉末的凝集的作用， 使金屬膏成為均質。添加劑的添加量較佳為對於金屬膏成為2質量%以下的比例。可以一邊維持安定的凝集抑制效果，一邊將金屬粉含有量成為充分充填貫通孔的範圍內。有關金屬膏的金屬粉末和有機溶劑的配合比例，較佳為將金屬粉末設為80質量%以上99質量%以下，將有機溶劑設為1質量%以上20質量%以下來配合。
而且，藉著將金屬膏塗佈於形成有蓋狀金屬膜的基板上來燒成，形成金屬粉末燒結體。關於金屬膏的塗佈厚度，雖然取決於金屬粉末的配合比例，但考慮之後的燒結和加壓所形成的緻密化，較佳為在1μm以上20μm以下的厚度進行塗佈。此外，有關對於基板的金屬膏的塗佈方法，未特別限制。
金屬膏塗佈後，用於生成金屬粉末燒結體的加熱溫度較佳為150℃以上300℃以下。由於未滿150℃無法充分燒結金屬粉末，當超過300℃時，因燒結過度進行，金屬粉末間的縮頸的進行而過硬。另外，燒成時的氛圍是選擇將大氣、不活性氣體(氮、氬、氦)、1%以上5%以下的氫予以混合的不活性氣體等。而且燒成時間較佳為30分以上8小時以下。因為若燒結時間過長，因燒結過度進行，金屬粉末間的縮頸的進行而產生過硬的問題。藉由此金屬膏的燒成，金屬粉末燒結固化且成為金屬粉末燒結體。此燒成後的金屬粉末燒結體形成相對於塊狀金屬為密度0.6倍以上0.7倍以下的多孔介質。而且，藉由以上說明的製程，獲得用來形成暨轉寫蓋狀金屬膜及密封材料 的轉寫基板。
此外，針對轉寫基板的構造，剝離膜、蓋狀金屬膜、金屬粉末燒結體(金屬膏)只要至少形成在基板的凸起部上方即可。因用來轉寫的密封材料等只要至少位在凸起部的上方即可。但，也可以在凸起部周圍的基板面形成金屬粉壓燒結體等。由於如後述般，金屬粉末燒結體緻密化且成為壓縮體的範圍，限制在蓋狀金屬膜和襯底金屬膜之間的凸起部前端區域，因而即使在凸起部周圍的基板面有金屬粉壓燒結體等也沒問題。
接下來，針對使用本發明所涉及的轉寫基板的密封方法進行說明。在此密封方法中，作成或得到如以上方式所製造的轉寫基板，另一方面針對密封對象的基材適宜形成密封空間。有關基材的意義，如上述所言，也可以是包含基底和蓋的單一的封裝，或具有複數的密封空間的晶圓的組合。在任一方式中，將基材組合來形成密封空間，將其內部抽真空。本發明就用於形成密封空間的基材的接合方法而言，雖例舉了硬焊接合、陽極接合、玻璃熔接、金屬膏接合等，但未做限制。另外，在將密封空間抽真空的情況下，完全不限制其真空度暨清淨度。密封空間的真空度是受到內部的元件的性能及要求精度左右。
而且，針對形成密封空間的基材，至少形成將貫通孔包圍的襯底金屬膜。如上述所言，襯底金屬膜是包含由金、銀、鈀、鉑的至少其中一個所形成的塊狀金屬。襯底金屬膜較佳為藉由噴鍍(電鍍、無電鍍)、濺 鍍、蒸鍍、CVD法等來形成。襯底金屬膜的厚度較佳為0.01μm以上10μm以下。襯底金屬膜也可以全面形成在具有貫通孔的基材上，也可以適當地進行遮蔽而僅在貫通孔的周邊部框狀暨環狀形成。此外，襯底金屬膜的形成也可以在將密封空間形成於基材前進行。
如上述般進行，藉著在形成密封空間及形成襯底金屬膜的基材上推壓上述轉寫基板進行加壓，由金屬粉末壓縮體所成的密封材料和蓋狀金屬接合暨轉寫於基材上的襯底金屬膜而形成本發明的密封構造。在此密封材料的形成程序中，受到襯底金屬膜和蓋狀金屬膜夾住的金屬粉末燒結體，在緊貼於這兩個塊狀金屬膜的狀態下壓縮且進行緻密化。金屬粉末燒結體是在進行緻密化的同時牢固接合於襯底金屬膜。在此轉寫製程中，轉寫基板的加壓條件較佳為80MPa以上200MPa以下。
另外，用來轉寫密封材料的加壓較佳為將轉寫基板及基材的至少其中一個加熱來進行。因為可促進金屬粉末的再結晶，迅速形成緻密的密封材料。此加熱溫度較佳為80℃以上300℃以下。可以在300℃以下的比較的低溫下密封，除了應用金屬粉末燒結體這類即使低溫仍可緻密化的密封材料之外，還有將襯底金屬膜及蓋狀金屬膜的塊狀金屬膜予以適當地配置。
使密封材料轉寫後，藉著將轉寫基板除去，形成本發明所涉及的密封構造，密封空間的氣密式密封結束。在本發明中，由於在轉寫基板的製造過程從金屬粉末 燒結體除去氣體成分(有機溶劑)，因而在將密封材料轉寫中不污染密封空間，可以維持密封前的真空度。
此外，使用完畢的轉寫基板有金屬粉末殘留在基板上的情況。該使用完畢的轉寫基板可藉著適當地進行洗淨，再度形成蓋狀金屬膜等來再次使用。
如以上說明般，本發明所涉及的密封構造可以不污染密封空間以比較低溫來密封貫通孔。本發明所涉及的轉寫基板可有效率地形成此密封構造，也可以對應於複數的密封空間設定在晶圓級封裝般的一個的基材的對象。
第1圖是說明第1實施方式之轉寫基板的製造製程的圖。
第2圖是說明第1實施方式之基材(密封空間)的形成製程的圖。
第3圖是說明使用第1實施方式之轉寫基板的密封空間的密封製程的圖。
第4圖是表示以第1實施方式形成的密封材料的剖面組織的SEM照片。
第1實施方式：以下，說明本發明的適合的實施方式。在本實施方式中，作為金屬粉末將包含純度99.9%的金的金屬粉末作為密封材料，進行轉寫基板的製造和基材的加工後，進行將基材的貫通孔予以密封的試驗。
(i)轉寫基板的製造
第1圖是說明本實施方式之轉寫基板的製造製程的圖。首先，準備矽晶圓製的基板，藉由乾蝕刻形成配合於密封的基材的貫通孔的徑及位置(間距)的凸起部(第1(a)圖)。凸起部的尺寸是直徑500μm，高度10μm的圓柱狀的凸起。
接下來，在基板的凸起部的頂面，以濺鍍形成鈦薄膜(膜厚0.05μm)作為轉寫膜。接著，將此在大氣中25℃下暴露24小時來形成氧化皮膜(厚度約0.005μm)(第1(b)圖)。包含鈦及其氧化皮膜的轉寫膜形成後，將金濺鍍形成來作為蓋狀金屬膜(膜厚0.5μm，第1(c)圖)。以上的鈦薄膜(轉寫膜)及金薄膜(蓋狀金屬膜)的成膜處理是施加於基板全面，各薄膜確實地形成於凸起部的頂面。
而且，為了將金屬粉末燒結體形成在基板上而塗佈金屬膏。金屬膏是使用將藉由濕式還元法製造的金粉末(平均粒徑0.3μm，純度99.9%)，混合於有機溶劑 的環己異龍腦酯(Terusolve MTPH)來調製(金粉末的混合比例80質量%)。金屬膏的塗佈是以包圍凸起部般開孔的金屬遮罩來覆蓋基板而藉印刷法進行(第1(d)圖)。金屬膏塗佈後，藉著將基板在200℃下加熱2小時，使金屬粉末燒結，將厚度5μm的金屬粉末燒結體形成在凸起部頂面，完成轉寫基板(第1(e)圖)。
(ii)基材的前處理
在本實施方式進行密封處理的基材是矽晶圓(上部基材)和玻璃晶圓(下部基材)，以兩片一組來形成密封空間(第2(a)圖)。基材的厚度皆為0.5mm。成為密封空間的空腔是複數(72個)形成於矽晶圓，形成連通於此空腔的貫通孔。另一方面，玻璃晶圓是平坦的板材。矽晶圓的空腔的尺寸是2mm2，貫通孔是直徑0.1μm的剖面圓形的孔。
密封空間的形成是將矽晶圓和玻璃晶圓定位後，以先前技術的陽極接合進行貼合(第2(b)圖)。定位是使用接合對準機(BA8，SUSS MicroTec製)，陽極接合是使用晶圓貼合機(SB8e，SUSS MicroTec製)。接合條件是在真空氛圍(10Pa)400℃，-800V，30分鐘輕輕推壓下。
將基材接合而形成密封空間後，將金形成在矽晶圓的貫通孔的周邊作為襯底金屬膜(第2(c)圖)。在本實施方式，將襯底金屬膜形成在晶圓全面，為 了確保緊貼性所以形成鈦/鉑膜後，將金予以濺鍍。金膜厚為0.5μm。
(iii)密封空間的氣密式密封
使用在(i)製造的轉寫基板，將基材的密封空間的貫通孔予以密封。轉寫基板和基材的定位是使用接合對準機(BA8，SUSS MicroTec製)，如第3(a)圖般，定位成轉寫基板的凸起部對應於貫通孔。之後，使用晶圓貼合機(SB8e，SUSS MicroTec製)，減壓成真空氛圍(10Pa)後，將轉寫基板推壓於基材來加壓，將轉寫基板和基材以附加熱器的治具進行加熱。此時的轉寫條件是凸起部頂面的壓力為100MPa，加熱條件是在昇溫速度30℃/min加熱至200℃。
轉寫基板到達200℃後，在施加荷重下保持30分鐘(第3(b)圖)。之後，負載卸除而將轉寫基板移動。觀察轉寫基板撤去後的基材後，確認轉寫基板的密封構件及蓋狀金屬膜接合於貫通孔(第3(c)圖)。密封材料壓縮變形，且厚度為2μm。
第4圖是針對以本實施方式形成的密封構造中，密封材料的金屬粉末壓縮體的外周部亦即緻密化區域，以及中心部亦即多孔質區域的剖面照片。此照片是將作成的密封構造以聚焦離子束裝置(FIB)進行剖面加工及研磨，SEM觀察(30000倍，45°傾斜)的照片。從第4圖，可看出緻密化區域和多孔質區域的緻密化程度的差別 明確。在多孔質區域，複數的空隙(孔洞)連續且相連接。另一方面，雖然緻密化區域也有微小空隙，但是各別獨立的狀態。由於無空隙的連結因而可充分期待氣密式密封的作用。
以此第4圖為基礎，針對緻密化區域和多孔質區域的各個進行空隙率測定。在本實施方式，將空隙率的測定，經由圖像分析軟體(Asahi Kasei Engineering Corporation製 商品名「Azokun(ver.2.50)」)將第4圖的SEM圖像進行處理而算出。於圖像分析時是將圖像予以二值化處理來將空隙和金屬粒子分離而計算處理空隙部分的面積率作為空隙率。此圖像分析的結果，得到本實施方式的緻密化區域的空隙率是2.0%，多孔質區域的空隙率是22.5%的結果。
接下來，針對將貫通孔密封的基材，確認密封空間的氣密性。確認是進行氦漏試驗(鐘罩法)。有關此評價，雖然氦洩漏率是將10-9Pa‧m3/s以下視為合格，但本實施方式之氦洩漏率是10-11Pa‧m3/s~10-13Pa‧m3/s。此結果，可以確認本實施方式的密封構造可以將密封空間有效氣密式密封。
第2實施方式：在此，對於與第1實施方式相同的基材(密封空間)，檢討密封材料的構成材料不同和襯底金屬膜及蓋狀金屬膜的有無所產生的效果。在第1實施方式，金屬膏的溶劑和金屬含有量是相同地，將金屬粉末的粒徑和種類予以變更來作成轉寫基板。而且，將與 第1實施方式同樣進行而接合矽晶圓(上部基材)和玻璃晶圓(下部基材)來形成密封空間，且密封其貫通孔。在一部分的試驗中，將凸起部頂面的壓力設為70MPa和採用低荷重。於表1表示在本實施方式所試作的各種密封構造的構造及洩漏試驗的結果。
從表1，在以金、銀、鈀、鉑的各種金屬粉末作為密封材的密封構造中取得良好的氣密式密封特性。但，在金屬粉末的粒徑過大的情況下(No.4)，氣密性降低。因為既使有襯底暨蓋狀金屬膜的存在，若金屬粉末粗大仍舊無法形成空隙率低且緻密的壓縮體。另外，既使金屬粉末的物性等適當，若未進行適當的加壓處理，緻密化區域的空隙率變高且氣密性降低(No.10)。如這些試驗例般，為了發揮適當的氣密式密封特性，密封材料的緻密化區域的空隙率的控制相當重要。另外，少了襯底金屬膜或蓋狀金屬膜的其中一個的情況下(No.8、9)，本身就無法用來做洩漏率測定的抽真空。無襯底金屬膜的情況下(No.8)，密封材料(金屬粉末壓縮體)和基材的界面之洩漏顯著。另外，無蓋狀金屬膜的情況下(No.9)，可能從密封材料的多孔質區域產生洩漏。因而，這些金屬膜可說是必須的構造。
[產業上的利用可能性]
本發明是針對具備貫通孔的密封空間的密封方法，應用既定的金屬粉末壓縮體來作為密封貫通孔的媒體。在本發明中，由於不發生在硬銲材料熔接及陽極接合等的先前技術中成為問題的逸出氣體，因而無污染密封空間的疑慮，可以在比較低溫下將貫通孔密封。另外，本發明所涉及的密封構造可適當地在轉寫基板的形態下形成，由於可以有效率地形成密封構造因而也可以對應於複數的 密封空間設定在晶圓級封裝般的一個的基材的對象。本發明在壓力感測器、加速度感測器等的MEMS裝置及各種半導體裝置的氣密式密封上有效。

Claims (10)

  1. 一種密封構造，其係包含：形成密封空間的一組的基材、形成在前述一組的基材的至少一個且與前述密封空間連通的至少一個貫通孔、以及密封前述貫通孔的密封構件；其特徵為：在形成有前述貫通孔的前述基材的表面上具備襯底金屬膜，該襯底金屬膜係利用由金、銀、鈀、鉑中至少其中一種所形成的塊狀金屬所製成，且形成為至少包圍前述貫通孔的周邊部；前述密封構件是接合於前述襯底金屬膜且密封前述貫通孔；前述密封構件係利用以下所構成：接合於前述襯底金屬膜之利用由純度99.9質量%以上的金、銀、鈀、鉑中選出一種以上的金屬粉末的壓縮體所製成的密封材料；以及接合於前述密封材料之利用由金、銀、鈀、鉑中至少其中一種所形成的塊狀金屬所製成的蓋狀金屬膜；前述密封材料係利用以下所構成：與前述襯底金屬膜接觸的外周側的緻密化區域、以及接觸於前述貫通孔的中心側的多孔質區域；前述緻密化區域是任意剖面之空隙率，以面積率計，為10%以下。
  2. 如申請專利範圍第1項的密封構造，其中，襯底金屬膜的厚度是0.01μm以上10μm以下。
  3. 如申請專利範圍第1項或第2項的密封構造，其中，蓋狀金屬膜的厚度是0.01μm以上10μm以下。
  4. 如申請專利範圍第1項或第2項的密封構造，其中，密封材料的橫剖面的剖面積是貫通孔的橫剖面的剖面積的1.2倍以上6倍以下。
  5. 如申請專利範圍第1項或第2項的密封構造，其中，密封材料的厚度是0.1μm以上10μm以下。
  6. 如申請專利範圍第1項或第2項的密封構造，其中，密封材料是藉著將純度是99.9質量%以上，平均粒徑是0.01μm以上1.0μm以下之從金、銀、鈀、鉑選出的一種以上的金屬粉末的燒結體壓縮而形成。
  7. 一種密封方法，是形成申請專利範圍第1項至第6項中任一項的密封構造的密封方法；包含：準備在對應於形成密封區域的基材的貫通孔的位置的位置上，具備蓋狀金屬膜和純度是99.9質量%以上且平均粒徑是0.01μm以上1.0μm以下之從金、銀、鈀、鉑選出的一種以上的金屬粉末燒結而成的金屬粉末燒結體的轉寫基板的製程；在形成有貫通孔的前述基材的表面上，將襯底金屬膜形成為至少包圍貫通孔的周邊部的製程；將前述轉寫基板和前述基材對置重疊，以使前述金屬粉末燒結體接觸於前述襯底金屬膜且密封前述貫通孔的製程；以及推壓前述轉寫用基板，從前述封金屬粉末燒結體來形成密封材料並且接合於前述襯底金屬的製程。
  8. 如申請專利範圍第7項的密封方法，其中，將轉寫基板及基材的至少其中一個在80℃以上300℃以下一邊加熱一邊推壓。
  9. 一種轉寫基板，是以申請專利範圍第7項或第8項的密封方法所使用的轉寫基板；具備：基板；在與前述基板上的基材的貫通孔的位置對應的位置上所形成的凸起部；至少形成在前述凸起部上方，利用由金、銀、鈀、鉑中至少其中一種所形成的塊狀金屬所製成的蓋狀金屬膜；以及形成在前述蓋狀金屬膜上方，純度是99.9質量%以上且平均粒徑是0.01μm以上1.0μm以下之由金、銀、鈀、鉑中選出的一種以上的金屬粉末燒結而成的金屬粉末燒結體。
  10. 如申請專利範圍第9項的轉寫基板，其中，更具備：形成在凸起部和蓋狀金屬膜之間，利用鉻、鈦、鎢、及這些金屬的合金所構成，在前述蓋狀金屬膜側的表面上形成氧化皮膜的轉寫膜。
TW106112247A 2016-04-21 2017-04-12 貫通孔的密封構造及密封方法，以及用於密封貫通孔的轉寫基板 TWI622136B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016084893A JP6348534B2 (ja) 2016-04-21 2016-04-21 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
JP2016-084893 2016-04-21

Publications (2)

Publication Number Publication Date
TW201804572A TW201804572A (zh) 2018-02-01
TWI622136B true TWI622136B (zh) 2018-04-21

Family

ID=60116771

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112247A TWI622136B (zh) 2016-04-21 2017-04-12 貫通孔的密封構造及密封方法，以及用於密封貫通孔的轉寫基板

Country Status (7)

Country Link
US (1) US11626334B2 (zh)
EP (1) EP3447794B1 (zh)
JP (1) JP6348534B2 (zh)
KR (1) KR102102755B1 (zh)
CN (1) CN109075127B (zh)
TW (1) TWI622136B (zh)
WO (1) WO2017183474A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738760B2 (ja) * 2017-04-13 2020-08-12 田中貴金属工業株式会社 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447464A (zh) * 2007-11-30 2009-06-03 日本电气株式会社 真空包装及其制造方法
TW201535628A (zh) * 2013-11-13 2015-09-16 Tanaka Precious Metal Ind 貫穿電極及使用該貫穿電極的多層基板的製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1053293C (zh) * 1997-02-05 2000-06-07 华通电脑股份有限公司 球阵式集成电路封装方法及封装件
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
US7597933B2 (en) * 2003-08-21 2009-10-06 Shuhou Co., Ltd. Method of preparing printed or daubed image and printed or daubed image element by it
JP4816049B2 (ja) 2005-12-13 2011-11-16 大日本印刷株式会社 センサーパッケージおよびその製造方法
JP5065718B2 (ja) * 2006-06-20 2012-11-07 田中貴金属工業株式会社 圧電素子の気密封止方法、及び、圧電デバイスの製造方法
JP5119866B2 (ja) * 2007-03-22 2013-01-16 セイコーエプソン株式会社 水晶デバイス及びその封止方法
WO2008114784A1 (ja) 2007-03-22 2008-09-25 Tanaka Kikinzoku Kogyo K. K. 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
JP2009182924A (ja) 2008-02-01 2009-08-13 Epson Toyocom Corp 圧電デバイス及び圧電デバイスの製造方法
JP5076166B2 (ja) * 2008-05-16 2012-11-21 セイコーエプソン株式会社 圧電デバイス及びその封止方法
JP2014013795A (ja) * 2012-07-03 2014-01-23 Seiko Epson Corp ベース基板、電子デバイスおよび電子機器
JP6136349B2 (ja) 2013-02-22 2017-05-31 セイコーエプソン株式会社 電子デバイス、電子機器及び移動体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447464A (zh) * 2007-11-30 2009-06-03 日本电气株式会社 真空包装及其制造方法
TW201535628A (zh) * 2013-11-13 2015-09-16 Tanaka Precious Metal Ind 貫穿電極及使用該貫穿電極的多層基板的製造方法

Also Published As

Publication number Publication date
CN109075127B (zh) 2022-03-01
JP2017195291A (ja) 2017-10-26
EP3447794A1 (en) 2019-02-27
CN109075127A (zh) 2018-12-21
KR20180119648A (ko) 2018-11-02
JP6348534B2 (ja) 2018-06-27
EP3447794B1 (en) 2021-06-16
EP3447794A4 (en) 2019-05-08
WO2017183474A1 (ja) 2017-10-26
US11626334B2 (en) 2023-04-11
TW201804572A (zh) 2018-02-01
US20220102228A1 (en) 2022-03-31
KR102102755B1 (ko) 2020-04-21

Similar Documents

Publication Publication Date Title
JP3870824B2 (ja) 被処理物保持体、半導体製造装置用サセプタおよび処理装置
JP5931246B1 (ja) パッケージの製造方法及び該方法により製造されるパッケージ
JP6903262B2 (ja) 半導体処理に使用される機器部品を修理する方法
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
Lapadatu et al. Cu-Sn wafer level bonding for vacuum encapsulation of microbolometer focal plane arrays
KR101842817B1 (ko) 기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법
KR102280006B1 (ko) 관통 구멍을 밀봉하기 위한 구조 및 방법, 그리고, 관통 구멍을 밀봉하기 위한 전사 기판
TWI622136B (zh) 貫通孔的密封構造及密封方法，以及用於密封貫通孔的轉寫基板
JP2014130981A (ja) 基板の接合方法及び電子部品のパッケージ
JP2006179897A (ja) 被処理物保持体、半導体製造装置用サセプタおよび処理装置
JP2006313919A (ja) 被処理物保持体、半導体製造装置用サセプタおよび処理装置
JP2015153791A (ja) 気密封止型半導体装置の製造方法および気密封止型半導体装置
WO2020095411A1 (ja) 接合構造体、半導体装置及びその製造方法