JP2013211380A - ウェハ積層体および半導体装置 - Google Patents
ウェハ積層体および半導体装置 Download PDFInfo
- Publication number
- JP2013211380A JP2013211380A JP2012079961A JP2012079961A JP2013211380A JP 2013211380 A JP2013211380 A JP 2013211380A JP 2012079961 A JP2012079961 A JP 2012079961A JP 2012079961 A JP2012079961 A JP 2012079961A JP 2013211380 A JP2013211380 A JP 2013211380A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- electrodes
- electrode
- bonded
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】ウェハ積層体および半導体装置において、積層されたウェハ間に接着剤を充填することなくダイシング時のチッピングと、水分の侵入とを防止することができるようにする。
【解決手段】複数の回路4A、4Bと、回路4A、4Bに電気的に接続された電極2A、2Bとを有する複数のウェハが積層されたウェハ積層体1であって、複数のウェハのうち互いに対向するウェハ1A、1Bは、互いの対向面にそれぞれ表面酸化膜3aを有し、電極2A、2Bが貼り合わされるとともに、回路4A、4Bを含むチップを形成するためのスクライブラインS1、S2となる領域と重なりかつこの領域よりも広い範囲で表面酸化膜3aが互いに接合されている構成とする。
【選択図】図2
【解決手段】複数の回路4A、4Bと、回路4A、4Bに電気的に接続された電極2A、2Bとを有する複数のウェハが積層されたウェハ積層体1であって、複数のウェハのうち互いに対向するウェハ1A、1Bは、互いの対向面にそれぞれ表面酸化膜3aを有し、電極2A、2Bが貼り合わされるとともに、回路4A、4Bを含むチップを形成するためのスクライブラインS1、S2となる領域と重なりかつこの領域よりも広い範囲で表面酸化膜3aが互いに接合されている構成とする。
【選択図】図2
Description
本発明は、ウェハ積層体および半導体装置に関する。例えば、CMOS型固体撮像素子などに特に好適となるウェハ積層体および半導体装置に関する。
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、半導体装置として、CCD(Charge Coupled Device)型や増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、受光画素の光電変換部にて生成、蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅された信号を画素から出力する。そして、増幅型の固体撮像装置では、このような画素がマトリクス状に複数配置されている。増幅型の固体撮像装置には、例えば増幅部に接合型電界効果トランジスタを用いた固体撮像装置や、増幅部にCMOS(Complementary Metal Oxide Semiconductor)トランジスタを用いたCMOS型固体撮像装置等がある。
従来、一般的なCMOS型固体撮像装置では、二次元マトリクス状に配列された各画素の光電変換部で生成・蓄積された信号電荷を、行毎に順次読み出す方式が採られている。この場合、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まるため、画素毎に露光のタイミングが異なる。このため、このようなCMOS型固体撮像装置を用いて速い動きの被写体を撮像する場合には、被写体が歪んで撮像されてしまう。
この被写体の歪みを無くすために、信号電荷の蓄積の同時刻性を実現する同時撮像機能(グローバルシャッタ機能)が提案されており、また、グローバルシャッタ機能を有するCMOS型固体撮像装置の用途も多くなってきている。グローバルシャッタ機能を有するCMOS型固体撮像装置では、通常、光電変換部で生成された信号電荷を読み出し時まで蓄えておくために、遮光性を持った蓄積容量部を有することが必要となる。
このような従来のCMOS型固体撮像装置では、全画素を同時に露光した後、各光電変換部にて生成された信号電荷を全画素同時に各蓄積容量部に転送して一旦蓄積しておき、この信号電荷を所定の読み出しタイミングで順次画素信号に変換するようにしている。
ただし、従来のグローバルシャッタ機能を有するCMOS型固体撮像装置では、光電変換部と蓄積容量部とを基板の同一平面上に作りこまねばならならず、チップ面積の増大が避けられない。さらに、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に、光や蓄積容量のリークに起因するノイズにより信号の品質が劣化してしまうという問題がある。
この問題を解決するために、例えば特許文献1には、単位セル毎に配線層側にマイクロパッドを形成した裏面入射型のMOSイメージセンサチップと、MOSイメージセンサチップのマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとが、マイクロバンプによって接続されてなる3次元積層型固体撮像装置が開示されている。
また、特許文献2には、光電変換部が形成された第1の基板と、複数のMOSトランジスタが形成された第2の基板が貼り合わされた3次元積層型固体撮像装置によりチップ面積の増大を防ぐ方法が開示されている。
特許文献1、2のような貼り合わせ(接合)をウェハ・オン・ウェハで行って、ウェハ積層体を形成する場合、チップサイズに個片化するためのダイシング工程が必要になる。
しかし、マイクロバンプ等の電極を用いた貼り合わせ(接合)のように、貼り合わせ(接合)後に電極部以外のウェハとウェハの間に隙間が生じる場合、そのままではダイシング時にチッピングを起こしてしまう。また、ダイシングされたチップ状態で、電極部や接合面における表面が外気にさらされるため、固体撮像装置としてカメラ等の製品に搭載され使用される過程で、水分等による経年劣化等の不具合が発生しやすくなる。
このような問題に関連する技術として、特許文献3には、前述のような隙間に樹脂接着剤を充填する方法が開示されている。
従来、一般的なCMOS型固体撮像装置では、二次元マトリクス状に配列された各画素の光電変換部で生成・蓄積された信号電荷を、行毎に順次読み出す方式が採られている。この場合、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まるため、画素毎に露光のタイミングが異なる。このため、このようなCMOS型固体撮像装置を用いて速い動きの被写体を撮像する場合には、被写体が歪んで撮像されてしまう。
この被写体の歪みを無くすために、信号電荷の蓄積の同時刻性を実現する同時撮像機能(グローバルシャッタ機能)が提案されており、また、グローバルシャッタ機能を有するCMOS型固体撮像装置の用途も多くなってきている。グローバルシャッタ機能を有するCMOS型固体撮像装置では、通常、光電変換部で生成された信号電荷を読み出し時まで蓄えておくために、遮光性を持った蓄積容量部を有することが必要となる。
このような従来のCMOS型固体撮像装置では、全画素を同時に露光した後、各光電変換部にて生成された信号電荷を全画素同時に各蓄積容量部に転送して一旦蓄積しておき、この信号電荷を所定の読み出しタイミングで順次画素信号に変換するようにしている。
ただし、従来のグローバルシャッタ機能を有するCMOS型固体撮像装置では、光電変換部と蓄積容量部とを基板の同一平面上に作りこまねばならならず、チップ面積の増大が避けられない。さらに、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に、光や蓄積容量のリークに起因するノイズにより信号の品質が劣化してしまうという問題がある。
この問題を解決するために、例えば特許文献1には、単位セル毎に配線層側にマイクロパッドを形成した裏面入射型のMOSイメージセンサチップと、MOSイメージセンサチップのマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとが、マイクロバンプによって接続されてなる3次元積層型固体撮像装置が開示されている。
また、特許文献2には、光電変換部が形成された第1の基板と、複数のMOSトランジスタが形成された第2の基板が貼り合わされた3次元積層型固体撮像装置によりチップ面積の増大を防ぐ方法が開示されている。
特許文献1、2のような貼り合わせ(接合)をウェハ・オン・ウェハで行って、ウェハ積層体を形成する場合、チップサイズに個片化するためのダイシング工程が必要になる。
しかし、マイクロバンプ等の電極を用いた貼り合わせ(接合)のように、貼り合わせ(接合)後に電極部以外のウェハとウェハの間に隙間が生じる場合、そのままではダイシング時にチッピングを起こしてしまう。また、ダイシングされたチップ状態で、電極部や接合面における表面が外気にさらされるため、固体撮像装置としてカメラ等の製品に搭載され使用される過程で、水分等による経年劣化等の不具合が発生しやすくなる。
このような問題に関連する技術として、特許文献3には、前述のような隙間に樹脂接着剤を充填する方法が開示されている。
しかしながら、上記のような従来のウェハ積層体には、以下のような問題があった。
特許文献3に記載の技術では、互いに積層されるウェハとウェハとの間の隙間に樹脂を充填するため、ダイシング時のチッピングを防止できるものの、ウェハ積層体の製造時に樹脂接着剤を狭小なチップ間に充填する工程を設けなければならず、製造コストが増加してしまうという問題がある。
また、従来、電極同士を表面活性化接合して、一対の回路形成済みウェハによる積層体を形成する技術は知られていたが、後工程で樹脂接着剤を効率よく充填するため、ウェハの対向面同士の隙間が狭くなりすぎないように電極の接合作業を行う必要があるため、接合工程の作業効率も悪くなるという問題もある。
特許文献3に記載の技術では、互いに積層されるウェハとウェハとの間の隙間に樹脂を充填するため、ダイシング時のチッピングを防止できるものの、ウェハ積層体の製造時に樹脂接着剤を狭小なチップ間に充填する工程を設けなければならず、製造コストが増加してしまうという問題がある。
また、従来、電極同士を表面活性化接合して、一対の回路形成済みウェハによる積層体を形成する技術は知られていたが、後工程で樹脂接着剤を効率よく充填するため、ウェハの対向面同士の隙間が狭くなりすぎないように電極の接合作業を行う必要があるため、接合工程の作業効率も悪くなるという問題もある。
本発明は、上記のような問題に鑑みてなされたものであり、積層されたウェハ間に接着剤を充填することなくダイシング時のチッピングと、水分の侵入とを防止することができる簡素な構成のウェハ積層体および半導体装置を提供することを目的とする。
上記の課題を解決するために、請求項1に記載の発明では、複数の回路と、該回路に電気的に接続された電極とを有する複数のウェハが積層されたウェハ積層体であって、前記複数のウェハのうち互いに対向する少なくとも一対は、互いの対向面にそれぞれ酸化膜を有し、互いの前記電極が貼り合わされるとともに、前記回路を含むチップを形成するためのスクライブラインとなる領域と重なりかつ該領域よりも広い範囲で前記酸化膜が互いに接合されている構成とする。
請求項2に記載の発明では、請求項1に記載のウェハ積層体において、前記電極および前記酸化膜は、表面活性化接合によりそれぞれ接合された構成とする。
請求項3に記載の発明では、請求項1または2に記載のウェハ積層体において、前記電極が貼り合わされたウェハの対は、前記対向面を互いに離隔する突起部が、前記対向面のうちの少なくとも一方において、前記酸化膜が互いに接合された領域よりも内側かつ前記電極のいずれよりも外側の領域に突出して設けられている構成とする。
請求項4に記載の発明では、請求項3に記載のウェハ積層体において、前記突起部は、金属で形成された構成とする。
請求項5に記載の発明では、請求項3または4に記載のウェハ積層体において、前記突起部は、線状に延ばされた壁体で形成された構成とする。
請求項6に記載の発明では、請求項3〜5のいずれか1項に記載のウェハ積層体において、前記突起部は、前記電極部のいずれよりも外側で前記電極を囲繞するとともに、前記対向面間を封止する壁体で形成された構成とする。
請求項7に記載の発明では、請求項3〜6のいずれか1項に記載のウェハ積層体において、前記突起部は、前記対向面のそれぞれから突出され、突出方向の先端で互いに当接されている構成とする。
請求項8に記載の発明では、請求項1〜7のいずれか1項に記載のウェハ積層体において、前記回路部は、固体撮像装置回路である構成とする。
請求項9に記載の発明では、回路と、該回路に電気的に接続された電極とを有する複数のチップが積層された半導体装置であって、前記複数のチップのうち互いに対向する少なくとも一対は、互いの対向面にそれぞれ酸化膜を有し、互いの前記電極が貼り合わされるとともに、前記回路の外側において前記酸化膜が互いに接合されている構成とする。
請求項10に記載の発明では、半導体装置において、請求項1〜8のいずれか1項に記載のウェハ積層体を、前記酸化膜が互いに接合されている領域内で切り離して形成された構成とする。
本発明のウェハ積層体および半導体装置によれば、ウェハの対向面に酸化膜を設けて、酸化膜を互いに接合し、この接合された領域でダイシングすることができるため、積層されたウェハ間に接着剤を充填することなくダイシング時のチッピングおよび水分の侵入を防止することができる簡素な構成とすることができるという効果を奏する。
以下では、本発明の実施形態について添付図面を参照して説明する。すべての図面において、実施形態が異なる場合であっても、同一または相当する部材には同一の符号を付し、共通する説明は省略する。
[第1の実施形態]
本発明の第1の実施形態のウェハ積層体および半導体装置について説明する。
図1は、本発明の第1の実施形態のウェハ積層体の一部を示す模式的な平面図である。図2は、図1におけるA−A断面図である。図3は、図2におけるB部の詳細構成の例を示す模式的な部分断面図である。図4は、本発明の第1の実施形態の半導体装置の構成を示す模式的な断面図である。
なお、各図面は模式図であるため、形状や寸法は誇張されている(以下の図面も同様)。
本発明の第1の実施形態のウェハ積層体および半導体装置について説明する。
図1は、本発明の第1の実施形態のウェハ積層体の一部を示す模式的な平面図である。図2は、図1におけるA−A断面図である。図3は、図2におけるB部の詳細構成の例を示す模式的な部分断面図である。図4は、本発明の第1の実施形態の半導体装置の構成を示す模式的な断面図である。
なお、各図面は模式図であるため、形状や寸法は誇張されている(以下の図面も同様)。
図1、2に一部を示すように、本実施形態のウェハ積層体1は、シリコンウェハからなる基板部1a上に複数の回路4Aが形成されたウェハ1Aと、他のシリコンウェハの基板部1a上に複数の回路4Bが形成されたウェハ1Bとを備える。
シリコンウェハの大きさや厚さは特に限定されない。ただし、シリコンウェハの厚さが厚すぎると、後述する接合部5が形成しにくくなるおそれがあるため、例えば、500μm〜750μm程度以下の厚さとすることが好ましい。
シリコンウェハの大きさや厚さは特に限定されない。ただし、シリコンウェハの厚さが厚すぎると、後述する接合部5が形成しにくくなるおそれがあるため、例えば、500μm〜750μm程度以下の厚さとすることが好ましい。
回路4A、4Bは、それぞれ2方向(図1の横方向および縦方向)の格子状に配列されており、互いに対向可能な位置関係に形成されている。回路4A、4Bの平面視の形状は特に限定されないが、本実施形態では、一例として略矩形状(矩形状を含む)の領域内に形成されている。
互いに隣り合う回路4Aの配列間隔は、図1に示すように、例えば、横方向がd1、縦方向がd2とされている。
配列間隔d1(d2)は、例えば、ダイシングブレードやレーザなどを用いたダイシング手段(図示略)によってチップに切り離すために予め設定されたスクライブラインS1(S2)のライン幅dSよりも広い間隔になっている。また、互いに隣り合う回路4Bも同様である。
ここで、スクライブラインS1、S2のライン幅は、ダイシングにより除去されてしまう幅を表すものとする。たとえば、ダイシングブレードが通過する幅やレーザダイシング時にレーザが照射される幅である。
本実施形態では、スクライブラインS1(S2)は、回路部4A(4B)の配列間隔d1(d2)の略中心を通る直線上に設定されている。
互いに隣り合う回路4Aの配列間隔は、図1に示すように、例えば、横方向がd1、縦方向がd2とされている。
配列間隔d1(d2)は、例えば、ダイシングブレードやレーザなどを用いたダイシング手段(図示略)によってチップに切り離すために予め設定されたスクライブラインS1(S2)のライン幅dSよりも広い間隔になっている。また、互いに隣り合う回路4Bも同様である。
ここで、スクライブラインS1、S2のライン幅は、ダイシングにより除去されてしまう幅を表すものとする。たとえば、ダイシングブレードが通過する幅やレーザダイシング時にレーザが照射される幅である。
本実施形態では、スクライブラインS1(S2)は、回路部4A(4B)の配列間隔d1(d2)の略中心を通る直線上に設定されている。
各回路4A、4Bには、図2に示すように、それぞれウェハ1A、1Bの片面側の表面に突出する複数の電極2A、2Bが電気的に接続されている。
各電極2A、2Bは、回路4A、4Bを互いに対向させたときに、各電極2A、2Bの突出方向の先端が互いに対向可能な位置に設けられている。
また、電極2A、2Bが突出されるウェハ1A、1Bの表面(対向面)には、少なくともスクライブラインS1、S2に重なる位置で、それぞれスクライブラインS1、S2よりも広い領域にSiO2による表面酸化膜3a(酸化膜)が形成されている。
なお、ウェハ積層体1の外表面には、例えば、回路部4をボンディングするための、接続電極が設けられているが、図1、2では図示を省略している(図3も同様)。
各電極2A、2Bは、回路4A、4Bを互いに対向させたときに、各電極2A、2Bの突出方向の先端が互いに対向可能な位置に設けられている。
また、電極2A、2Bが突出されるウェハ1A、1Bの表面(対向面)には、少なくともスクライブラインS1、S2に重なる位置で、それぞれスクライブラインS1、S2よりも広い領域にSiO2による表面酸化膜3a(酸化膜)が形成されている。
なお、ウェハ積層体1の外表面には、例えば、回路部4をボンディングするための、接続電極が設けられているが、図1、2では図示を省略している(図3も同様)。
ウェハ積層体1は、このような構成のウェハ1A、1Bを積層し、電極2A、3Aの突出方向の先端同士を当接して貼り合わせた積層体になっている。
また、ウェハ積層体1では、積層されたウェハ1A、1BのスクライブラインS1、S2に重なる領域において、互いに対向する表面酸化膜3a同士が当接して接合されており、これにより、ウェハ積層体1内には、スクライブラインS1、S2に沿う格子状の接合部5が形成されている。
このため、ウェハ積層体1において、各回路4A、4Bは、電極2A、2Bを介して電気的に接続されて積層されており、全体として回路部4を構成している。
また、ウェハ積層体1において、各回路部4および電極2A、2Bは、接合部5によって外側から囲まれており、ウェハ1Aの表面酸化膜3aとウェハ1Bの表面酸化膜3aとの間に、接合部5によって封止された空隙部6が形成されている。
また、ウェハ積層体1では、積層されたウェハ1A、1BのスクライブラインS1、S2に重なる領域において、互いに対向する表面酸化膜3a同士が当接して接合されており、これにより、ウェハ積層体1内には、スクライブラインS1、S2に沿う格子状の接合部5が形成されている。
このため、ウェハ積層体1において、各回路4A、4Bは、電極2A、2Bを介して電気的に接続されて積層されており、全体として回路部4を構成している。
また、ウェハ積層体1において、各回路部4および電極2A、2Bは、接合部5によって外側から囲まれており、ウェハ1Aの表面酸化膜3aとウェハ1Bの表面酸化膜3aとの間に、接合部5によって封止された空隙部6が形成されている。
回路部4を構成する回路4A、4Bの種類は、半導体装置を形成するための回路であれば特に限定されないが、本実施形態では、一例として、CMOS型固体撮像装置を構成する回路(固体撮像装置回路)としている。また、回路4A、4Bは、一方のみが固体撮像装置回路であって、他方は固体撮像装置回路に付随する他の電気回路であってもよい。
回路部4の層構成は、形成する回路の種類により適宜の構成を採用することができる。
例えば、図3(a)に示すように、回路4A、4Bごとに、基板部1a上に拡散層4cを設け、適宜の回路を形成する複数の配線4aを、層間絶縁膜である層間酸化膜3bを介して多層に配置し、各配線4a同士をビア4bによって電気的に接続した多層回路構成を採用することができる。
本実施形態では、表面酸化膜3aは、層間酸化膜3bおよび配線4aの最表層の全体に形成されており、各表面酸化膜3aから電極2A、2Bが突出されている。
以下では、ウェハ1Aにおける表面酸化膜3aおよび層間酸化膜3bを酸化膜層3A、ウェハ1Bにおける表面酸化膜3aおよび層間酸化膜3bを酸化膜層3Bと称する。
回路部4の層構成は、形成する回路の種類により適宜の構成を採用することができる。
例えば、図3(a)に示すように、回路4A、4Bごとに、基板部1a上に拡散層4cを設け、適宜の回路を形成する複数の配線4aを、層間絶縁膜である層間酸化膜3bを介して多層に配置し、各配線4a同士をビア4bによって電気的に接続した多層回路構成を採用することができる。
本実施形態では、表面酸化膜3aは、層間酸化膜3bおよび配線4aの最表層の全体に形成されており、各表面酸化膜3aから電極2A、2Bが突出されている。
以下では、ウェハ1Aにおける表面酸化膜3aおよび層間酸化膜3bを酸化膜層3A、ウェハ1Bにおける表面酸化膜3aおよび層間酸化膜3bを酸化膜層3Bと称する。
電極2A(2B)は、配線4aに接続された金属からなる。
電極2A(2B)の形状としては、接続される配線4a上に立つ円柱、角柱、多角柱、円錐台等の柱状の形状を採用することができる。
電極2A(2B)の材質としては、表面活性化接合が可能な金属であれば、適宜の金属を採用することができる。
例えば、Cu、Ni、Au、Ag、Alなどを挙げることができる。本実施形態では、配線4aとの接続部がニッケル(Ni)からなり、先端2a(2b)に接着性の良好な金(Au)で被覆された構成を採用することができる。
電極2A(2B)の表面酸化膜3aからの突出量は、接合部5を形成したときに、基板部1aおよび酸化膜層3A(3B)の変形量が許容限度内となり、回路4A(4B)の内部応力が許容限度内となる寸法に設定する。
電極2A(2B)の形状としては、接続される配線4a上に立つ円柱、角柱、多角柱、円錐台等の柱状の形状を採用することができる。
電極2A(2B)の材質としては、表面活性化接合が可能な金属であれば、適宜の金属を採用することができる。
例えば、Cu、Ni、Au、Ag、Alなどを挙げることができる。本実施形態では、配線4aとの接続部がニッケル(Ni)からなり、先端2a(2b)に接着性の良好な金(Au)で被覆された構成を採用することができる。
電極2A(2B)の表面酸化膜3aからの突出量は、接合部5を形成したときに、基板部1aおよび酸化膜層3A(3B)の変形量が許容限度内となり、回路4A(4B)の内部応力が許容限度内となる寸法に設定する。
なお、配線4aと電極2A(2B)とは、上記の説明のように、配線4a上に直接電極2A(2B)を接続する構成でなくてもよい。例えば、図3(b)に示すように、配線4aを含む層間酸化膜3bを表面酸化膜3aで覆い、表面酸化膜3a上において電極2Aと重なる配線4aと電極下金属4dとを、ビア4bを介して電気的に接続した構成としてもよい。
次に、このようなウェハ積層体1の製造方法について説明する。
図5は、ウェハの押圧時の変形の様子を示す模式図である。
図5は、ウェハの押圧時の変形の様子を示す模式図である。
ウェハ積層体1は、ウェハ1A、1Bをそれぞれ製造してからウェハ1A、1Bを貼り合わせることにより製造する。
ウェハ1A(1B)は、シリコンウェハ上にまず従来の半導体製造プロセスを用いて、複数の回路4A(4B)を形成する。
すなわち、基板部1a上に必要な回路構成に対応する拡散層4cを形成した後、層間酸化膜3bの形成、パターニング、エッチング、ビア4bおよび配線4aの形成、といったプロセスを繰り返して多層回路を形成する。
さらに、回路4A(4B)の最表面に表面酸化膜3aを形成する。
ウェハ1A(1B)は、シリコンウェハ上にまず従来の半導体製造プロセスを用いて、複数の回路4A(4B)を形成する。
すなわち、基板部1a上に必要な回路構成に対応する拡散層4cを形成した後、層間酸化膜3bの形成、パターニング、エッチング、ビア4bおよび配線4aの形成、といったプロセスを繰り返して多層回路を形成する。
さらに、回路4A(4B)の最表面に表面酸化膜3aを形成する。
次に、表面酸化膜3a上において、電極2A(2B)を形成する。例えば、電極2A(2B)を形成する部位をエッチングして、電極2A(2B)を接続する配線4a上に電極2A(2B)と同じ断面形状の開口を形成し、この開口から、例えば、電解メッキ法、無電解メッキ法、スパッタ法、CVD(化学気相成長)法、蒸着法などによって、電極2A(2B)を成長させて表面酸化膜3a上から突出させる。
このようにして、ウェハ1A(1B)が形成される。
このようにして、ウェハ1A(1B)が形成される。
次に、ウェハ1A、1Bを貼り合わせる。
本実施形態では、電極2A、2Bの各先端2a、2bと、表面酸化膜3aの表面とを、真空状態で表面活性化接合する。
表面活性化方法としては、例えば、イオンガンビーム法やプラズマ照射法などを採用することができる。ここで、表面酸化膜3aにおける表面活性化範囲は、表面酸化膜3aの全面であってもよいが、少なくとも接合を行う部位が表面活性化されていればよい。例えば、マスクを設けるなどして、スクライブラインS1、S2に設置される領域およびこの周囲のみに、イオンガンビームやプラズマ等が照射されるようにしてもよい。
本実施形態では、電極2A、2Bの各先端2a、2bと、表面酸化膜3aの表面とを、真空状態で表面活性化接合する。
表面活性化方法としては、例えば、イオンガンビーム法やプラズマ照射法などを採用することができる。ここで、表面酸化膜3aにおける表面活性化範囲は、表面酸化膜3aの全面であってもよいが、少なくとも接合を行う部位が表面活性化されていればよい。例えば、マスクを設けるなどして、スクライブラインS1、S2に設置される領域およびこの周囲のみに、イオンガンビームやプラズマ等が照射されるようにしてもよい。
次に、それぞれ表面活性化されたウェハ1A、1Bを、真空チャンバー内で、電極2A、2B同士がそれぞれ対向する位置関係に互いに配置して当接させるとともに、積層方向に押圧する。
これにより、表面活性化された電極2A、2Bの先端2a、2b同士が接合される。また、表面酸化膜3a同士がそれぞれ接合され、図2に示すような接合部5が形成される。
このようにして、ウェハ積層体1を製造することができる。
これにより、表面活性化された電極2A、2Bの先端2a、2b同士が接合される。また、表面酸化膜3a同士がそれぞれ接合され、図2に示すような接合部5が形成される。
このようにして、ウェハ積層体1を製造することができる。
ウェハ1A、1Bの押圧方法については、先端2a、2b同士、および表面酸化膜3a同士がそれぞれ表面活性化接合されれば、特に限定されない。
本発明者が鋭意研究したところ、例えば、図5に示すように、平板状の押圧治具Pによってウェハ1A、1Bを積層方向に均一に押圧するだけで、図示二点鎖線で示すように、対向方向に凸状に変形し、少なくとも中間領域の一部において表面酸化膜3a同士が当接して接合される。その際の押圧力は、表面活性化された電極2A、2Bの先端2a、2b同士を接合させるために必要な押圧力と同様の押圧力でも可能であった。
本発明者が鋭意研究したところ、例えば、図5に示すように、平板状の押圧治具Pによってウェハ1A、1Bを積層方向に均一に押圧するだけで、図示二点鎖線で示すように、対向方向に凸状に変形し、少なくとも中間領域の一部において表面酸化膜3a同士が当接して接合される。その際の押圧力は、表面活性化された電極2A、2Bの先端2a、2b同士を接合させるために必要な押圧力と同様の押圧力でも可能であった。
板状部10A(10B)の変形を促進するために、スクライブラインS1、S2上で押圧力が大きくなるように、不均一な押圧を行うことも可能である。ただし、この場合、各電極2A、2Bの間に接合不良が起きないように、回路部4ごとに電極2A、2Bに作用する押圧力は均一にする必要がある。また、板状部10A(10B)が変形しすぎる結果、回路4A、4B内の応力やひずみが許容限度を超えてしまうことがないようにする必要がある。
このため、より好ましいのは、平板状の押圧治具Pで均一に押圧し、ウェハ1A、1Bの形状条件を、押圧時、表面酸化膜3a同士が当接するように設定しておくことである。
例えば、板状部10A(10B)の剛性が変えられない場合は、よりたわみやすくなるように、スクライブラインS1、S2を挟んで互いに隣り合う位置関係にある電極2A(2B)の間の隣接方向の距離d、すなわち板状部10A(10B)のスパン、を大きくすればよい。
また、電極2A、2B間の隣接方向の距離dが変えられない場合には、表面酸化膜3aからの電極2A、2Bの突出量hを板状部10A(10B)の変形量と合う量に設定することにより、表面酸化膜3a同士を当接させることができる。
このため、より好ましいのは、平板状の押圧治具Pで均一に押圧し、ウェハ1A、1Bの形状条件を、押圧時、表面酸化膜3a同士が当接するように設定しておくことである。
例えば、板状部10A(10B)の剛性が変えられない場合は、よりたわみやすくなるように、スクライブラインS1、S2を挟んで互いに隣り合う位置関係にある電極2A(2B)の間の隣接方向の距離d、すなわち板状部10A(10B)のスパン、を大きくすればよい。
また、電極2A、2B間の隣接方向の距離dが変えられない場合には、表面酸化膜3aからの電極2A、2Bの突出量hを板状部10A(10B)の変形量と合う量に設定することにより、表面酸化膜3a同士を当接させることができる。
このようなウェハ積層体1をスクライブラインS1、S2に沿ってダイシングすることにより、図4に示す固体撮像素子11(半導体装置)が製造される。
ダイシング方法としては、ダイシングブレードを用いる方法などの周知のダイシング方法を採用することができる。例えば、ウェハ間に樹脂接着剤を充填する従来技術では、レーザ照射によって劈開するダイシング方法を用いることができないが、本実施形態では、ウェハ1A、1BがスクライブラインS1、S2において接合部5によって一体化されているため、レーザ照射によって劈開する、またはアブレーションによるダイシング方法も好適である。
ダイシングを行うと、例えば、ダイシングブレードの幅やレーザ照射によるスクライブなどによって、スクライブラインS1、S2の領域の全部または一部が積層方向に除去される。これにより、ウェハ1Aが切り離されたチップ11Aと、ウェハ1Bが切り離されたチップ11Bとの側面には、ダイシング手段による切断面CA、CBが形成され、固体撮像素子11が切り離される。
ダイシング方法としては、ダイシングブレードを用いる方法などの周知のダイシング方法を採用することができる。例えば、ウェハ間に樹脂接着剤を充填する従来技術では、レーザ照射によって劈開するダイシング方法を用いることができないが、本実施形態では、ウェハ1A、1BがスクライブラインS1、S2において接合部5によって一体化されているため、レーザ照射によって劈開する、またはアブレーションによるダイシング方法も好適である。
ダイシングを行うと、例えば、ダイシングブレードの幅やレーザ照射によるスクライブなどによって、スクライブラインS1、S2の領域の全部または一部が積層方向に除去される。これにより、ウェハ1Aが切り離されたチップ11Aと、ウェハ1Bが切り離されたチップ11Bとの側面には、ダイシング手段による切断面CA、CBが形成され、固体撮像素子11が切り離される。
このとき、ウェハ積層体1では、スクライブラインS1、S2の領域およびその周囲に接合部5が形成されているため、板状部10A(10B)はダイシングの前後において一体化されている。
このため、例えば、板状部10A(10B)が互いに離間して積層されている場合に、ダイシングによって発生しやすいチッピングを防止することができる。
また、ダイシングによって接合部5の一部が除去されても、本実施形態では、図4に示すように、接合部5の他の部分が、固体撮像素子11において、接合部15として残存している。
このため、チップ11A、11Bは、内部では、電極2A、2Bによって接合され、電極2A、2Bの近傍の各表面酸化膜3aは積層方向に離間されて空隙部6が形成されるが、外周部は接合部15が形成されているため、全周にわたって封止されている。
このため、空隙部6を有していても、固体撮像素子11内に外部から水分等が侵入することが防止される。
このため、例えば、板状部10A(10B)が互いに離間して積層されている場合に、ダイシングによって発生しやすいチッピングを防止することができる。
また、ダイシングによって接合部5の一部が除去されても、本実施形態では、図4に示すように、接合部5の他の部分が、固体撮像素子11において、接合部15として残存している。
このため、チップ11A、11Bは、内部では、電極2A、2Bによって接合され、電極2A、2Bの近傍の各表面酸化膜3aは積層方向に離間されて空隙部6が形成されるが、外周部は接合部15が形成されているため、全周にわたって封止されている。
このため、空隙部6を有していても、固体撮像素子11内に外部から水分等が侵入することが防止される。
このように、本実施形態のウェハ積層体1および固体撮像素子11によれば、積層されたウェハ1A、1B間に接着剤を充填することのない簡素な構成であっても、ダイシング時のチッピングと、水分の侵入とを防止することができる。
すなわち、ダイシングの前に接着剤を充填する必要がないため、ウェハ1A、1Bを貼り合わせる際、板状部10A(10B)が接合しないように作業を行う必要がない。このため作業性がよい。また、接着剤を充填する工程を省略できるため、製造コストを低減できる。このため、ウェハ積層体1および固体撮像素子11を安価に製造することができる。
すなわち、ダイシングの前に接着剤を充填する必要がないため、ウェハ1A、1Bを貼り合わせる際、板状部10A(10B)が接合しないように作業を行う必要がない。このため作業性がよい。また、接着剤を充填する工程を省略できるため、製造コストを低減できる。このため、ウェハ積層体1および固体撮像素子11を安価に製造することができる。
[第2の実施形態]
次に、本発明の第2の実施形態のウェハ積層体および半導体装置について説明する。
図6は、本発明の第2の実施形態のウェハ積層体の一部を示す模式的な平面図である。図7は、図6におけるC−C断面図である。図8は、図7におけるD部の詳細構成の例を示す模式的な部分断面図である。図9は、本発明の第2の実施形態の半導体装置の構成を示す模式的な断面図である。
次に、本発明の第2の実施形態のウェハ積層体および半導体装置について説明する。
図6は、本発明の第2の実施形態のウェハ積層体の一部を示す模式的な平面図である。図7は、図6におけるC−C断面図である。図8は、図7におけるD部の詳細構成の例を示す模式的な部分断面図である。図9は、本発明の第2の実施形態の半導体装置の構成を示す模式的な断面図である。
図6、7に示すように、本実施形態のウェハ積層体21は、上記第1の実施形態のウェハ積層体1にダミー電極22A、22B(突起部、図7参照)を追加したものである。
また、本実施形態の固体撮像素子31(半導体装置)は、ウェハ積層体21を、上記第1の実施形態のウェハ積層体1と同様にスクライブラインS1、S2でダイシングしたものであり、上記第1の実施形態の固体撮像素子11にダミー電極22A、22Bを追加したものである。
以下、上記第1の実施形態と異なる点を中心に説明する。
また、本実施形態の固体撮像素子31(半導体装置)は、ウェハ積層体21を、上記第1の実施形態のウェハ積層体1と同様にスクライブラインS1、S2でダイシングしたものであり、上記第1の実施形態の固体撮像素子11にダミー電極22A、22Bを追加したものである。
以下、上記第1の実施形態と異なる点を中心に説明する。
ダミー電極22A(22B)は、回路4A(4B)の外周側において表面酸化膜3aから突出され、電極2A(2B)を外周側から囲むように設けられた金属の壁体である。ダミー電極22A(22B)の突出方向の先端は、本実施形態では、電極2A(2B)の先端2a(2b)と同一の高さまで突出されている。
ダミー電極22A、22Bの平面視の形状は、回路4A、4Bが略矩形状であることに対応して、それぞれ矩形枠状とされている。また、平面視の配置位置は、電極2A、2Bを互いに接合した際に、ダミー電極22A、22Bの先端同士が互いに対向する位置に配置されている。
互いに隣り合うダミー電極22A(22B)の間の距離は、図6に示すように、スクライブラインS1を挟む方向の距離がD1(ただし、dS<D1<d1)、スクライブラインS2を挟む方向の距離がD2(ただし、dS<D2<d2)である。
距離D1、D2は、上記第1の実施形態における電極2A(2B)間の距離dと同様にして決めることができる。
すなわち、図5に示すように、ウェハ1A、1Bの接合時に、ダミー電極22A(22B)の間の基板部1aおよび酸化膜層3A(3B)からなる板状部20A(20B)が変形して、互いに当接する寸法に設定する。
このため、互いに隣り合うダミー電極22A(22B)のそれぞれの中間部には、接合部5が形成されている。
ダミー電極22A(22B)の材質は、適宜の金属または合金を採用することができる。電極2A(2B)を形成する際に同時に形成することができる金属材料であれば、より好ましい。
ダミー電極22A、22Bの平面視の形状は、回路4A、4Bが略矩形状であることに対応して、それぞれ矩形枠状とされている。また、平面視の配置位置は、電極2A、2Bを互いに接合した際に、ダミー電極22A、22Bの先端同士が互いに対向する位置に配置されている。
互いに隣り合うダミー電極22A(22B)の間の距離は、図6に示すように、スクライブラインS1を挟む方向の距離がD1(ただし、dS<D1<d1)、スクライブラインS2を挟む方向の距離がD2(ただし、dS<D2<d2)である。
距離D1、D2は、上記第1の実施形態における電極2A(2B)間の距離dと同様にして決めることができる。
すなわち、図5に示すように、ウェハ1A、1Bの接合時に、ダミー電極22A(22B)の間の基板部1aおよび酸化膜層3A(3B)からなる板状部20A(20B)が変形して、互いに当接する寸法に設定する。
このため、互いに隣り合うダミー電極22A(22B)のそれぞれの中間部には、接合部5が形成されている。
ダミー電極22A(22B)の材質は、適宜の金属または合金を採用することができる。電極2A(2B)を形成する際に同時に形成することができる金属材料であれば、より好ましい。
ウェハ積層体21は、電極2A(2B)に加えて、ダミー電極22A(22B)を形成してウェハ1A(1B)を形成する点以外は、上記第1の実施形態と同様にして製造することができる。
本実施形態では、ダミー電極22A(22B)は、電極2A(2B)の形成時に、電極2A(2B)を形成するのと同様のプロセスを用いて、同時に形成している。
このため、ダミー電極22A(22B)の詳細構成は、電極2A(2B)と形成位置や平面視のパターンが異なるのみで、積層方向の断面構成は、まったく同様の構成を採用することができる。
本実施形態では、ダミー電極22A(22B)は、電極2A(2B)の形成時に、電極2A(2B)を形成するのと同様のプロセスを用いて、同時に形成している。
このため、ダミー電極22A(22B)の詳細構成は、電極2A(2B)と形成位置や平面視のパターンが異なるのみで、積層方向の断面構成は、まったく同様の構成を採用することができる。
例えば、図8(a)に示すのは、上記第1の実施形態で図3(a)を用いて説明した電極2A(2B)を有する場合のダミー電極22A(22B)の構成である。
すなわち、回路部4において最外周側の電極2A(2B)のさらに外周側の層間酸化膜3bの最表層に、この電極2A(2B)が形成される配線4aの外周側を囲繞するように、ダミー配線24aが形成されている。ダミー配線24aは、ダミー電極22A(22B)を形成するためのものである。
ダミー配線24a上には、電極2A(2B)と同様にして、電極2A(2B)を囲繞する平面視矩形状のダミー電極22A(22B)が形成されている。
すなわち、回路部4において最外周側の電極2A(2B)のさらに外周側の層間酸化膜3bの最表層に、この電極2A(2B)が形成される配線4aの外周側を囲繞するように、ダミー配線24aが形成されている。ダミー配線24aは、ダミー電極22A(22B)を形成するためのものである。
ダミー配線24a上には、電極2A(2B)と同様にして、電極2A(2B)を囲繞する平面視矩形状のダミー電極22A(22B)が形成されている。
また、例えば、図8(b)に示すのは、上記第1の実施形態における図3(b)を用いて説明した電極2A(2B)を有する場合のダミー電極22A(22B)の構成である。
すなわち、回路部4において最外周側の電極2A(2B)のさらに外周側の層間酸化膜3bの最表層に、この電極2A(2B)が形成される配線4aの外周側を囲繞するように、ダミー配線24aが形成されている。
この配線4a上には、表面酸化膜3aを介して電極下金属4dが形成され、同様にダミー配線24a上には、表面酸化膜3aを介してダミー電極下金属24dが形成されている。
ダミー電極下金属24dは、ダミー電極22A(22B)を形成するためのものであり、配線4aと電極下金属4dとがビア4bを介して電気的に接続されているのと同様に、ダミー配線24aとダミー電極下金属24dとはビア4bを介して電気的に接続されている。このダミー電極下金属24d上には、電極2A(2B)と同様にして、ダミー電極22A(22B)が形成されている。
すなわち、回路部4において最外周側の電極2A(2B)のさらに外周側の層間酸化膜3bの最表層に、この電極2A(2B)が形成される配線4aの外周側を囲繞するように、ダミー配線24aが形成されている。
この配線4a上には、表面酸化膜3aを介して電極下金属4dが形成され、同様にダミー配線24a上には、表面酸化膜3aを介してダミー電極下金属24dが形成されている。
ダミー電極下金属24dは、ダミー電極22A(22B)を形成するためのものであり、配線4aと電極下金属4dとがビア4bを介して電気的に接続されているのと同様に、ダミー配線24aとダミー電極下金属24dとはビア4bを介して電気的に接続されている。このダミー電極下金属24d上には、電極2A(2B)と同様にして、ダミー電極22A(22B)が形成されている。
また、ウェハ1A、1Bを貼り合わせる工程では、上記第1の実施形態と同様にして、電極2A、2Bと、ダミー電極22A、22Bとをそれぞれ表面活性化処理を行った後、ウェハ1A、1Bを互いに対向させて押圧し、電極2A、2Bと同時にダミー電極22A、22Bを接合する。
その際、図5に示すように、隣り合うダミー電極22A(22B)間では、上記第1の実施形態と同様に、ウェハ1A、1Bの板状部20A(20B)が変形して中間部に接合部5(図7参照)が形成される。
このようにして、ウェハ積層体21が製造される。
その際、図5に示すように、隣り合うダミー電極22A(22B)間では、上記第1の実施形態と同様に、ウェハ1A、1Bの板状部20A(20B)が変形して中間部に接合部5(図7参照)が形成される。
このようにして、ウェハ積層体21が製造される。
このような製造工程において、各回路部4の外周側は、電極2A、2Bと同じ高さを有する壁体状のダミー電極22A、22Bの接合体で囲繞される。このため、板状部20A、20Bが変形しても、ダミー電極22A、22Bで囲繞された内側は、ダミー電極22A、22Bの接合体の高さで規制される厚さが保たれる。これにより、板状部20A、20Bの変形による応力やひずみが、回路4A、4B、電極2A、2Bに伝わりにくくなる。したがって、押圧時の変形による回路部4の不良率を低減し、ウェハ積層体21の部品信頼性を向上することができる。
また、各回路部4は、接合部5によって封止されるとともに、接合部5の内側で、ダミー電極22A、22Bによっても封止されるため、水分の侵入などをより確実に防止でき、ウェハ積層体21の経時劣化を一層抑制することができる。
また、各回路部4は、接合部5によって封止されるとともに、接合部5の内側で、ダミー電極22A、22Bによっても封止されるため、水分の侵入などをより確実に防止でき、ウェハ積層体21の経時劣化を一層抑制することができる。
次に、このウェハ積層体21を、上記第1の実施形態と同様にして、スクライブラインS1、S2でダイシングすることで、図9に示す固体撮像素子31が製造される。
このとき、上記第1の実施形態と同様に、チッピングを防止することができる。
また、回路部4および電極2A、2Bは、ダミー電極22A、22Bによって囲繞されているため、切り離し時にダイシングによる振動や応力負荷が作用しても、ダミー電極22A、22Bの内側に影響が及びにくくなるため、ダイシング時の不良発生を抑制することができる。
このとき、上記第1の実施形態と同様に、チッピングを防止することができる。
また、回路部4および電極2A、2Bは、ダミー電極22A、22Bによって囲繞されているため、切り離し時にダイシングによる振動や応力負荷が作用しても、ダミー電極22A、22Bの内側に影響が及びにくくなるため、ダイシング時の不良発生を抑制することができる。
なお、上記第2の実施形態の説明では、突起部であるダミー電極22A、22Bを平面視矩形状に形成することで、電極2A、2Bを囲繞し、内部に封止した場合の例で説明したが、囲繞する形状は、平面視矩形状には限定されず、例えば、角が丸められた矩形状、円状、楕円状、多角形状など適宜の閉曲線形状を採用することができる。
また、接合部15のみによる封止状態で十分な防湿性等が得られる場合には、ダミー電極22A、22Bは、線状の壁体として形成し、周方向に隙間を空けた状態で囲繞するようにしてもよい。
また、接合部15のみによる封止状態で十分な防湿性等が得られる場合には、ダミー電極22A、22Bをそれぞれ閉曲線状に設ける場合でも、先端同士の一部が当接していればよく、隙間が空いていてもよい。
また、ウェハ1A、1Bの接合強度は、電極2A、2Bと、表面酸化膜3a同士の接合強度で十分であるため、互いに当接するダミー電極22A、22Bは、接合されていなくてもよい。
また、接合部15のみによる封止状態で十分な防湿性等が得られる場合には、ダミー電極22A、22Bは、線状の壁体として形成し、周方向に隙間を空けた状態で囲繞するようにしてもよい。
また、接合部15のみによる封止状態で十分な防湿性等が得られる場合には、ダミー電極22A、22Bをそれぞれ閉曲線状に設ける場合でも、先端同士の一部が当接していればよく、隙間が空いていてもよい。
また、ウェハ1A、1Bの接合強度は、電極2A、2Bと、表面酸化膜3a同士の接合強度で十分であるため、互いに当接するダミー電極22A、22Bは、接合されていなくてもよい。
また、上記第2の実施形態の説明では、ウェハ1A、1Bの両方に突起部であるダミー電極22A、22Bが設けられた場合の例で説明したが、電極2A、2Bの接合体と同じ高さの突起部を、ウェハ1A、1Bの一方のみに設け、突起部と表面酸化膜3aとが当接し、接合される構成としてもよい。
また、上記第2の実施形態の説明では、突起部が壁体で形成された場合の例で説明したが、突起部は、ウェハ1A、1Bを離隔できる形状であれば、棒状、柱状等の突起部でもよい。
また、上記第2の実施形態の説明では、突起部が金属で形成された場合の例で説明したが、突起部は、ウェハ1A、1Bを離隔できる剛性を有していれば、純金属には限らず、合金でもよいし、非金属でもよい。
また、上記各実施形態の説明では、ウェハ1A、1Bが貼り合わされた場合の例で説明したが、積層するウェハの数は、2層には限定されず、3層以上であってもよい。
また、上記に説明したすべての構成要素は、本発明の技術的思想の範囲で適宜組み合わせを代えたり、削除したりして実施することができる。
1、21 ウェハ積層体
1A、1B ウェハ
2a、2b 先端
2A、2B 電極
3a 表面酸化膜(酸化膜)
3b 層間酸化膜
4 回路部
4a 配線
4A、4B 回路
4d 電極下金属
5、15 接合部
6 空隙部
10A、10B、20A、20B 板状部
11、31 固体撮像素子(半導体装置)
11A、11B チップ
22A、22B ダミー電極(突起部)
24a ダミー配線
24d ダミー電極下金属
1A、1B ウェハ
2a、2b 先端
2A、2B 電極
3a 表面酸化膜(酸化膜)
3b 層間酸化膜
4 回路部
4a 配線
4A、4B 回路
4d 電極下金属
5、15 接合部
6 空隙部
10A、10B、20A、20B 板状部
11、31 固体撮像素子(半導体装置)
11A、11B チップ
22A、22B ダミー電極(突起部)
24a ダミー配線
24d ダミー電極下金属
Claims (10)
- 複数の回路と、該回路に電気的に接続された電極とを有する複数のウェハが積層されたウェハ積層体であって、
前記複数のウェハのうち互いに対向する少なくとも一対は、
互いの対向面にそれぞれ酸化膜を有し、
互いの前記電極が貼り合わされるとともに、前記回路を含むチップを形成するためのスクライブラインとなる領域と重なりかつ該領域よりも広い範囲で前記酸化膜が互いに接合されている
ことを特徴とするウェハ積層体。 - 前記電極および前記酸化膜は、
表面活性化接合によりそれぞれ接合された
ことを特徴とする請求項1に記載のウェハ積層体。 - 前記電極が貼り合わされたウェハの対は、
前記対向面を互いに離隔する突起部が、前記対向面のうちの少なくとも一方において、前記酸化膜が互いに接合された領域よりも内側かつ前記電極のいずれよりも外側の領域に突出して設けられている
ことを特徴とする請求項1または2に記載のウェハ積層体。 - 前記突起部は、金属で形成された
ことを特徴とする請求項3に記載のウェハ積層体。 - 前記突起部は、線状に延ばされた壁体で形成された
ことを特徴とする請求項3または4に記載のウェハ積層体。 - 前記突起部は、前記電極部のいずれよりも外側で前記電極を囲繞するとともに、前記対向面間を封止する壁体で形成された
ことを特徴とする請求項3〜5のいずれか1項に記載のウェハ積層体。 - 前記突起部は、
前記対向面のそれぞれから突出され、突出方向の先端で互いに当接されている
ことを特徴とする請求項3〜6のいずれか1項に記載のウェハ積層体。 - 前記回路は、固体撮像装置回路である
ことを特徴とする請求項1〜7のいずれか1項に記載のウェハ積層体。 - 回路と、該回路に電気的に接続された電極とを有する複数のチップが積層された半導体装置であって、
前記複数のチップのうち互いに対向する少なくとも一対は、
互いの対向面にそれぞれ酸化膜を有し、
互いの前記電極が貼り合わされるとともに、前記回路の外側において前記酸化膜が互いに接合されている
ことを特徴とする半導体装置。 - 請求項1〜8のいずれか1項に記載のウェハ積層体を、前記酸化膜が互いに接合されている領域内で切り離して形成された
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012079961A JP2013211380A (ja) | 2012-03-30 | 2012-03-30 | ウェハ積層体および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012079961A JP2013211380A (ja) | 2012-03-30 | 2012-03-30 | ウェハ積層体および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013211380A true JP2013211380A (ja) | 2013-10-10 |
Family
ID=49528978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012079961A Pending JP2013211380A (ja) | 2012-03-30 | 2012-03-30 | ウェハ積層体および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013211380A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015099827A (ja) * | 2013-11-18 | 2015-05-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2016125264A1 (ja) * | 2015-02-04 | 2016-08-11 | オリンパス株式会社 | 半導体装置 |
JP2018006561A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 光電変換装置及びカメラ |
-
2012
- 2012-03-30 JP JP2012079961A patent/JP2013211380A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015099827A (ja) * | 2013-11-18 | 2015-05-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2016125264A1 (ja) * | 2015-02-04 | 2016-08-11 | オリンパス株式会社 | 半導体装置 |
JPWO2016125264A1 (ja) * | 2015-02-04 | 2017-11-09 | オリンパス株式会社 | 半導体装置 |
US9978723B2 (en) | 2015-02-04 | 2018-05-22 | Olympus Corporation | Semiconductor device |
JP2018006561A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 光電変換装置及びカメラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108695349B (zh) | 具有层压层的半导体装置和设备 | |
CN104428897B (zh) | 固态成像装置和电子设备 | |
US8564123B2 (en) | Chip package and fabrication method thereof | |
JP4354398B2 (ja) | 半導体装置及びその製造方法 | |
KR100994845B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
CN110678984B (zh) | 成像器件和电子装置 | |
JP2015135938A5 (ja) | ||
JP5970747B2 (ja) | 半導体装置 | |
JP2012178496A (ja) | 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法 | |
KR20140133814A (ko) | 촬상 소자, 제조 장치 및 방법, 및, 촬상 장치 | |
US11658192B2 (en) | Image sensor and image-capturing device | |
JP2014154643A (ja) | 積層型固体撮像装置および撮像装置 | |
JP2012169488A (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
JP5720306B2 (ja) | 固体撮像素子の製造方法 | |
JP2013211380A (ja) | ウェハ積層体および半導体装置 | |
JP6071613B2 (ja) | 半導体基板、半導体装置、撮像素子、および撮像装置 | |
US8309433B2 (en) | Method of manufacturing optical sensor | |
JP2021007176A (ja) | 固体撮像装置、および電子機器 | |
WO2013141091A1 (ja) | 積層型半導体装置およびその製造方法 | |
JP2015037117A (ja) | 固体撮像装置およびその製造方法、ならびに撮像装置 | |
JP2013232473A (ja) | 撮像素子およびチップ積層構造 | |
US20190013347A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2013206921A (ja) | ウェハ積層体のダイシング方法および半導体装置 | |
JP6300662B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US11444220B2 (en) | Light detection device and method for manufacturing light detection device |