JP2015037117A - 固体撮像装置およびその製造方法、ならびに撮像装置 - Google Patents
固体撮像装置およびその製造方法、ならびに撮像装置 Download PDFInfo
- Publication number
- JP2015037117A JP2015037117A JP2013168177A JP2013168177A JP2015037117A JP 2015037117 A JP2015037117 A JP 2015037117A JP 2013168177 A JP2013168177 A JP 2013168177A JP 2013168177 A JP2013168177 A JP 2013168177A JP 2015037117 A JP2015037117 A JP 2015037117A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solid
- imaging device
- state imaging
- support portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000007787 solid Substances 0.000 title abstract 4
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 238000003384 imaging method Methods 0.000 claims description 80
- 238000012360 testing method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 20
- 239000004065 semiconductor Substances 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000003321 amplification Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】積層する半導体チップの大きさが異なっていても、薄膜化工程後に良好に機能する固体撮像装置およびその製造方法を提供する。【解決手段】本発明の固体撮像装置１は、入射した光を電気信号に変換する複数の光電変換部が配置された画素アレイ１１を有する第一チップ１０と、第一チップ１０の平面視面積よりも小さい平面視面積を有し、第一チップ１０に電気的かつ物理的に接続された第二チップ２０と、第一チップ１０の、第二チップ２０が接続された面のうち、第二チップ２０に覆われていない領域をすべて覆うように設けられ、第一チップ１０の平坦性を保持するように支持する支持部３０とを備える。【選択図】図２
Description
本発明は、固体撮像装置、より詳しくは、積層型の固体撮像装置、およびその製造方法、ならびに当該固体撮像装置を備えた撮像装置に関する。
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ（Charge Coupled Device）型や増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置は、光が入射する画素の光電変換部が生成・蓄積した信号電荷を、画素に設けられた増幅部に導き、増幅部が増幅した信号を画素から出力する。増幅型の固体撮像装置では、このような画素が二次元マトリクス状に複数配置されている。増幅型の固体撮像装置には、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタを用いたＣＭＯＳ型固体撮像装置等がある。
従来、ＣＭＯＳ型固体撮像装置は、二次元マトリクス状に配列された各画素の光電変換部が生成した信号電荷を、同一基板上に設けられた回路部によって行毎に順次読み出す方式を採用している。一般的なモノリシック構造（単一半導体基板から製造された構造）を有したＣＭＯＳ型固体撮像装置では、光が入射する面から見た状態において、入射光を信号電荷に変換する画素アレイ部の周囲に垂直走査回路・水平走査回路・列処理回路や出力回路等の周辺回路が配置され、電気信号を伝達する為に、画素アレイ部と周辺回路の間に、列または行ごとに配線が設けられている。
現在のＣＭＯＳ型固体撮像装置では、データレートの向上、面内の撮像同一性の向上、高機能化が要求されている。しかしながら、モノリシック構造を有したＣＭＯＳ型固体撮像装置では、平面方向の電気伝導による速度制限や密度制限により性能の向上が難しい。
そこで、このようなＣＭＯＳ型固体撮像装置において、複数の画素が配列された画素領域が形成された半導体チップと、信号処理を行うロジック回路が形成された半導体チップとを電気的に接続して１つのデバイスとして構成した固体撮像装置が種々提案され、機能・性能の向上が提案されている。
そこで、このようなＣＭＯＳ型固体撮像装置において、複数の画素が配列された画素領域が形成された半導体チップと、信号処理を行うロジック回路が形成された半導体チップとを電気的に接続して１つのデバイスとして構成した固体撮像装置が種々提案され、機能・性能の向上が提案されている。
例えば、特許文献１では、画素単位毎にマイクロパッドを有する裏面照射型のイメージセンサチップと、信号処理回路が形成されてマイクロパッドを有する信号処理チップとを、マイクロバンプによって接続した半導体モジュールが開示されている。また、特許文献２では、半製品状態の画素アレイ部を備えた第１の半導体ウエハと、半製品状態のロジック回路を備えた第２の半導体ウエハとが貼り合わされた後、ダイシング等により個片化して、裏面照射型の固体撮像装置とした構成が開示されている。
一枚の半導体ウエハから複数の半導体チップを製造しようとする際、半導体チップはできるだけ小さいのが好ましい。その一方で、固体撮像装置の製造において接続される半導体チップのそれぞれの機能を考慮すると、最小限の大きさがそれぞれで異なることもある。通常は、画素領域の形成された半導体チップの方が大きくなる。このような大きさの異なる二つの半導体チップを積層し、固体撮像装置とするために画素領域の形成された半導体チップを薄膜化すると、薄膜化された半導体チップの一部が、他方の半導体チップによって支持されない状態が生じる。その結果、支持されていない部分が湾曲し、固体撮像装置として充分機能しなくなることがあるという問題がある。
上記事情を踏まえ、本発明は、積層する半導体チップの大きさが異なっていても、薄膜化工程後に良好に機能する固体撮像装置およびその製造方法を提供することを目的とする。
本発明の他の目的は、製造コストを抑えつつ、好適に機能する撮像装置を提供することである。
本発明の他の目的は、製造コストを抑えつつ、好適に機能する撮像装置を提供することである。
本発明の第一の態様は、入射した光を電気信号に変換する複数の光電変換部が配置された画素アレイを有する第一チップと、前記第一チップの平面視面積よりも小さい平面視面積を有し、前記第一チップに電気的かつ物理的に接続された第二チップと、前記第一チップの、前記第二チップが接続された面のうち、前記第二チップに覆われていない領域をすべて覆うように設けられ、前記第一チップの平坦性を保持するように支持する支持部とを備える固体撮像装置である。
本発明の第二の態様は、本発明の固体撮像装置を備える撮像装置である。
本発明の第三の態様は、入射した光を電気信号に変換する複数の光電変換部が配置された画素アレイを有する第一チップと、前記第一チップの平面視面積よりも小さい平面視面積を有し、前記第一チップに電気的かつ物理的に接続された第二チップとを備える固体撮像装置の製造方法であって、前記第一チップ上に前記第二チップを配置して前記第一チップと前記第二チップとを電気的に接続する第二チップ接続工程と、前記第一チップ上に液体の支持部材料を充填して固化し、支持部を形成する支持部形成工程と、前記第一チップを薄膜化する薄膜化工程とを備える。
本発明の固体撮像装置およびその製造方法によれば、積層する半導体チップの大きさが異なっていても、薄膜化工程後に良好に機能する固体撮像装置を提供することができる。
また、本発明の撮像装置によれば、製造コストを抑えつつ、好適に機能する撮像装置とすることができる。
また、本発明の撮像装置によれば、製造コストを抑えつつ、好適に機能する撮像装置とすることができる。
本発明の第一実施形態について、図１から図８を参照して説明する。
図１は、本実施形態の固体撮像装置１を模式的に示す斜視図であり、図２の上側および下側は、それぞれ固体撮像装置１の正面図および平面図である。固体撮像素子１は、図１および図２に示すように、複数のフォトダイオード（ＰＤ、光電変換部）が二次元状に配列された画素アレイ１１を有する第一チップ１０と、第一チップ１０と電気的に接続される第二チップ２０と、第一チップ１０の、第二チップ２０が配置された側の面に配置されて第一チップ１０を支持する支持部３０とを備えている。
図１は、本実施形態の固体撮像装置１を模式的に示す斜視図であり、図２の上側および下側は、それぞれ固体撮像装置１の正面図および平面図である。固体撮像素子１は、図１および図２に示すように、複数のフォトダイオード（ＰＤ、光電変換部）が二次元状に配列された画素アレイ１１を有する第一チップ１０と、第一チップ１０と電気的に接続される第二チップ２０と、第一チップ１０の、第二チップ２０が配置された側の面に配置されて第一チップ１０を支持する支持部３０とを備えている。
第一チップ１０はシリコンで形成されており、画素アレイ１１のＰＤは、入射した光を電気信号に変換する。第二チップ２０は、図示しない読み出し回路および駆動回路を有し、読み出し回路によりＰＤが変換した電気信号を読み出し、駆動回路により第一チップ１０内の電気回路を駆動する。
第一チップ１０と第二チップ２０とは、接続層４０において電気的かつ物理的に接続されている。図３は、接続層４０のうち第一チップ１０と第二チップ２０との電気的接続部位を含む領域を示す断面図である。第一チップ１０のシリコン部分において、第二チップ２０に対向する側には第一配線部１２が設けられ、画素アレイ１１を構成するＰＤと接続されている。シリコン部分の残りは、光を透過可能な薄いシリコン層１３とされ、シリコン層１３上に、反射防止膜１４、カラーフィルタ１５、樹脂膜１６、およびマイクロレンズ１７が順に設けられている。マイクロレンズ１７は、画素アレイ１１の各ＰＤに対応するように配置されており、画素アレイ１１に入射する光を対応するＰＤに導く。反射防止膜１４の材料としては、酸化タンタル、酸化ハフニウム、窒化ケイ素、二酸化ケイ素などを用いることができる。カラーフィルタ１５としては顔料または染料を有した有機膜等の公知のものが用いられる。樹脂膜１６は光が画素アレイ１１に入射する面（入射面）を平坦化する為に設けられるが、マイクロレンズ１７と同一の材料を用いて形成されてもよい。
第一チップ１０が上述の構成を有することにより、固体撮像装置１は、マイクロレンズ１７が設けられた側の面を入射面とする、いわゆる裏面照射型の固体撮像装置として機能する。シリコン層１３が充分光を透過するよう、第一チップ１０は、例えば１０マイクロメートル（μｍ）以下程度の厚さとされている。
第二チップ２０の第一チップ１０に対向する側には、第二配線部２１が設けられ、シリコン部２２に設けられた読み出し回路や駆動回路等と接続されている。第二チップ２０は、第一チップ１０に比べて十分に厚い、例えば１００μｍ以上の厚さを有し、第一チップ１０と接触する部位においては、第一チップ１０を充分に支持することができる。
第一配線部１２と第二配線部２１とは、接続層４０に設けられた接続電極４１により電気的に接続されている。複数の接続電極４１間の隙間は、アンダーフィルなどとも呼ばれる接続樹脂４２により充填され、接続樹脂４２により、第一チップ１０と第二チップ２０との物理的接続強度が補強されている。接続樹脂は、必要に応じて設ければよく、必ずしも設けられなくてもよい。
第一配線部１２と第二配線部２１とは、接続層４０に設けられた接続電極４１により電気的に接続されている。複数の接続電極４１間の隙間は、アンダーフィルなどとも呼ばれる接続樹脂４２により充填され、接続樹脂４２により、第一チップ１０と第二チップ２０との物理的接続強度が補強されている。接続樹脂は、必要に応じて設ければよく、必ずしも設けられなくてもよい。
図２下側に示すように、固体撮像装置１の平面視において、第一チップ１０は第二チップ２０よりも大きいため、第一チップ１０は一部に第二チップ２０と重ならない領域を有している。当該領域、すなわち第一チップ１０の第二チップ側の面のうち、第二チップ２０に覆われない領域には、支持部３０が第一チップ１０に接着された状態で配置されている。その結果、支持部３０により第一チップ１０が支持されてその平坦性等が保持されている。
第一チップ１０の周縁部には、外部機器等との接続に用いられる複数のボンディングパッド（入出力端子）１８と第一チップ１０の特性をテストする際に用いるテスト端子１９とが設けられている。ボンディングパッド１８は、導体面を入射面側に露出させているが、テスト端子１９は、入射面と反対側の面に導体面を露出させている。そのため、固体撮像装置１の完成時においては、テスト端子１９の導体面は、支持部３０により覆われて見えなくなっている。
ボンディングパッド１８およびテスト端子１９は、いずれも固体撮像装置１の平面視において、第二チップ２０と重ならない位置に設けられている。
ボンディングパッド１８およびテスト端子１９は、いずれも固体撮像装置１の平面視において、第二チップ２０と重ならない位置に設けられている。
以上の構成を有する固体撮像装置１の製造方法の一例について説明する。まず、準備工程として、１枚のシリコンウエハに、第一チップ１０を二次元アレイ状に並べて複数製造する。以後このウエハを、「第一チップウエハ」と称する（第一チップ準備工程）。さらに、１枚のシリコンウエハに第二チップ２０を二次元アレイ状に並べて複数製造し、ダイシング等により個片化して、複数の独立した第二チップ２０を製造する。第二チップ２０は、必要な機能に応じて最小化されたサイズのものを隙間なく並べて製造できるため、接続される第一チップの大きさに関係なく、一枚のシリコンウエハから最大限の数を製造することができる。
次に、図４に示すように、第一チップウエハ１０１上の各第一チップ１０（不図示）に第二チップ２０を配置し、第一チップ１０と第二チップ２０とを電気的に接続する（第二チップ接続工程）。本実施形態では、第一チップウエハ１０１上に接続電極４１を含む接続層４０（図４では不図示）を形成してから第二チップ２０を配置し、熱や圧力等を掛けて接続する。
次に、図５に示すように、第一チップウエハ１０１上かつ第二チップ２０の周囲に液状の支持部材料を充填して固化させ、支持部３０を形成する（支持部形成工程）。支持部材料としては、樹脂やガラス等を用いることができる。本実施形態では支持部の厚みは第二チップ２０と同等であるが、これには限られず、第二チップより薄くてもよいし、第二チップよりも厚くして、支持部が第二チップを覆うように形成してもよい。ただし、支持部を第二チップより薄くする場合は、第一チップを充分支持できる程度の剛性を発揮する程度の厚みにするよう留意する。また、第一チップ１０の平面視において、第二チップおよび支持部のいずれとも重ならない領域が存在しないように注意する。
なお、支持部を形成すると、テスト端子の導体面が覆われて使用できなくなるため、第一チップ１０や第二チップ２０、あるいは両者が接続されたものの特性テストを行う必要がある場合は、支持部が形成される前に行う。
なお、支持部を形成すると、テスト端子の導体面が覆われて使用できなくなるため、第一チップ１０や第二チップ２０、あるいは両者が接続されたものの特性テストを行う必要がある場合は、支持部が形成される前に行う。
次に、図６に示すように、第一チップウエハ１０１を薄膜化して、複数の第一チップ１０を形成する（薄膜化工程）。薄膜化の方法としては、公知の各種方法を用いることができ、例えば、バックグラインド (ＢＧ)工程などの物理的研削工程や、薬液を用いたケミカルエッチング、ＣＭＰ(Chemical Mechanical Polishing)等が挙げられる。一般に、第一チップウエハ１０１の厚さは、薄膜化される前は７００μｍ程度であり、薄膜化工程により、第一チップのＰＤに求められる特性に応じた膜厚（例えば、１〜５μｍ程度）まで薄膜化される。薄膜化工程において、形成された第一チップの表面にシリコン酸化膜が形成されてもよい。
次に、図７に示すように、第一チップ１０上に、マイクロレンズ１７や、ボンディングパッド１８等の各種機構を形成する。これら各種機構はいずれも微細であるため、図７ではマイクロレンズ１７のみ示している。
最後に、ダイシング等により、個々の第一チップ１０の境界線（スクライブライン）ＳＬに沿って第一チップ１０および接続された第二チップ２０の組ごとに個片化すると、図８に示すような固体撮像装置１が複数完成する。完成した固体撮像装置１においては、薄膜化された第一チップ１０の一部領域が第二チップ２０により支持され、残部領域が支持部３０によって支持される。その結果、画素アレイ１１を有する第一チップ１０は平坦な状態が維持され、画素アレイ１１に入射した光が好適に光電変換される。
本実施形態の固体撮像素子１によれば、第一チップ１０の一方の面に、第二チップ２０と支持部３０とが設けられているため、第二チップ２０の平面視面積が第一チップ１０の平面視面積より小さくても、第一チップ１０全体が支持されて第一チップ１０、とりわけ画素アレイ１１の撓みを好適に防止することができる。すなわち、第一チップ１０の支持を考慮して第二チップ２０の寸法を必要以上に大きく設定する必要はなく、所望の機能を実現するための最小限の寸法に設定することができる。その結果、一枚のウエハから製造可能な第二チップの個数を第一チップの寸法によらず最適化することができ、製造コストを著しく低減することができる。
また、支持部３０が、固体撮像装置１の平面視において、第二チップ２０の周囲を囲むように配置されているため、固体撮像装置１の厚さ方向に延びる側面に対して加わる力が第二チップ２０に直接作用することを防ぎ、第二チップ２０を好適に保護することができる。加えて、個片化の際にもダイシングの刃等が第二チップに触れにくく、第二チップを傷めにくい。
また、外部接続用のボンディングパッド１８やテスト端子１９が、平面視において第二チップ２０と重ならない位置に配置されているため、ワイヤボンディング等により外部装置等と接続する工程や特性テストの工程において第二チップ２０に過剰な力がかかりにくく、第二チップの不具合発生を抑制することができる。
さらに、テスト端子１９がボンディングパッド１８と別に設けられているため、ボンディングパッドを用いずに特性テスト等を行うことができ、ボンディングパッドを介した外部接続の信頼性を高く保つことができる。
本発明の第二実施形態について、図９および図１０を参照して説明する。本実施形態の固体撮像装置５１と、第一実施形態の固体撮像装置１との異なるところは、回路配置の態様である。なお、以降の説明において、すでに説明したものと共通する構成については、同一の符号を付して重複する説明を省略する。
図９の上側は、固体撮像装置５１の平面図である。図９の下側は、固体撮像装置５１の底面図であり、支持部３０を除いて示している。
第一チップ１０には、画素アレイ１１に加え、読み出し回路の一部である垂直走査回路５２が設けられている。垂直走査回路５２は、固体撮像装置として機能するための動作信号を出力するもので、画素アレイ１１のＰＤおよび第二チップ２０と接続されている。
第二チップ２０は、読み出し回路の一部である水平走査回路５３と、駆動回路を構成する列処理回路５４および出力回路５５とを有している。
第一チップ１０には、画素アレイ１１に加え、読み出し回路の一部である垂直走査回路５２が設けられている。垂直走査回路５２は、固体撮像装置として機能するための動作信号を出力するもので、画素アレイ１１のＰＤおよび第二チップ２０と接続されている。
第二チップ２０は、読み出し回路の一部である水平走査回路５３と、駆動回路を構成する列処理回路５４および出力回路５５とを有している。
以上のように、本実施形態の固体撮像装置５１では、第二チップの機能の一部を第一チップに配置しているが、このようにしても、第一実施形態で説明したのと同様の効果を奏することができる。さらに、例えば第一チップにデッドスペースが存在し、当該デッドスペースに第二チップの一部回路を配置可能であるような場合に、一部回路を第一チップに設けることで第二チップをさらに小型にし、第二チップの製造効率をさらに高めることができる。
本実施形態では、図１０に示す変形例のように、第二チップの回路を、独立した二つの機能チップ５６Ａおよび５６Ｂに分散配置し、二つの機能チップで第二チップを構成してもよい。このようにすると、回路の一部に不具合がある場合に、不具合を有する回路を含む機能チップのみを交換すればよいため、第二チップの製造歩留まりを向上させることができる。また、第二チップの配置の自由度が大きくなるという利点も有する。したがって、三つ以上の機能チップで第二チップを構成してもよいし、機能チップごとの回路の配分にも特に制限はない。
以上、本発明の各実施形態について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組み合わせを変えたり、各構成要素に種々の変更を加えたり、削除したりすることが可能である。
例えば、図１１に示す変形例のように、支持部６１を第二チップ２０の厚みよりも厚く形成し、第二チップ２０が支持部６１で覆われるようにしてもよい。このようにすると、支持部形成工程における支持部材料の充填を容易に行うことができ、完成した固体撮像装置において第二チップも好適に保護される。
また、支持部は、固体撮像装置の平面視において、必ずしも第二チップの周囲を囲むように形成されなくてもよく、その結果第二チップの一部が固体撮像装置の側面に露出してもよい。ただし、支持部が第二チップの周囲を囲むように形成されるといくつかの利点があることは、第一実施形態の説明において述べた通りである。
さらに、第二チップに上述した以外の機能、例えばＡ／Ｄ（アナログ／デジタル）変換等の機能を持たせてもよい。
さらに、第一チップと第二チップとの電気的接続態様は、接続層を介した上述のものに限定されない。例えば、図１２に示す変形例のように、第一チップ１０および第二チップ２０に、それぞれビア（Through Silicon Via, ＴＳＶ）７１および７２を形成し、ビア７１とビア７２とを、導体からなる接続膜７３で接続する構成なども用いることができる。この場合、第一配線部１２と第二配線部２１とは、第一配線部１２および第二配線部２１に含まれるケイ素酸化物どうしの直接接合で物理的に接続してもよいし、直接接合に適する組成で成膜されたケイ素酸化物等からなる緩衝層７４を介して接続してもよい。
さらに、第一チップと第二チップとの電気的接続態様は、接続層を介した上述のものに限定されない。例えば、図１２に示す変形例のように、第一チップ１０および第二チップ２０に、それぞれビア（Through Silicon Via, ＴＳＶ）７１および７２を形成し、ビア７１とビア７２とを、導体からなる接続膜７３で接続する構成なども用いることができる。この場合、第一配線部１２と第二配線部２１とは、第一配線部１２および第二配線部２１に含まれるケイ素酸化物どうしの直接接合で物理的に接続してもよいし、直接接合に適する組成で成膜されたケイ素酸化物等からなる緩衝層７４を介して接続してもよい。
さらに、本発明の固体撮像装置の製造方法においても、各工程の順序等は、趣旨を逸脱しない範囲において適宜変更可能である。例えば、薄膜化工程は、第二チップ接続工程や支持部形成工程の前に行われてもよいし、第一チップウエハが予め第一チップに対応する領域ごとに個片化されてから第二チップ接続工程が行われてもよい。
本発明の固体撮像装置は、デジタルカメラやデジタルビデオカメラ等の各種撮像装置に好適に利用することができる。特に、高データレートが求められる高速撮影ビデオカメラ、面内の撮像同一性が求められる監視カメラや工業用途などの特殊カメラ、センサの小型化が求められる医療用途の撮像装置等の好適に用いることができる。
１、５１ 固体撮像装置
１０ 第一チップ
１１ 画素アレイ
１８ ボンディングパッド（入出力端子）
１９ テスト端子
２０ 第二チップ
３０、６１ 支持部
１０１ 第一チップウエハ
１０ 第一チップ
１１ 画素アレイ
１８ ボンディングパッド（入出力端子）
１９ テスト端子
２０ 第二チップ
３０、６１ 支持部
１０１ 第一チップウエハ
Claims (10)
- 入射した光を電気信号に変換する複数の光電変換部が配置された画素アレイを有する第一チップと、
前記第一チップの平面視面積よりも小さい平面視面積を有し、前記第一チップに電気的かつ物理的に接続された第二チップと、
前記第一チップの、前記第二チップが接続された面のうち、前記第二チップに覆われていない領域をすべて覆うように設けられ、前記第一チップの平坦性を保持するように支持する支持部と、
を備える固体撮像装置。 - 前記支持部は、樹脂またはガラスからなる、請求項１に記載の固体撮像装置。
- 前記支持部は、前記固体撮像装置の平面視において、前記第二チップの周囲を囲むように配置されている、請求項１または２に記載の固体撮像装置。
- 前記支持部の厚みは、前記第二チップの厚みよりも大きく、前記第二チップが前記支持部に覆われている、請求項１から３のいずれか一項に記載の固体撮像装置。
- 前記第一チップは外部接続用の入出力端子を有し、前記入出力端子が、前記固体撮像装置の平面視において、前記第二チップと重ならない位置に設けられている、請求項１から４のいずれか一項に記載の固体撮像装置。
- 前記第一チップは外部接続用のテスト端子を有し、前記テスト端子が、前記固体撮像装置の平面視において、前記第二チップと重ならない位置に設けられている、請求項１から５のいずれか一項に記載の固体撮像装置。
- 請求項１から６のいずれか一項に記載の固体撮像装置を備える、撮像装置。
- 入射した光を電気信号に変換する複数の光電変換部が配置された画素アレイを有する第一チップと、前記第一チップの平面視面積よりも小さい平面視面積を有し、前記第一チップに電気的かつ物理的に接続された第二チップとを備える固体撮像装置の製造方法であって、
前記第一チップ上に前記第二チップを配置して前記第一チップと前記第二チップとを電気的に接続する第二チップ接続工程と、
前記第一チップ上に液体の支持部材料を充填して固化し、支持部を形成する支持部形成工程と、
前記第一チップを薄膜化する薄膜化工程と、
を備える、固体撮像装置の製造方法。 - 前記第二チップ接続工程において、前記第一チップは第一チップウエハに複数形成され、前記第一チップウエハ上に前記第二チップが配置される、請求項８に記載の固体撮像装置の製造方法。
- 前記支持部形成工程は、前記第二チップ接続工程に続いて行われ、前記第二チップを覆うように前記支持部材料が充填される、請求項８または９に記載の固体撮像装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013168177A JP6116437B2 (ja) | 2013-08-13 | 2013-08-13 | 固体撮像装置およびその製造方法、ならびに撮像装置 |
| PCT/JP2014/063453 WO2015022795A1 (ja) | 2013-08-13 | 2014-05-21 | 固体撮像装置およびその製造方法、ならびに撮像装置 |
| US15/007,704 US9865641B2 (en) | 2013-08-13 | 2016-01-27 | Solid-state imaging device, manufacturing method therefor, and imaging apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013168177A JP6116437B2 (ja) | 2013-08-13 | 2013-08-13 | 固体撮像装置およびその製造方法、ならびに撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015037117A true JP2015037117A (ja) | 2015-02-23 |
| JP6116437B2 JP6116437B2 (ja) | 2017-04-19 |
Family
ID=52468187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013168177A Active JP6116437B2 (ja) | 2013-08-13 | 2013-08-13 | 固体撮像装置およびその製造方法、ならびに撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9865641B2 (ja) |
| JP (1) | JP6116437B2 (ja) |
| WO (1) | WO2015022795A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6292049B2 (ja) * | 2013-09-02 | 2018-03-14 | ソニー株式会社 | 半導体装置およびその製造方法 |
| WO2015099781A1 (en) * | 2013-12-27 | 2015-07-02 | xyINTEL CORPORATION | Optoelectronic packaging assemblies |
| CN107924873A (zh) * | 2015-09-01 | 2018-04-17 | 索尼公司 | 层叠体 |
| CN110692134B (zh) * | 2019-06-14 | 2021-03-23 | 深圳市汇顶科技股份有限公司 | 芯片封装结构和电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003139820A (ja) * | 2001-10-30 | 2003-05-14 | Matsushita Electric Ind Co Ltd | マルチチップモジュール及びそのチップ間接続テスト方法 |
| JP2005026633A (ja) * | 2003-07-04 | 2005-01-27 | Sony Corp | 半導体パッケージの製造方法 |
| JP2006080145A (ja) * | 2004-09-07 | 2006-03-23 | Nec Electronics Corp | チップオンチップ型半導体集積回路装置 |
| US20080308928A1 (en) * | 2007-06-13 | 2008-12-18 | Industrial Technology Research Institute | Image sensor module with a three-dimensional die-stacking structure |
| JP2011146527A (ja) * | 2010-01-14 | 2011-07-28 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2012164870A (ja) * | 2011-02-08 | 2012-08-30 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4734381A (en) * | 1985-10-24 | 1988-03-29 | Atlantic Richfield Company | Method of making a thin film cadmium telluride solar cell |
| JP2004319530A (ja) * | 2003-02-28 | 2004-11-11 | Sanyo Electric Co Ltd | 光半導体装置およびその製造方法 |
| KR100541650B1 (ko) * | 2003-08-12 | 2006-01-10 | 삼성전자주식회사 | 고체 촬상용 반도체 장치 및 그 제조방법 |
| JP4349232B2 (ja) | 2004-07-30 | 2009-10-21 | ソニー株式会社 | 半導体モジュール及びｍｏｓ型固体撮像装置 |
| JP5985136B2 (ja) | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
| JP4783868B1 (ja) * | 2010-03-17 | 2011-09-28 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法並びに撮像装置 |
| EP2700094B1 (en) * | 2011-04-19 | 2017-06-07 | Teledyne Rad-icon Imaging Corp. | Method of direct silicon tiling of a tiled image sensor array |
| US20130320359A1 (en) * | 2012-06-04 | 2013-12-05 | Sematech, Inc. | Heterogeneous stack structures with optical to electrical timing reference distribution |
-
2013
- 2013-08-13 JP JP2013168177A patent/JP6116437B2/ja active Active
-
2014
- 2014-05-21 WO PCT/JP2014/063453 patent/WO2015022795A1/ja active Application Filing
-
2016
- 2016-01-27 US US15/007,704 patent/US9865641B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003139820A (ja) * | 2001-10-30 | 2003-05-14 | Matsushita Electric Ind Co Ltd | マルチチップモジュール及びそのチップ間接続テスト方法 |
| JP2005026633A (ja) * | 2003-07-04 | 2005-01-27 | Sony Corp | 半導体パッケージの製造方法 |
| JP2006080145A (ja) * | 2004-09-07 | 2006-03-23 | Nec Electronics Corp | チップオンチップ型半導体集積回路装置 |
| US20080308928A1 (en) * | 2007-06-13 | 2008-12-18 | Industrial Technology Research Institute | Image sensor module with a three-dimensional die-stacking structure |
| JP2011146527A (ja) * | 2010-01-14 | 2011-07-28 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2012164870A (ja) * | 2011-02-08 | 2012-08-30 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015022795A1 (ja) | 2015-02-19 |
| US20160141328A1 (en) | 2016-05-19 |
| JP6116437B2 (ja) | 2017-04-19 |
| US9865641B2 (en) | 2018-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6818721B2 (ja) | イメージセンシング装置の製造方法 | |
| US9305958B2 (en) | Solid-state image sensing apparatus and electronic apparatus to improve quality of an image | |
| CN108695349B (zh) | 具有层压层的半导体装置和设备 | |
| US9165968B2 (en) | 3D-stacked backside illuminated image sensor and method of making the same | |
| US9634060B2 (en) | Stacked solid-state image sensor and imaging apparatus including the same | |
| JP4940667B2 (ja) | 固体撮像素子及びその製造方法 | |
| US9478520B2 (en) | Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device | |
| JP2010040621A (ja) | 固体撮像デバイス及びその製造方法 | |
| KR20100108109A (ko) | 이미지 센서 및 그 제조 방법 | |
| JP5721370B2 (ja) | 光センサの製造方法、光センサ及びカメラ | |
| US11817471B2 (en) | Imaging device and electronic device configured by bonding a plurality of semiconductor substrates | |
| JP2012089739A (ja) | 固体撮像装置及び電子機器 | |
| JP6045250B2 (ja) | 固体撮像装置および撮像装置 | |
| JP2012009547A (ja) | 固体撮像装置、電子機器 | |
| WO2014122999A1 (ja) | 積層型固体撮像装置および撮像装置 | |
| JP6116437B2 (ja) | 固体撮像装置およびその製造方法、ならびに撮像装置 | |
| JP2014082514A (ja) | 半導体装置とその製造方法 | |
| US9287318B2 (en) | Solid-state imaging sensor, method of manufacturing the same, and camera | |
| JP2023055816A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| JP2012169488A (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| JP6388662B2 (ja) | 固体撮像装置 | |
| JP2013232473A (ja) | 撮像素子およびチップ積層構造 | |
| JP2013175540A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| WO2015122299A1 (ja) | 固体撮像装置、電子機器、および固体撮像装置の製造方法 | |
| JP6002062B2 (ja) | 半導体光検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20161205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170321 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6116437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |