JP6300662B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6300662B2
JP6300662B2 JP2014127439A JP2014127439A JP6300662B2 JP 6300662 B2 JP6300662 B2 JP 6300662B2 JP 2014127439 A JP2014127439 A JP 2014127439A JP 2014127439 A JP2014127439 A JP 2014127439A JP 6300662 B2 JP6300662 B2 JP 6300662B2
Authority
JP
Japan
Prior art keywords
silicon substrate
semiconductor device
silicon
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014127439A
Other languages
English (en)
Other versions
JP2016006840A5 (ja
JP2016006840A (ja
Inventor
晴久 齊藤
晴久 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2014127439A priority Critical patent/JP6300662B2/ja
Priority to PCT/JP2015/061992 priority patent/WO2015194249A1/ja
Publication of JP2016006840A publication Critical patent/JP2016006840A/ja
Priority to US15/352,927 priority patent/US9954027B2/en
Publication of JP2016006840A5 publication Critical patent/JP2016006840A5/ja
Application granted granted Critical
Publication of JP6300662B2 publication Critical patent/JP6300662B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Weting (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
複数の半導体基板（シリコン基板）を積層した構造の半導体装置がある。また、半導体装置では、積層したシリコン基板の一方の面のシリコンをエッチングして薄化することも行われる。このような構造の半導体装置としては、例えば、裏面照射（ＢａｃｋＳｉｄｅ Ｉｌｌｕｍｉｎａｔｉｏｎ：ＢＳＩ）型の固体撮像装置がある。
裏面照射（ＢａｃｋＳｉｄｅ Ｉｌｌｕｍｉｎａｔｉｏｎ：ＢＳＩ）型の固体撮像装置では、入射した光を光電変換する光電変換部などの回路要素が形成された面（表面）と反対側の面（裏面）から光を入射させる。このため、裏面照射型の固体撮像装置では、シリコン基板の裏面側の余分なシリコンをエッチングして薄化することによって、シリコン基板の表面側に形成された光電変換部により多くの光を入射させるようにする。
しかし、シリコン基板を単に薄化すると、薄化したシリコン基板自体がロール状に巻かれてしまったり、割れてしまったりする。このため、裏面照射型の固体撮像装置など、積層したシリコン基板の一方の面のシリコンをエッチングして薄化する半導体装置では、薄化するシリコン基板を別のシリコン基板で支える（支持する）構成がとられる。
例えば、裏面照射型の固体撮像装置では、光電変換部などの回路要素が形成されたシリコン基板（以下、「第１のシリコン基板」という）とは別のシリコン基板（以下、「第２のシリコン基板」という）を積層することによって、薄化する第１のシリコン基板を、第２のシリコン基板で支える（支持する）。このとき、裏面照射型の固体撮像装置では、第１のシリコン基板の表面側に第２のシリコン基板を積層した後に、第１のシリコン基板の裏面側の余分なシリコンをエッチングすることによって、第１のシリコン基板のみを薄化する。
近年の半導体製造のプロセスでは、複数のシリコン基板を積層した構成の半導体装置に対して、一方のシリコン基板の余分なシリコンを除去して薄化するためのいくつかのエッチング方法が実用化されている。そして、複数のシリコン基板を積層した構成の半導体装置に対して、一方のシリコン基板の余分なシリコンを除去して薄化するエッチング方法としては、ウエットエッチング法が広く用いられている。
ウエットエッチング法は、特許文献１で示されたように、フッ硝酸、水酸化カリウム（ｐｏｔａｓｓｉｕｍ ｈｙｄｒｏｘｉｄｅ，化学式＝ＫＯＨ）、または水酸化テトラメチルアンモニウム（ＴＭＡＨ：ＴｅｔｒａＭｅｔｈｙｌＡｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液など、異方性のエッチングを行うことができるアルカリ性のエッチング液によってシリコンをエッチングする方法である。このウエットエッチング法では、薄化したい半導体装置が複数形成されたウエハ基板を積層した状態で、アルカリ性のエッチング液に浸漬することによってシリコンをエッチングする。このため、積層したウエハ基板において露出しているシリコンが全てエッチングされてしまう。従って、ウエットエッチング法では、エッチングによって除去したくないシリコン、例えば、上述した裏面照射型の固体撮像装置においては、薄化する第１のシリコン基板を支える（支持する）第２のシリコン基板がエッチング液に晒されないように保護する必要がある。このエッチングによって除去したくないシリコンを保護する方法としては、シリコン基板を保護する保護膜として、熱処理などによって酸化膜を形成する方法などが用いられる。これは、アルカリ性のエッチング液が、酸化膜に対して高い選択性を示す、つまり、酸化膜をエッチングすることがないため、酸化膜がエッチング液に晒されたとしても、酸化膜が形成された側のシリコンがエッチングされてしまうことがないからである。
なお、薄化する第１のシリコン基板は、デバイス層とシリコン支持基板層とが埋め込み酸化膜（ＢＯＸ：Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層によって貼り合わされて１枚のウエハ基板として構成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のウエハ基板が用いられる。つまり、薄化する前の第１のシリコン基板は、デバイス層、ＢＯＸ層、およびシリコン支持基板層の３層で構成されている。そして、ＳＯＩ構造のウエハ基板には、デバイス層側に半導体装置の回路要素であるトランジスタや配線などが形成され、シリコン支持基板層が、エッチングによって除去される余分なシリコンとなる。例えば、上述した裏面照射型の固体撮像装置では、デバイス層に光電変換部などの回路要素が形成され、シリコン支持基板層がエッチングによって除去される。従って、ウエットエッチング法によってエッチングする場合には、第１のシリコン基板のデバイス層側の面に第２のシリコン基板を積層した後に、アルカリ性のエッチング液に浸漬することによって、シリコン支持基板層側からエッチングすることになる。このとき、デバイス層に形成された半導体装置の回路要素（例えば、裏面照射型の固体撮像装置における光電変換部など）は、上述した酸化膜によって除去したくないシリコンを保護する方法と同様に、酸化膜であるＢＯＸ層によって保護される。このように、薄化する第１のシリコン基板としてＳＯＩ構造のウエハ基板を用いることによって、ＳＯＩ構造のウエハ基板のシリコン支持基板層のみを、ウエットエッチング法によってエッチングすることができる。
特開２０１３−０６２３８２号公報
ウエットエッチング法では、エッチングによって除去したくないシリコンを保護するための保護膜として、酸化膜を形成する。この酸化膜は、半導体製造のプロセス、つまり、半導体装置が複数形成されたウエハ基板を製作する工程において、ウエットエッチング法によるエッチングを行う前に形成する。これにより、酸化膜に対して高い選択性を示す、つまり、酸化膜に対して高い選択比を持っているアルカリ性のエッチング液では、通常のウエットエッチング法によるエッチング工程において、酸化膜はほとんどエッチングされることはない。
しかしながら、第１のシリコン基板に積層する第２のシリコン基板において、シリコンの組成に欠陥がある箇所や異物が含まれている箇所では、エッチング工程の前に形成する酸化膜の形成状態が不均一になってしまう。つまり、第２のシリコン基板に形成した酸化膜に欠陥が生じてしまうことになる。このため、意図せずに酸化膜に欠陥が生じた箇所では、酸化膜に欠陥が生じていない箇所に比べて選択比が低下し、エッチング液によるエッチングの速度（エッチングレート）が速くなってしまうことがある。
また、半導体製造のプロセスでウエハ基板を製作する工程中にも、第２のシリコン基板に形成した酸化膜の表面に傷がついてしまうことがある。この酸化膜が傷ついた箇所においても、酸化膜に傷がついていない箇所に比べてエッチングレートが速くなってしまうことがある。
この結果、アルカリ性のエッチング液によっても、保護膜として形成した酸化膜がエッチングされてしまい、保護しているはずのシリコンまでエッチング液が到達し、エッチングによって除去したくないシリコン、つまり、第２のシリコン基板までもエッチングされてしまう、という問題となる。
本発明は、上記の課題認識に基づいてなされたものであり、ウエットエッチング法によって所望の面のシリコンをエッチングした半導体装置およびこの半導体装置の製造方法を提供することを目的としている。
上記の課題を解決するため、本発明の半導体装置は、薄化した第１のシリコン基板と、該第１のシリコン基板を支持する第２のシリコン基板とが積層される構造の半導体装置であって、当該半導体装置は、面方位が（１００）または（１１０）の第１の面と、該第１の面の反対側の第２の面とを有する前記第１のシリコン基板と、第３の面と、該第３の面の反対側の面方位が（１１１）のシリコン面が露出した第４の面とを有する前記第２のシリコン基板とにおける前記第２の面と前記第３の面とを対向させて接合した後に、前記第１の面から前記第２の面に向けて予め定めた厚さのシリコンをエッチングして、前記第１のシリコン基板を薄化した、ことを特徴とする。
また、本発明の半導体装置は、前記第１のシリコン基板の前記第２の面側に形成され、入射する光に応じた電荷信号を発生する光電変換部を備えた画素を２次元の行列状に複数配置した画素部、を備えることを特徴とする。
また、本発明の半導体装置は、前記第２のシリコン基板の前記第３の面側に形成され、前記画素部内のそれぞれの前記画素に備えた前記光電変換部が発生した前記電荷信号に基づいた画素信号に対して、予め定めた処理を行うための回路要素を備えた処理回路、を備えることを特徴とする。
また、本発明の半導体装置は、前記第１のシリコン基板の前記第２の面側と、前記第２のシリコン基板の前記第３の面側とのそれぞれに形成され、前記画素部内の回路要素と前記処理回路内の対応する回路要素とを接続する接続部、を備えることを特徴とする。
また、本発明の半導体装置は、前記第１のシリコン基板の前記第２の面と、該第２の面に対向する前記第２のシリコン基板の前記第３の面との間に配置され、前記第１のシリコン基板の前記第２の面と前記第２のシリコン基板の前記第３の面とを接合する接合層を形成する、ことを特徴とする。
また、本発明の半導体装置の製造方法は、薄化した第１のシリコン基板と、該第１のシリコン基板を支持する第２のシリコン基板とが積層される構造の半導体装置の製造方法であって、当該半導体装置の製造方法は、面方位が（１００）または（１１０）の第１の面と、該第１の面の反対側の第２の面とを有する前記第１のシリコン基板と、第３の面と、該第３の面の反対側の面方位が（１１１）のシリコン面が露出した第４の面とを有する前記第２のシリコン基板とにおける前記第２の面と前記第３の面とを対向させて接合する第１の工程と、前記第１の面と前記第４の面とがエッチング液に晒されるように、前記第１の工程によって前記第１のシリコン基板と前記第２のシリコン基板とを接合した状態で、前記エッチング液に浸漬する第２の工程と、を含むことを特徴とする。
また、本発明の半導体装置の製造方法における前記エッチング液は、水酸化テトラメチルアンモニウム溶液である、ことを特徴とする。
また、本発明の半導体装置の製造方法は、前記第１の工程の前に、前記第１のシリコン基板の前記第２の面側に、入射する光に応じた電荷信号を発生する光電変換部を備えた画素を２次元の行列状に複数配置した画素部を形成する第４の工程、を含むことを特徴とする。
また、本発明の半導体装置の製造方法は、前記第１の工程の前に、前記第２のシリコン基板の前記第３の面側に、前記画素部内のそれぞれの前記画素に備えた前記光電変換部が発生した前記電荷信号に基づいた画素信号に対して、予め定めた処理を行うための回路要素を備えた処理回路を形成する第５の工程、を含むことを特徴とする。
また、本発明の半導体装置の製造方法は、前記第４の工程および前記第５の工程の後で、前記第１の工程の前に、前記第１のシリコン基板の前記第２の面側と、前記第２のシリコン基板の前記第３の面側とのそれぞれに、前記画素部内の回路要素と前記処理回路内の対応する回路要素とを接続する接続部を形成する第６の工程、を含むことを特徴とする。
本発明によれば、ウエットエッチング法によって所望の面のシリコンをエッチングした半導体装置およびこの半導体装置の製造方法を提供することができるという効果が得られる。
本発明の第１の実施形態による半導体装置の概略構造を示した断面図である。 本発明の第２の実施形態による半導体装置の概略構造を示した断面図である。 本発明の第３の実施形態による半導体装置の概略構造を示した断面図である。 本発明の第４の実施形態による半導体装置の概略構造を示した断面図である。
＜第１の実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。図１は、本第１の実施形態による半導体装置の概略構造を示した断面図である。本第１の実施形態の半導体装置１００は、２枚のシリコン基板（第１のシリコン基板１１と第２のシリコン基板１２）を積層することによって構成されている。なお、本第１の実施形態の半導体装置１００は、ウエハ基板内に複数形成されるが、図１においては、説明を容易にするため、１つの半導体装置１００が製造されるものとして説明する。
図１（ａ）には第１のシリコン基板１１の構造、図１（ｂ）には第２のシリコン基板１２の構造、図１（ｃ）には第１のシリコン基板１１と第２のシリコン基板１２とを積層した状態、図１（ｄ）には半導体装置１００の最終的な構造を示している。そして、図１では、図１（ａ）〜図１（ｄ）によって、半導体装置１００を製造する製造方法（製造工程）の概略を示している。
第１のシリコン基板１１は、半導体装置１００の機能（動作）を実現する回路要素が形成されたシリコン基板である。図１（ａ）に示したように、第１のシリコン基板１１は、デバイス層１１１とシリコン支持基板層１１２とのそれぞれのシリコン層が、埋め込み酸化膜（ＢＯＸ：Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層１１３（以下、「ＢＯＸ層１１３」という）によって貼り合わされて１枚のウエハ基板として構成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のウエハ基板に形成する。ここで、第１のシリコン基板１１内のそれぞれのシリコン層、つまり、デバイス層１１１とシリコン支持基板層１１２とは、面方位が（１００）である。この面方位が（１００）のシリコン基板は、従来の半導体装置において多く用いられるシリコン基板である。
また、第１のシリコン基板１１上のデバイス層１１１側には、拡散層や単層または複層の配線からなるトランジスタや配線などを、半導体装置１００の機能（動作）を実現する回路要素として形成する。図１（ａ）には、トランジスタを形成するために第１のシリコン基板１１上に形成した配線層１１４内の複層構成の配線を模式的に示している。また、図１（ａ）に示した第１のシリコン基板１１の構造には、配線層１１４を形成する際に、熱処理などによって適宜形成する酸化膜１１５も示している。なお、図１（ａ）では、トランジスタを形成するためにデバイス層１１１内に形成する拡散層は省略している。
第２のシリコン基板１２は、第１のシリコン基板１１をエッチングして薄化した際に、この第１のシリコン基板１１を支える（支持する）単結晶のシリコン基板である。図１（ｂ）に示したように、第２のシリコン基板１２は、単層のシリコン層１２１で構成されたウエハ基板に形成する。ここで、第２のシリコン基板１２のシリコン層１２１は、面方位が（１１１）である。この面方位（１１１）は、従来の半導体装置において多く用いられるシリコン基板の面方位（１００）と異なる面方位である。
そして、半導体装置１００は、第１のシリコン基板１１と第２のシリコン基板１２とを積層する。このとき、半導体装置１００では、図１（ｃ）に示したように、第１のシリコン基板１１のシリコン支持基板層１１２側を第１の面とし、第１のシリコン基板１１において回路要素を形成したデバイス層側を第２の面とする。また、第２のシリコン基板１２の一方の面を第３の面とし、第２のシリコン基板１２の他方の面を第４の面とする。そして、第１のシリコン基板１１の第２の面と、第２のシリコン基板１２の第３の面とを対向させ、接合層１３によって第１のシリコン基板１１と第２のシリコン基板１２とを接合する。この接合層１３は、第１のシリコン基板１１と第２のシリコン基板１２とを接合するための接着剤として、例えば、樹脂接着剤などの樹脂層１３１で形成する。
そして、第１のシリコン基板１１と第２のシリコン基板１２とを積層（接合）した状態でエッチング液に浸漬することによって、第１のシリコン基板１１の予め定めた厚さのシリコンをエッチングする。より具体的には、第１のシリコン基板１１のシリコン支持基板層１１２をエッチングすることによって、最終的な構造の半導体装置１００を製造する。つまり、図１（ｄ）に示したように、積層した第１のシリコン基板１１と第２のシリコン基板１２との内、第１のシリコン基板１１をウエットエッチング法によって薄化し、第１の面が第１Ａの面となった最終的な構造の半導体装置１００を製造する。
なお、より正確には、第１のシリコン基板１１と第２のシリコン基板１２とが形成されたウエハ基板を積層（接合）した状態でエッチング液に浸漬することによって、第１のシリコン基板１１が形成されたウエハ基板のシリコン支持基板層１１２をエッチングする。その後、エッチングした後の積層したウエハ基板からそれぞれの半導体装置１００に切り分ける（ダイシングする）ことによって、最終的な構造の半導体装置１００を製造する。
このとき、ウエットエッチング法において用いるエッチング液としては、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ：ＴｅｔｒａＭｅｔｈｙｌＡｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液（以下、「ＴＭＡＨ溶液」という）など、異方性のエッチングを行うことができるアルカリ性のエッチング液を用いる。以下の説明においては、ウエットエッチング法において用いるエッチング液として、ＴＭＡＨ溶液を用いるものとして説明する。
ここで、ＴＭＡＨ溶液によって第１のシリコン基板１１のシリコン支持基板層１１２をエッチングすることができる理由を説明する。上述したように、第１のシリコン基板１１のシリコン支持基板層１１２の面方位（１００）であり、第２のシリコン基板１２の面方位（１１１）である。つまり、図１（ｃ）に示したようにそれぞれのシリコン基板を積層（接合）した状態では、第１の面の面方位が（１００）、第４の面の面方位が（１１１）であり、それぞれの面で面方位が異なっている。そして、ＴＭＡＨ溶液は、異方性のエッチングを行うことができるエッチング液である。例えば、ＴＭＡＨ溶液におけるそれぞれの面方位に対してエッチングが進んでいく速度（エッチングレート）は、（１００）：（１１１）＝２０：１というように、エッチングレートに大きな差がある。
このため、ＴＭＡＨ溶液を用いてエッチングを行うと、面方位が（１１１）である第２のシリコン基板１２よりも、面方位が（１００）である第１のシリコン基板１１のシリコン支持基板層１１２の方が、例えば、２０倍多くエッチングされる。つまり、第４の面の第２のシリコン基板１２がＴＭＡＨ溶液に晒された場合でも、第２のシリコン基板１２よりも、第１の面のシリコン支持基板層１１２の方がより多くエッチングされ、エッチングが進んでいっても、第２のシリコン基板１２はほとんどエッチングされることはない。これにより、図１（ｃ）に示したそれぞれのシリコン基板を積層（接合）した状態でＴＭＡＨ溶液に浸漬すると、シリコン支持基板層１１２が、第１の面から第２の面の方向に向かって、順次エッチングされていく。
なお、ＴＭＡＨ溶液によるエッチングが進み、シリコン支持基板層１１２の全てをエッチングした場合でも、第１のシリコン基板１１上のデバイス層１１１側に形成された回路要素は、ＢＯＸ層１１３によって保護される。これは、ＴＭＡＨ溶液の酸化膜に対する選択比が、例えば、シリコン：酸化膜＝８０００：１というように、選択性に非常に大きな差があるからである。このＴＭＡＨ溶液における酸化膜に対する高い選択性によって、エッチングの進みが、ＢＯＸ層１１３のところで停止するのと同様の状態になる。これにより、図１（ｄ）に示したように、第１のシリコン基板１１内のシリコン支持基板層１１２がエッチングされた構造の半導体装置１００を製造することができる。
本第１の実施形態によれば、薄化した第１のシリコン基板（第１のシリコン基板１１）と、この第１のシリコン基板１１を支持する第２のシリコン基板（第２のシリコン基板１２）とが積層される構造の半導体装置（半導体装置１００）であって、この半導体装置１００は、面方位が（１００）または（１１０）の第１の面と、この第１の面の反対側の第２の面とを有する第１のシリコン基板１１と、第３の面と、この第３の面の反対側の面方位が（１１１）の第４の面とを有する第２のシリコン基板１２とにおける第２の面と第３の面とを対向させて接合した後に、第１の面から第２の面に向けて予め定めた厚さのシリコン（第１のシリコン基板１１のシリコン支持基板層１１２）をエッチングして、第１のシリコン基板１１を薄化した半導体装置１００が構成される。
また、本第１の実施形態によれば、第１のシリコン基板１１の第２の面と、この第２の面に対向する第２のシリコン基板１２の第３の面との間に配置され、第１のシリコン基板１１の第２の面と第２のシリコン基板１２の第３の面とを接合する接合層（接合層１３）を形成する半導体装置１００が構成される。
また、本第１の実施形態によれば、薄化した第１のシリコン基板１１と、この第１のシリコン基板１１を支持する第２のシリコン基板１２とが積層される構造の半導体装置１００の製造方法であって、この半導体装置１００の製造方法は、面方位が（１００）または（１１０）の第１の面と、この第１の面の反対側の第２の面とを有する第１のシリコン基板１１と、第３の面と、この第３の面の反対側の面方位が（１１１）の第４の面とを有する第２のシリコン基板１２とにおける第２の面と第３の面とを対向させて接合する第１の工程と、第１の面と第４の面とがエッチング液（アルカリ性のエッチング液：ＴＭＡＨ溶液）に晒されるように、第１の工程によって第１のシリコン基板１１と第２のシリコン基板１２とを接合した状態で、ＴＭＡＨ溶液に浸漬する第２の工程と、を含む半導体装置１００の製造方法が構成される。
また、本第１の実施形態によれば、エッチング液は、水酸化テトラメチルアンモニウム溶液（アルカリ性のエッチング液：ＴＭＡＨ溶液）である半導体装置１００の製造方法が構成される。
上記に述べたように、本第１の実施形態の半導体装置１００では、第１のシリコン基板１１においてエッチングによって除去するシリコン支持基板層１１２の面方位と、エッチングによって除去したくない第２のシリコン基板１２の面方位とを異なる面方位にする。そして、第１のシリコン基板１１と第２のシリコン基板１２とを積層した後に、異方性のエッチングを行うことができるアルカリ性のエッチング液によって、第１のシリコン基板１１の予め定めた厚さのシリコンをウエットエッチングする。これにより、本第１の実施形態の半導体装置１００では、ウエットエッチング法によって、所望の面のシリコン層、つまり、除去する対象のシリコン支持基板層１１２をエッチングすることができる。
なお、本第１の実施形態の半導体装置１００では、図１（特に、図１（ｂ））を見てわかるように、第２のシリコン基板１２を保護するための酸化膜を形成していない。つまり、本第１の実施形態の半導体装置１００では、従来の半導体装置においてシリコン基板の一方の面をウエットエッチング法によってエッチングする際に、エッチングによって除去したくない面（保護する面）に形成していた酸化膜を形成していない。このため、本第１の実施形態の半導体装置１００では、従来の半導体装置の製造においてエッチング工程前に必要であった、酸化膜を形成する工程を省略することができる。すなわち、本第１の実施形態の半導体装置１００では、半導体装置１００を製造する工程を少なくとも１工程少なくすることができる。これにより、本第１の実施形態の半導体装置１００では、半導体装置１００の製造におけるコストを削減することができる。また、第２のシリコン基板１２に酸化膜を形成していないということは、従来の半導体装置を製造する際に必要であった、形成した酸化膜の表面の欠陥や傷に対する考慮も必要がなくなる。
なお、本第１の実施形態の半導体装置１００では、第２のシリコン基板１２に酸化膜を形成していないため、ＴＭＡＨ溶液によって、第２のシリコン基板１２も少しエッチングされることがある。この第２のシリコン基板１２がエッチングされる量（厚さ）は、半導体装置１００に大きな影響を与えるものではない。しかし、第２のシリコン基板１２に酸化膜を形成することによって、ＴＭＡＨ溶液によって第２のシリコン基板１２がよりエッチングされない構成にすることもできる。
＜第２の実施形態＞
次に、第２の実施形態の半導体装置について説明する。本第２の実施形態の半導体装置は、第２のシリコン基板に酸化膜を形成することによって、ウエットエッチング法において用いるＴＭＡＨ溶液における酸化膜に対する高い選択比を利用して、第２のシリコン基板の少ないエッチングも回避する構成である。図２は、本第２の実施形態による半導体装置の概略構造を示した断面図である。本第２の実施形態の半導体装置２００も、図１に示した第１の実施形態の半導体装置１００と同様に、２枚のシリコン基板（第１のシリコン基板１１と第２のシリコン基板２２）を積層することによって構成されている。また、本第２の実施形態の半導体装置２００も、第１の実施形態の半導体装置１００と同様に、ウエハ基板内に複数形成されるが、図２においても、説明を容易にするため、１つの半導体装置２００が製造されるものとして説明する。
なお、本第２の実施形態の半導体装置２００の構成は、第２のシリコン基板２２に酸化膜を形成する以外は、図１に示した第１の実施形態の半導体装置１００と同様の構成である。従って、以下の説明においては、本第２の実施形態の半導体装置２００のそれぞれの構成において、第１の実施形態の半導体装置１００と同様の構成には、第１の実施形態の半導体装置１００と同一の符号を用いて説明し、第１の実施形態の半導体装置１００と同様の構成に関する詳細な説明は省略する。
図２（ａ）には第１のシリコン基板１１の構造、図２（ｂ）には第２のシリコン基板２２の構造、図２（ｃ）には第１のシリコン基板１１と第２のシリコン基板２２とを積層した状態、図２（ｄ）には半導体装置２００の最終的な構造を示している。そして、図２でも、図１と同様に、図２（ａ）〜図２（ｄ）によって、半導体装置２００を製造する製造方法（製造工程）の概略を示している。
図２（ａ）に示した第１のシリコン基板１１は、第１の実施形態の半導体装置１００と同様であるため、詳細な説明は省略する。
第２のシリコン基板２２は、第１の実施形態の半導体装置１００を構成する第２のシリコン基板１２と同様に、第１のシリコン基板１１をエッチングして薄化した際に、この第１のシリコン基板１１を支える（支持する）単結晶のシリコン基板である。図２（ｂ）に示したように、第２のシリコン基板２２は、第１の実施形態の半導体装置１００を構成する第２のシリコン基板１２と同様の単層のシリコン層１２１で構成されたウエハ基板に形成する。ここで、第２のシリコン基板２２のシリコン層１２１も、面方位が（１１１）である。
また、第２のシリコン基板２２の両面は、熱処理などによって酸化膜（酸化膜２２２および酸化膜２２３）を形成する。これにより、第２のシリコン基板２２は、ウエットエッチング法によってエッチングした場合でも、シリコン層１２１がＴＭＡＨ溶液に晒されないように、酸化膜２２２および酸化膜２２３のそれぞれによって保護される。
そして、半導体装置２００は、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板１１と第２のシリコン基板２２とを積層する。このとき、半導体装置２００では、図２（ｃ）に示したように、第１のシリコン基板１１のシリコン支持基板層１１２側を第１の面とし、第１のシリコン基板１１において回路要素を形成したデバイス層側を第２の面とする。また、第２のシリコン基板２２において酸化膜２２２が形成された面を第３の面とし、酸化膜２２３が形成された面を第４の面とする。そして、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板１１の第２の面と、第２のシリコン基板２２の第３の面とを対向させ、接合層１３によって第１のシリコン基板１１と第２のシリコン基板２２とを接合する。なお、接合層１３は、第１の実施形態の半導体装置１００と同様であるため、詳細な説明は省略する。
そして、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板１１と第２のシリコン基板２２とを積層（接合）した状態でＴＭＡＨ溶液に浸漬することによって、第１のシリコン基板１１の予め定めた厚さのシリコンをエッチングする。これにより、図２（ｄ）に示したように、シリコン支持基板層１１２をエッチングして第１のシリコン基板１１を薄化し、第１の面が第１Ａの面となった最終的な構造の半導体装置２００を製造する。
このとき、半導体装置２００では、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板１１のシリコン支持基板層１１２の面方位と第２のシリコン基板２２の面方位とが異なる構成に加えて、第２のシリコン基板２２、特に、ＴＭＡＨ溶液に晒される第４の面側が酸化膜２２３によって保護されている。これは、上述したように、ＴＭＡＨ溶液の酸化膜に対する選択比が、例えば、シリコン：酸化膜＝８０００：１というように、選択性に非常に大きな差があるからである。この酸化膜に対する高い選択比によって、半導体装置２００では、第４の面側がＴＭＡＨ溶液によってエッチングされることがなく、図２（ｃ）に示したそれぞれのシリコン基板が積層された状態において、シリコン支持基板層１１２が、第１の面から第２の面の方向に向かって、順次エッチングされていく。これにより、図２（ｄ）に示したように、第１のシリコン基板１１内のシリコン支持基板層１１２がエッチングされた構造の半導体装置２００を製造することができる。
本第２の実施形態によれば、少なくとも第２の工程の前に、第２のシリコン基板（第２のシリコン基板２２）の少なくとも第４の面に酸化膜（酸化膜２２３）を形成する第３の工程、を含む半導体装置（半導体装置２００）の製造方法が構成される。
上記に述べたように、本第２の実施形態の半導体装置２００でも、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板１１においてエッチングによって除去するシリコン支持基板層１１２の面方位と、エッチングによって除去したくない第２のシリコン基板２２の面方位とを異なる面方位にする。また、本第２の実施形態の半導体装置２００では、エッチングによって除去したくない第２のシリコン基板２２を保護するための酸化膜を形成する。そして、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板１１と第２のシリコン基板２２とを積層した後に、異方性のエッチングを行うことができるアルカリ性のエッチング液によって、第１のシリコン基板１１の予め定めた厚さのシリコンをウエットエッチングする。これにより、本第２の実施形態の半導体装置２００では、ウエットエッチング法によって、所望の面のシリコン層、つまり、除去する対象のシリコン支持基板層１１２のみをエッチングすることができる。
なお、本第２の実施形態の半導体装置２００では、第１の実施形態の半導体装置１００のように酸化膜を形成する工程を省略することができない、すなわち、半導体装置２００を製造する工程の数は、従来の半導体装置の製造と同様となる。しかし、本第２の実施形態の半導体装置２００では、第１の実施形態の半導体装置１００と同様のそれぞれのシリコン基板の面方位が異なる構成に加えて、第２のシリコン基板２２においてＴＭＡＨ溶液に晒される第４の面側を酸化膜２２３によって保護している。このため、本第２の実施形態の半導体装置２００では、例え保護膜である酸化膜２２３の表面に欠陥や傷が生じていても、薄化した第１のシリコン基板１１を支える（支持する）第２のシリコン基板２２がエッチングされてしまう可能性を、従来の半導体装置よりも低くすることができる。
また、本第２の実施形態の半導体装置２００では、第２のシリコン基板２２の両面に酸化膜（酸化膜２２２および酸化膜２２３）を形成している。そして、第１のシリコン基板１１の配線層１１４は、この配線層１１４内に形成された複層構成の配線以外は、酸化膜である。このため、本第２の実施形態の半導体装置２００においては、接合層１３を形成せず、第１のシリコン基板１１の第２の面の酸化膜と、第２のシリコン基板２２の第３の面の酸化膜とを、酸化膜接合によって直接接合する構成にすることもできる。つまり、本第２の実施形態の半導体装置２００において、第１のシリコン基板１１における配線層１１４の酸化膜と、第２のシリコン基板２２における酸化膜２２３とを、直接接合した構成にすることもできる。
なお、本第２の実施形態の半導体装置２００では、第２のシリコン基板２２に酸化膜を形成した後に、第１のシリコン基板１１と第２のシリコン基板２２とを積層する場合について説明した。しかし、酸化膜２２３によって保護したい半導体装置２００の面は、第４の面のみである。すなわち、第２のシリコン基板２２は、半導体装置２００の第４の面となる一方の面のみに酸化膜２２３が形成されていればよい。従って、本第２の実施形態の半導体装置２００を製造する方法は、図２に示した方法に限定されるものではない。例えば、本第２の実施形態の半導体装置２００を製造する方法として、第２のシリコン基板２２の第４の面に相当する一方の面のみに酸化膜２２３を形成し、酸化膜２２３を形成していない第２のシリコン基板２２の第３の面に相当する他方の面と、第１のシリコン基板１１の第２の面とを対向させて積層する方法にすることもできる。また、例えば、本第２の実施形態の半導体装置２００を製造する方法として、第１のシリコン基板１１と第２のシリコン基板２２とを積層した後に、半導体装置２００の第４の面側のみに酸化膜２２３を形成する方法にすることもできる。
＜第３の実施形態＞
次に、第３の実施形態の半導体装置について説明する。本第３の実施形態の半導体装置は、第１のシリコン基板に、入射する光に応じた電荷信号を発生するフォトダイオードなどの光電変換部を備えた画素を２次元の行列状に複数配置した画素部を形成した裏面照射型の固体撮像装置の構成である。図３は、本第３の実施形態による半導体装置（裏面照射型の固体撮像装置）の概略構造を示した断面図である。本第３の実施形態の半導体装置３００（以下、「固体撮像装置３００」という）も、図１に示した第１の実施形態の半導体装置１００と同様に、２枚のシリコン基板（第１のシリコン基板３１と第２のシリコン基板１２）を積層することによって構成されている。また、本第３の実施形態の固体撮像装置３００も、第１の実施形態の半導体装置１００と同様に、ウエハ基板内に複数形成されるが、図３においても、説明を容易にするため、１つの固体撮像装置３００が製造されるものとして説明する。
なお、本第３の実施形態の固体撮像装置３００の構成は、第１のシリコン基板３１にフォトダイオードなどの光電変換部を形成する以外は、図１に示した第１の実施形態の半導体装置１００と同様の構成である。従って、以下の説明においては、本第３の実施形態の固体撮像装置３００のそれぞれの構成において、第１の実施形態の半導体装置１００と同様の構成には、第１の実施形態の半導体装置１００と同一の符号を用いて説明し、第１の実施形態の半導体装置１００と同様の構成に関する詳細な説明は省略する。
図３（ａ）には第１のシリコン基板３１の構造、図３（ｂ）には第２のシリコン基板１２の構造、図３（ｃ）には第１のシリコン基板３１と第２のシリコン基板１２とを積層した状態、図３（ｄ）には固体撮像装置３００の最終的な構造を示している。そして、図３でも、図１と同様に、図３（ａ）〜図３（ｄ）によって、固体撮像装置３００を製造する製造方法（製造工程）の概略を示している。
第１のシリコン基板３１は、固体撮像装置３００の機能（動作）を実現する回路要素が形成されたシリコン基板である。図３（ａ）に示したように、第１のシリコン基板３１は、第１の実施形態の第１のシリコン基板１１と同様のＳＯＩ構造のウエハ基板に形成する。ここで、第１のシリコン基板３１内のそれぞれのシリコン層、つまり、デバイス層１１１とシリコン支持基板層１１２とは、第１の実施形態の第１のシリコン基板１１と同様に、面方位が（１００）である。
また、第１のシリコン基板３１上のデバイス層１１１側には、拡散層や単層または複層の配線からなるフォトダイオードＰＤ、トランジスタ、配線などを、固体撮像装置３００の機能（動作）を実現する回路要素として形成する。図３（ａ）には、フォトダイオードＰＤを形成するためにデバイス層１１１内に形成した拡散層と、フォトダイオードＰＤやトランジスタを形成するために第１のシリコン基板３１上に形成した配線層１１４内の複層構成の配線とを模式的に示している。また、図３（ａ）に示した第１のシリコン基板３１の構造には、配線層１１４を形成する際に適宜形成する酸化膜１１５も示している。
図３（ｂ）に示した第２のシリコン基板１２は、第１の実施形態の半導体装置１００と同様であるため、詳細な説明は省略する。なお、第２のシリコン基板１２のシリコン層１２１の面方位は（１１１）である。
そして、固体撮像装置３００は、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板３１と第２のシリコン基板１２とを積層する。このとき、固体撮像装置３００では、図３（ｃ）に示したように、第１のシリコン基板３１のシリコン支持基板層１１２側を第１の面とし、第１のシリコン基板３１においてフォトダイオードＰＤなどの回路要素を形成したデバイス層側を第２の面とする。また、第２のシリコン基板１２は、第１の実施形態の第２のシリコン基板１２と同様に、一方の面を第３の面とし、他方の面を第４の面とする。そして、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板３１の第２の面と、第２のシリコン基板１２の第３の面とを対向させ、接合層１３によって第１のシリコン基板３１と第２のシリコン基板１２とを接合する。なお、接合層１３は、第１の実施形態の半導体装置１００と同様であるため、詳細な説明は省略する。
そして、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板３１と第２のシリコン基板１２とを積層（接合）した状態でＴＭＡＨ溶液に浸漬することによって、第１のシリコン基板３１の予め定めた厚さのシリコンをエッチングする。これにより、図３（ｄ）に示したように、第１のシリコン基板３１内のシリコン支持基板層１１２をウエットエッチング法によって薄化し、第１の面が第１Ａの面となった最終的な構造の固体撮像装置３００を製造する。
このとき、固体撮像装置３００では、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板３１のシリコン支持基板層１１２の面方位と第２のシリコン基板１２の面方位とが異なるため、第１の面のシリコン支持基板層１１２の方が、第２のシリコン基板１２よりも多くエッチングされ、エッチングが進んでいっても、第２のシリコン基板１２はほとんどエッチングされることはない。このため、図３（ｃ）に示したそれぞれのシリコン基板を積層した状態から、シリコン支持基板層１１２が、第１の面から第２の面の方向に向かって、順次エッチングされていく。これにより、図３（ｄ）に示したように、第１のシリコン基板３１内のシリコン支持基板層１１２が、ＢＯＸ層１１３までエッチングされた構造の固体撮像装置３００を製造することができる。
本第３の実施形態によれば、第１のシリコン基板（第１のシリコン基板３１）の第２の面側に形成され、入射する光に応じた電荷信号を発生する光電変換部（フォトダイオードＰＤ）を備えた画素を２次元の行列状に複数配置した画素部を備える半導体装置（固体撮像装置３００）が構成される。
また、本第３の実施形態によれば、第１の工程の前に、第１のシリコン基板３１の第２の面側に、入射する光に応じた電荷信号を発生するフォトダイオードＰＤを備えた画素を２次元の行列状に複数配置した画素部を形成する第４の工程、を含む固体撮像装置３００の製造方法が構成される。
上記に述べたように、本第３の実施形態の固体撮像装置３００でも、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板３１においてエッチングによって除去するシリコン支持基板層１１２の面方位と、エッチングによって除去したくない第２のシリコン基板１２の面方位とを異なる面方位にする。そして、第１の実施形態の半導体装置１００と同様に、第１のシリコン基板３１と第２のシリコン基板１２とを積層した後に、異方性のエッチングを行うことができるアルカリ性のエッチング液によって、第１のシリコン基板３１の予め定めた厚さのシリコンをウエットエッチングする。これにより、本第３の実施形態の固体撮像装置３００では、ウエットエッチング法によって、所望の面のシリコン層、つまり、除去する対象のシリコン支持基板層１１２のみをエッチングすることができる。そして、本第３の実施形態の固体撮像装置３００でも、第１の実施形態の半導体装置１００と同様の効果を得ることができる。
なお、図３に示した本第３の実施形態の固体撮像装置３００では、第１の実施形態の半導体装置１００と同様の構成である場合について説明したが、本第３の実施形態の固体撮像装置３００を製造する方法は、図３に示した方法に限定されるものではない。つまり、本第３の実施形態の固体撮像装置３００を、図２に示した半導体装置２００と同様に、第１のシリコン基板３１を支える（支持する）第２のシリコン基板１２を、酸化膜によってエッチングから保護する構成にすることもできる。
なお、本第３の実施形態の固体撮像装置３００では、第２のシリコン基板１２が、第１のシリコン基板３１を支える（支持する）のみの構成であったが、第２のシリコン基板１２に、拡散層や単層または複層の配線からなるトランジスタや配線などを形成することによって、固体撮像装置３００の機能（動作）を実現する構成にすることもできる。
＜第４の実施形態＞
次に、第４の実施形態の半導体装置について説明する。本第４の実施形態の半導体装置も、第３の実施形態の固体撮像装置３００と同様に、第１のシリコン基板にフォトダイオードなどの光電変換部を備えた画素が２次元の行列状に複数配置された画素部を形成した裏面照射型の固体撮像装置の構成である。そして、本第４の実施形態の半導体装置は、第２のシリコン基板にも、本第４の実施形態の半導体装置の機能（動作）を実現する回路要素が形成された構成である。図４は、本第４の実施形態による半導体装置（裏面照射型の固体撮像装置）の概略構造を示した断面図である。本第４の実施形態の半導体装置４００（以下、「固体撮像装置４００」という）も、図１に示した第１の実施形態の半導体装置１００や図３に示した第３の実施形態の固体撮像装置３００と同様に、２枚のシリコン基板（第１のシリコン基板４１と第２のシリコン基板４２）を積層することによって構成されている。また、本第４の実施形態の固体撮像装置４００も、第１の実施形態の半導体装置１００や第３の実施形態の固体撮像装置３００と同様に、ウエハ基板内に複数形成されるが、図４においても、説明を容易にするため、１つの固体撮像装置４００が製造されるものとして説明する。
なお、本第４の実施形態の固体撮像装置４００の構成には、第１の実施形態の半導体装置１００や第３の実施形態の固体撮像装置３００と同様の構成も含まれている。従って、以下の説明においては、本第４の実施形態の固体撮像装置４００のそれぞれの構成において、第１の実施形態の半導体装置１００や第３の実施形態の固体撮像装置３００と同様の構成は、第１の実施形態の半導体装置１００や第３の実施形態の固体撮像装置３００と同一の符号を用いて詳細な説明は省略する。
図４（ａ）および図４（ｂ）には第１のシリコン基板４１の構造、図４（ｃ）および図４（ｄ）には第２のシリコン基板４２の構造、図４（ｅ）には第１のシリコン基板４１と第２のシリコン基板４２とを積層した状態、図４（ｆ）には固体撮像装置４００の最終的な構造を示している。そして、図４でも、図３と同様に、図４（ａ）〜図４（ｆ）によって、固体撮像装置４００を製造する製造方法（製造工程）の概略を示している。
第１のシリコン基板４１は、第３の実施形態の固体撮像装置３００と同様に、ＳＯＩ構造のウエハ基板に固体撮像装置４００の機能（動作）を実現する回路要素を形成するシリコン基板である。なお、第１のシリコン基板４１内のそれぞれのシリコン層、つまり、デバイス層１１１とシリコン支持基板層１１２とは、第３の実施形態の固体撮像装置３００と同様に、面方位が（１００）である。
また、第１のシリコン基板４１上のデバイス層１１１側には、第３の実施形態の固体撮像装置３００と同様に、フォトダイオードＰＤ、トランジスタ、配線などを、固体撮像装置４００の機能（動作）を実現する回路要素として形成する。図４（ａ）には、フォトダイオードＰＤを形成するためにデバイス層１１１内に形成した拡散層と、第１のシリコン基板４１上に形成した配線層１１４内の複層構成の配線と、適宜形成する酸化膜１１５とを示している。
また、固体撮像装置４００は、第１のシリコン基板４１に積層する第２のシリコン基板４２にも、固体撮像装置４００の機能（動作）を実現する回路要素を形成する。このため、第１のシリコン基板４１には、第２のシリコン基板４２と電気的に接続するための接続部を形成する。図４（ｂ）には、第１のシリコン基板４１と第２のシリコン基板４２とにおいて対応する回路要素同士を電気的に接続するために、配線層１１４上に形成した接続電極４１６を示している。なお、接続電極４１６は、例えば、蒸着法、めっき法で作製されるマイクロバンプなどである。
第２のシリコン基板４２は、第３の実施形態の固体撮像装置３００と同様に、薄化した第１のシリコン基板４１を支える（支持する）単結晶のシリコン基板である。なお、第２のシリコン基板４２のシリコン層１２１の面方位は（１１１）である。
ただし、固体撮像装置４００では、第２のシリコン基板４２にも、固体撮像装置４００の機能（動作）を実現する回路要素を形成する。この第２のシリコン基板４２に形成する回路要素は、例えば、第１のシリコン基板４１に形成されたフォトダイオードＰＤが発生した入射光に応じた電荷信号に基づいた画素信号に対して、予め定めた処理を行うための処理回路などとして構成される。このため、第２のシリコン基板４２の一方の側には、拡散層や単層または複層の配線からなるトランジスタＴｒや配線などを、固体撮像装置４００の機能（動作）を実現する回路要素として形成する。図４（ｃ）には、トランジスタＴｒを形成するためにシリコン層１２１内に形成した拡散層と、トランジスタＴｒを形成するために第２のシリコン基板４２上に形成した配線層４２２内の複層構成の配線とを模式的に示している。また、図４（ｃ）に示した第２のシリコン基板４２の構造には、配線層４２２を形成する際に、熱処理などによって適宜形成する酸化膜４２３も示している。
また、固体撮像装置４００では、第２のシリコン基板４２に形成された回路要素が、第１のシリコン基板４１に形成された回路要素と電気的に接続されるため、第２のシリコン基板４２にも、第１のシリコン基板４１と電気的に接続するための接続部を形成する。図４（ｄ）には、第１のシリコン基板４１と第２のシリコン基板４２とにおいて対応する回路要素同士を電気的に接続するために、配線層４２２上に形成した接続パット４２４を示している。この接続パット４２４は、第１のシリコン基板４１の配線層１１４上に形成された接続電極４１６のそれぞれに対応する。
そして、固体撮像装置４００は、第３の実施形態の固体撮像装置３００と同様に、第１のシリコン基板４１と第２のシリコン基板４２とを積層する。このとき、固体撮像装置４００では、図４（ｅ）に示したように、第１のシリコン基板４１のシリコン支持基板層１１２側を第１の面とし、第１のシリコン基板４１において接続電極４１６を形成したデバイス層側を第２の面とする。また、第２のシリコン基板４２は、第１のシリコン基板４１に形成した回路要素と電気的接続される回路要素を形成した一方の側を第３の面とし、回路要素を形成していない他方の側を第４の面とする。そして、第３の実施形態の固体撮像装置３００と同様に、第１のシリコン基板４１の第２の面と、第２のシリコン基板４２の第３の面とを対向させ、接合層４３において、第１のシリコン基板４１に形成された接続電極４１６と、第２のシリコン基板４２に形成された接続パット４２４とを接続する接続電極層４３１を形成する。これにより、第１のシリコン基板４１に形成された回路要素と、第２のシリコン基板４２に形成された回路要素とが電気的に接続され、接続されたそれぞれのシリコン基板に形成された回路要素同士は、接続電極層４３１を介して信号の送受信を行う。
なお、接続電極層４３１は、第１のシリコン基板４１と第２のシリコン基板４２との間に存在する空間に、例えば、樹脂接着剤などの絶縁部材を充填してもよい。
そして、第３の実施形態の固体撮像装置３００と同様に、第１のシリコン基板４１と第２のシリコン基板４２とを積層（接合）した状態でＴＭＡＨ溶液に浸漬することによって、第１のシリコン基板４１の予め定めた厚さのシリコンをエッチングする。これにより、図４（ｄ）に示したように、第１のシリコン基板４１内のシリコン支持基板層１１２をエッチングして第１のシリコン基板４１を薄化し、第１の面が第１Ａの面となった最終的な構造の固体撮像装置４００を製造する。
このとき、固体撮像装置４００では、第３の実施形態の固体撮像装置３００と同様に、第１のシリコン基板４１のシリコン支持基板層１１２の面方位と第２のシリコン基板４２の面方位とが異なるため、第１の面のシリコン支持基板層１１２の方が、第２のシリコン基板４２よりも多くエッチングされ、エッチングが進んでいっても、第２のシリコン基板４２はほとんどエッチングされることはない。このため、図４（ｃ）に示したそれぞれのシリコン基板を積層した状態から、シリコン支持基板層１１２が、第１の面から第２の面の方向に向かって、順次エッチングされていく。これにより、図４（ｄ）に示したように、第１のシリコン基板４１内のシリコン支持基板層１１２が、ＢＯＸ層１１３までエッチングされた構造の固体撮像装置４００を製造することができる。
本第４の実施形態によれば、第２のシリコン基板（第２のシリコン基板４２）の第３の面側に形成され、画素部（第１のシリコン基板４１の第２の面側に形成された画素部）内のそれぞれの画素に備えた光電変換部（フォトダイオードＰＤ）が発生した電荷信号に基づいた画素信号に対して、予め定めた処理を行うための回路要素を備えた処理回路を備える半導体装置（固体撮像装置４００）が構成される。
また、本第４の実施形態によれば、第１のシリコン基板（第１のシリコン基板４１）の第２の面側と、第２のシリコン基板４２の第３の面側とのそれぞれに形成され、画素部（第１のシリコン基板４１の第２の面側に形成された画素部）内の回路要素と処理回路（第２のシリコン基板４２の第３の面側に形成された処理回路）内の対応する回路要素とを接続する接続部（接続電極４１６および接続パット４２４）を備える固体撮像装置４００が構成される。
また、本第４の実施形態によれば、第１の工程の前に、第２のシリコン基板４２の第３の面側に、画素部（第１のシリコン基板４１の第２の面側に形成された画素部）内のそれぞれの画素に備えた光電変換部（フォトダイオードＰＤ）が発生した電荷信号に基づいた画素信号に対して、予め定めた処理を行うための回路要素を備えた処理回路を形成する第５の工程、を含む固体撮像装置４００の製造方法が構成される。
また、本第４の実施形態によれば、第４の工程および第５の工程の後で、第１の工程の前に、第１のシリコン基板４１の第２の面側と、第２のシリコン基板４２の第３の面側とのそれぞれに、画素部（第１のシリコン基板４１の第２の面側に形成された画素部）内の回路要素と処理回路（第２のシリコン基板４２の第３の面側に形成された処理回路）内の対応する回路要素とを接続する接続電極４１６および接続パット４２４を形成する第６の工程、を含む固体撮像装置４００の製造方法が構成される。
上記に述べたように、本第４の実施形態の固体撮像装置４００でも、第３の実施形態の固体撮像装置３００と同様に、第１のシリコン基板４１においてエッチングによって除去するシリコン支持基板層１１２の面方位と、エッチングによって除去したくない第２のシリコン基板４２の面方位とを異なる面方位にする。また、本第４の実施形態の固体撮像装置４００では、第２のシリコン基板４２にも固体撮像装置４００の機能（動作）を実現する回路要素を形成し、それぞれのシリコン基板に形成された回路要素同士が電気的に接続するように接続部を形成する。そして、第３の実施形態の固体撮像装置３００と同様に、第１のシリコン基板４１と第２のシリコン基板４２とを積層した後に、異方性のエッチングを行うことができるアルカリ性のエッチング液によって、第１のシリコン基板４１の予め定めた厚さのシリコンをウエットエッチングする。これにより、本第４の実施形態の固体撮像装置４００では、ウエットエッチング法によって、所望の面のシリコン層、つまり、除去する対象のシリコン支持基板層１１２のみをエッチングすることができる。そして、本第４の実施形態の固体撮像装置４００でも、第３の実施形態の固体撮像装置３００と同様の効果を得ることができる。
なお、図４に示した本第４の実施形態の固体撮像装置４００では、それぞれのシリコン基板に形成された回路要素同士を電気的に接続するため、第１のシリコン基板４１にマイクロバンプなどの接続電極４１６を形成し、第２のシリコン基板４２に接続パット４２４を形成した場合について説明した。しかし、それぞれのシリコン基板に形成された回路要素同士を電気的に接続する構成は、図４に示した構成に限定されるものではない。例えば、第１のシリコン基板に接続パットを形成し、第２のシリコン基板にマイクロバンプを形成した構成にすることもできる。また、例えば、第１のシリコン基板と第２のシリコン基板との両方にマイクロバンプを形成し、対応するマイクロバンプ同士を接続する構成にすることもできる。また、例えば、第１のシリコン基板と第２のシリコン基板との両方に接続パットを形成し、この接続パット同士で接続する構成にすることもできる。このとき、図４（ｄ）に示したように、接続パットを配線層上に形成した場合には、接続パット同士で接続した第１のシリコン基板と第２のシリコン基板との間に存在する空間に、例えば、樹脂接着剤などの絶縁部材を充填してもよい。また、それぞれのシリコン基板において、配線層と同一の面に接続パットを形成した場合には、接続パットを形成した配線層の酸化膜同士の酸化膜接合によって、それぞれのシリコン基板を接合する構成にすることもできる。
なお、図４に示した本第４の実施形態の固体撮像装置４００でも、図２に示した第２の実施形態の半導体装置２００と同様に、第１のシリコン基板４１を支える（支持する）役割も担う第２のシリコン基板４２の第４の面を、酸化膜によってエッチングから保護する構成にすることもできる。
上記に述べたように、本発明を実施するための形態によれば、複数のシリコン基板を積層し、所望の面のシリコンをウエットエッチング法によってエッチングして、一方のシリコン基板を薄化した半導体装置を製造する際に、エッチングによって除去するシリコン層の面方位と、エッチングによって除去したくないシリコン層の面方位とを、異なる面方位にする。より具体的には、エッチングする対象のシリコン層の面方位を、アルカリ性のエッチング液（実施形態においては、ＴＭＡＨ溶液）の選択性が高い面方位（実施形態においては、面方位（１００））とし、エッチングの対象ではないシリコン層の面方位を、アルカリ性のエッチング液の選択性が低い面方位（実施形態においては、面方位（１１１））とする。これにより、本発明を実施するための形態では、それぞれのシリコン基板を積層（接合）した状態でエッチング液に浸漬した場合、つまり、エッチングする対象のシリコン層とエッチングの対象ではないシリコン層とが同時にエッチング液に晒された場合でも、アルカリ性のエッチング液の選択比に応じて、エッチングする対象のシリコン層をエッチングし、エッチングの対象ではないシリコン層がエッチングされないようにすることができる。このことにより、本発明を実施するための形態では、従来の半導体装置を製造する際に考慮が必要であった、エッチングから保護するシリコン層に形成した酸化膜の表面の欠陥や傷に対する考慮が必要なくなる。
なお、本実施形態においては、ウエットエッチング法において用いるアルカリ性のエッチング液がＴＭＡＨ溶液である場合について説明した。しかし、エッチングにおいて用いるエッチング液は、本発明を実施するための形態において説明したエッチング液に限定されるものではない。ＴＭＡＨ溶液のように異方性のエッチングを行うことができるアルカリ性のエッチング液には、フッ硝酸、水酸化カリウム（ｐｏｔａｓｓｉｕｍ ｈｙｄｒｏｘｉｄｅ，化学式＝ＫＯＨ）などがある。例えば、水酸化カリウム（ＫＯＨ）は、酸化膜に対する選択比がＴＭＡＨ溶液に比べて低くはなるが、この水酸化カリウム（ＫＯＨ）の酸化膜に対する選択比は、おおよそ、シリコン：酸化膜＝１００：１であり、選択性に十分に大きな差がある。このように、酸化膜に大きな差があるエッチング液を、ウエットエッチング法におけるアルカリ性のエッチング液として用いれば、本発明と同様の効果を得ることができる。
また、本実施形態においては、エッチングする対象のシリコン層（実施形態においては、第１のシリコン基板内のシリコン支持基板層１１２）の面方位を（１００）とし、エッチングの対象ではないシリコン層（実施形態においては、第２のシリコン基板内のシリコン層１２１）の面方位を（１１１）とした場合について説明した。つまり、エッチングによって除去する側の第１の面の面方位を（１００）とし、エッチングによって除去したくない側の第４の面の面方位を（１１１）とした場合について説明した。しかし、それぞれのシリコン層の面方位は、本発明を実施するための形態において示した面方位に限定されるものではない。つまり、アルカリ性のエッチング液におけるそれぞれの面方位に対するエッチングレートに十分な差がある面方位の組み合わせであれば、それぞれのシリコン層の面方位の組み合わせは、本発明を実施するための形態において示した面方位の組み合わせに限定されるものではない。例えば、ＴＭＡＨ溶液における面方位（１１０）と面方位（１１１）に対するエッチングレートは、（１１０）：（１１１）＝２８：１であり、大きな差がある。このため、エッチングする対象のシリコン層の面方位（実施形態においては、エッチングによって除去する第１の面の面方位）を（１１０）とし、エッチングの対象ではないシリコン層の面方位（実施形態においては、エッチングによって除去したくない第４の面の面方位）を（１１１）とした面方位の組み合わせであっても、本発明と同様の効果を得ることができる。
なお、本実施形態においては、例えば、第１のシリコン基板１１のデバイス層１１１とシリコン支持基板層１１２との面方位が（１００）である場合について説明した。しかし、本発明においては、エッチングする対象のシリコン層であるシリコン支持基板層１１２の面方位が（１００）または（１１０）であればよい。従って、例えば、第１のシリコン基板１１のデバイス層１１１の面方位は、エッチングする対象のシリコン支持基板層１１２の面方位と同じ面方位でなくてもよい。
また、本実施形態においては、例えば、第１のシリコン基板４１が、デバイス層１１１と、ＢＯＸ層１１３と、シリコン支持基板層１１２とから構成されるＳＯＩ構造である場合について説明した。この構成は、アルカリ性のエッチング液における酸化膜に対する選択性によって、ＢＯＸ層１１３のところまででエッチングが停止したのと同じ状態にし、第１のシリコン基板４１のデバイス層１１１側に形成されたフォトダイオードＰＤなどの回路要素をエッチングから保護することができる構成である。しかし、積層する前のシリコン基板に形成された回路要素をエッチングから保護する構成は、本発明を実施するための形態において示した構成に限定されるものではない。例えば、アルカリ性のエッチング液は、シリコン基板にＰ＋となる不純物を注入して拡散することによって形成した不純物層においても、エッチングが進んでいく速度（エッチングレート）が遅くなる。このため、ＢＯＸ層が構成されていないシリコン基板においては、トランジスタを形成する工程において行われるＰ−ウェルやＮ−ウェルを形成する拡散の工程よりも前に、これらのウェルよりもエッチングによって除去する側の面に近い位置に界面を持つように、それぞれのウェルよりも深い領域まで拡散させた不純物層を形成することによって、エッチングが不純物層の界面のところで停止するのと同様の状態にすることができる。これにより、本発明と同様の半導体装置を製造することができる。このように、本実施形態において説明した構成以外にも同様に、本発明の考え方を適用することができる。
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
１００，２００・・・半導体装置
３００，４００・・・固体撮像装置（半導体装置）
１１，３１，４１・・・第１のシリコン基板
１１１・・・デバイス層（第１のシリコン基板）
１１２・・・シリコン支持基板層（第１のシリコン基板）
１１３・・・ＢＯＸ層（第１のシリコン基板）
１１４・・・配線層（画素部）
１１５・・・酸化膜（画素部）
ＰＤ・・・フォトダイオード（画素部）
４１６・・・接続電極（接続部）
１２，２２，４２・・・第２のシリコン基板
１２１・・・シリコン層（第２のシリコン基板）
２２２・・・酸化膜（酸化膜）
２２３・・・酸化膜（酸化膜）
Ｔｒ・・・トランジスタ（処理回路）
４２２・・・配線層（処理回路）
４２３・・・酸化膜（処理回路）
４２４・・・接続パット（接続部）
１３，４３・・・接合層
１３１・・・樹脂層（接合層）
４３１・・・接続電極層（接合層）

Claims (10)

  1. 薄化した第１のシリコン基板と、該第１のシリコン基板を支持する第２のシリコン基板とが積層される構造の半導体装置であって、
    当該半導体装置は、
    面方位が（１００）または（１１０）の第１の面と、該第１の面の反対側の第２の面とを有する前記第１のシリコン基板と、第３の面と、該第３の面の反対側の面方位が（１１１）のシリコン面が露出した第４の面とを有する前記第２のシリコン基板とにおける前記第２の面と前記第３の面とを対向させて接合した後に、前記第１の面から前記第２の面に向けて予め定めた厚さのシリコンをエッチングして、前記第１のシリコン基板を薄化した、
    ことを特徴とする半導体装置。
  2. 前記第１のシリコン基板の前記第２の面側に形成され、入射する光に応じた電荷信号を発生する光電変換部を備えた画素を２次元の行列状に複数配置した画素部、
    を備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２のシリコン基板の前記第３の面側に形成され、前記画素部内のそれぞれの前記画素に備えた前記光電変換部が発生した前記電荷信号に基づいた画素信号に対して、予め定めた処理を行うための回路要素を備えた処理回路、
    を備えることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１のシリコン基板の前記第２の面側と、前記第２のシリコン基板の前記第３の面側とのそれぞれに形成され、前記画素部内の回路要素と前記処理回路内の対応する回路要素とを接続する接続部、
    を備えることを特徴とする請求項３に記載の半導体装置。
  5. 前記第１のシリコン基板の前記第２の面と、該第２の面に対向する前記第２のシリコン基板の前記第３の面との間に配置され、前記第１のシリコン基板の前記第２の面と前記第２のシリコン基板の前記第３の面とを接合する接合層を形成する、
    ことを特徴とする請求項１から請求項４のいずれか１の項に記載の半導体装置。
  6. 薄化した第１のシリコン基板と、該第１のシリコン基板を支持する第２のシリコン基板とが積層される構造の半導体装置の製造方法であって、
    当該半導体装置の製造方法は、
    面方位が（１００）または（１１０）の第１の面と、該第１の面の反対側の第２の面とを有する前記第１のシリコン基板と、第３の面と、該第３の面の反対側の面方位が（１１１）のシリコン面が露出した第４の面とを有する前記第２のシリコン基板とにおける前記第２の面と前記第３の面とを対向させて接合する第１の工程と、
    前記第１の面と前記第４の面とがエッチング液に晒されるように、前記第１の工程によって前記第１のシリコン基板と前記第２のシリコン基板とを接合した状態で、前記エッチング液に浸漬する第２の工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 前記エッチング液は、
    水酸化テトラメチルアンモニウム溶液である、
    ことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第１の工程の前に、前記第１のシリコン基板の前記第２の面側に、入射する光に応じた電荷信号を発生する光電変換部を備えた画素を２次元の行列状に複数配置した画素部を形成する第４の工程、
    を含むことを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
  9. 前記第１の工程の前に、前記第２のシリコン基板の前記第３の面側に、前記画素部内のそれぞれの前記画素に備えた前記光電変換部が発生した前記電荷信号に基づいた画素信号に対して、予め定めた処理を行うための回路要素を備えた処理回路を形成する第５の工程、
    を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第４の工程および前記第５の工程の後で、前記第１の工程の前に、前記第１のシリコン基板の前記第２の面側と、前記第２のシリコン基板の前記第３の面側とのそれぞれに、前記画素部内の回路要素と前記処理回路内の対応する回路要素とを接続する接続部を形成する第６の工程、
    を含むことを特徴とする請求項９に記載の半導体装置の製造方法。
JP2014127439A 2014-06-20 2014-06-20 半導体装置および半導体装置の製造方法 Expired - Fee Related JP6300662B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014127439A JP6300662B2 (ja) 2014-06-20 2014-06-20 半導体装置および半導体装置の製造方法
PCT/JP2015/061992 WO2015194249A1 (ja) 2014-06-20 2015-04-20 半導体装置および半導体装置の製造方法
US15/352,927 US9954027B2 (en) 2014-06-20 2016-11-16 Image pickup device and manufacturing method for image pickup device by stacking/bonding of crystalline silicon substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014127439A JP6300662B2 (ja) 2014-06-20 2014-06-20 半導体装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2016006840A JP2016006840A (ja) 2016-01-14
JP2016006840A5 JP2016006840A5 (ja) 2017-07-27
JP6300662B2 true JP6300662B2 (ja) 2018-03-28

Family

ID=54935246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014127439A Expired - Fee Related JP6300662B2 (ja) 2014-06-20 2014-06-20 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9954027B2 (ja)
JP (1) JP6300662B2 (ja)
WO (1) WO2015194249A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685819B2 (ja) 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
JPH07297377A (ja) * 1994-04-21 1995-11-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7810740B2 (en) 2002-11-18 2010-10-12 Hamamatsu Photonics K.K. Back illuminated photodiode array, manufacturing method and semiconductor device thereof
DE60336580D1 (de) * 2002-11-18 2011-05-12 Hamamatsu Photonics Kk Von hinten beleuchtete photodiodenanordnung, herstellungsverfahren dafür und halbleitervorrichtung
JP2005053066A (ja) * 2003-08-04 2005-03-03 Seiko Epson Corp ノズルプレートの製造方法、インクジェットヘッド及びインクジェット記録装置
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP5665599B2 (ja) 2011-02-24 2015-02-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。
JP5466338B2 (ja) * 2011-03-31 2014-04-09 富士フイルム株式会社 固体撮像装置及び固体撮像装置の製造方法
JP2013062382A (ja) 2011-09-13 2013-04-04 Toshiba Corp 半導体装置およびその製造方法
GB201121659D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices

Also Published As

Publication number Publication date
US9954027B2 (en) 2018-04-24
US20170062506A1 (en) 2017-03-02
WO2015194249A1 (ja) 2015-12-23
JP2016006840A (ja) 2016-01-14

Similar Documents

Publication Publication Date Title
KR102524686B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
JP6335099B2 (ja) 半導体装置および半導体装置の製造方法
US8921901B1 (en) Stacked CMOS image sensor and signal processor wafer structure
TWI656657B (zh) 太陽能電池模組中之太陽能電池之互連
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
CN107359210B (zh) 用于制造光电转换设备的方法
US8338904B2 (en) Semiconductor device and method for manufacturing the same
US8980671B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2013062382A (ja) 半導体装置およびその製造方法
US9893116B2 (en) Manufacturing method of electronic device and manufacturing method of semiconductor device
KR20150088633A (ko) 적층형 이미지 센서
JP5226228B2 (ja) 半導体装置の製造方法、及び、半導体装置
TWI453905B (zh) Manufacturing method of semiconductor device
TW201834069A (zh) 半導體裝置及半導體裝置之製造方法
CN107634074B (zh) 防止划片损伤的cmos图像传感器结构及其制作方法
JP2018092991A (ja) 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法
JP2005322745A (ja) 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP2009099875A (ja) 半導体装置の製造方法
US11276723B2 (en) Semiconductor device, apparatus, and method for producing semiconductor device
US9312292B2 (en) Back side illumination image sensor and manufacturing method thereof
JP2015211090A (ja) 半導体装置の製造方法
JP6300662B2 (ja) 半導体装置および半導体装置の製造方法
JP2020074484A (ja) 半導体装置
KR101439311B1 (ko) 웨이퍼의 패드 형성 방법
WO2013054739A1 (ja) 半導体装置の製造方法、及び、半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180227

R151 Written notification of patent or utility model registration

Ref document number: 6300662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees