JP2016006840A5

JP2016006840A5 -

Info

Publication number: JP2016006840A5
Application number: JP2014127439A
Authority: JP
Filing date: 2014-06-20
Publication date: 2017-07-27
Anticipated expiration: 2034-06-20

Description

上記の課題を解決するため、本発明の半導体装置は、薄化した第１のシリコン基板と、該第１のシリコン基板を支持する第２のシリコン基板とが積層される構造の半導体装置であって、当該半導体装置は、面方位が（１００）または（１１０）の第１の面と、該第１の面の反対側の第２の面とを有する前記第１のシリコン基板と、第３の面と、該第３の面の反対側の面方位が（１１１）のシリコン面が露出した第４の面とを有する前記第２のシリコン基板とにおける前記第２の面と前記第３の面とを対向させて接合した後に、前記第１の面から前記第２の面に向けて予め定めた厚さのシリコンをエッチングして、前記第１のシリコン基板を薄化した、ことを特徴とする。

また、本発明の半導体装置の製造方法は、薄化した第１のシリコン基板と、該第１のシリコン基板を支持する第２のシリコン基板とが積層される構造の半導体装置の製造方法であって、当該半導体装置の製造方法は、面方位が（１００）または（１１０）の第１の面と、該第１の面の反対側の第２の面とを有する前記第１のシリコン基板と、第３の面と、該第３の面の反対側の面方位が（１１１）のシリコン面が露出した第４の面とを有する前記第２のシリコン基板とにおける前記第２の面と前記第３の面とを対向させて接合する第１の工程と、前記第１の面と前記第４の面とがエッチング液に晒されるように、前記第１の工程によって前記第１のシリコン基板と前記第２のシリコン基板とを接合した状態で、前記エッチング液に浸漬する第２の工程と、を含むことを特徴とする。

ただし、固体撮像装置４００では、第２のシリコン基板４２にも、固体撮像装置４００の機能（動作）を実現する回路要素を形成する。この第２のシリコン基板４２に形成する回路要素は、例えば、第１のシリコン基板４１に形成されたフォトダイオードＰＤが発生した入射光に応じた電荷信号に基づいた画素信号に対して、予め定めた処理を行うための処理回路などとして構成される。このため、第２のシリコン基板４２の一方の側には、拡散層や単層または複層の配線からなるトランジスタＴｒや配線などを、固体撮像装置４００の機能（動作）を実現する回路要素として形成する。図４（ｃ）には、トランジスタＴｒを形成するためにシリコン層１２１内に形成した拡散層と、トランジスタＴｒを形成するために第２のシリコン基板４２上に形成した配線層４２２内の複層構成の配線とを模式的に示している。また、図４（ｃ）に示した第２のシリコン基板４２の構造には、配線層４２２を形成する際に、熱処理などによって適宜形成する酸化膜４２３も示している。

Claims

薄化した第１のシリコン基板と、該第１のシリコン基板を支持する第２のシリコン基板とが積層される構造の半導体装置であって、
当該半導体装置は、
面方位が（１００）または（１１０）の第１の面と、該第１の面の反対側の第２の面とを有する前記第１のシリコン基板と、第３の面と、該第３の面の反対側の面方位が（１１１）のシリコン面が露出した第４の面とを有する前記第２のシリコン基板とにおける前記第２の面と前記第３の面とを対向させて接合した後に、前記第１の面から前記第２の面に向けて予め定めた厚さのシリコンをエッチングして、前記第１のシリコン基板を薄化した、
ことを特徴とする半導体装置。
前記第１のシリコン基板の前記第２の面側に形成され、入射する光に応じた電荷信号を発生する光電変換部を備えた画素を２次元の行列状に複数配置した画素部、
を備えることを特徴とする請求項１に記載の半導体装置。
前記第２のシリコン基板の前記第３の面側に形成され、前記画素部内のそれぞれの前記画素に備えた前記光電変換部が発生した前記電荷信号に基づいた画素信号に対して、予め定めた処理を行うための回路要素を備えた処理回路、
を備えることを特徴とする請求項２に記載の半導体装置。
前記第１のシリコン基板の前記第２の面側と、前記第２のシリコン基板の前記第３の面側とのそれぞれに形成され、前記画素部内の回路要素と前記処理回路内の対応する回路要素とを接続する接続部、
を備えることを特徴とする請求項３に記載の半導体装置。
前記第１のシリコン基板の前記第２の面と、該第２の面に対向する前記第２のシリコン基板の前記第３の面との間に配置され、前記第１のシリコン基板の前記第２の面と前記第２のシリコン基板の前記第３の面とを接合する接合層を形成する、
ことを特徴とする請求項１から請求項４のいずれか１の項に記載の半導体装置。
薄化した第１のシリコン基板と、該第１のシリコン基板を支持する第２のシリコン基板とが積層される構造の半導体装置の製造方法であって、
当該半導体装置の製造方法は、
面方位が（１００）または（１１０）の第１の面と、該第１の面の反対側の第２の面とを有する前記第１のシリコン基板と、第３の面と、該第３の面の反対側の面方位が（１１１）のシリコン面が露出した第４の面とを有する前記第２のシリコン基板とにおける前記第２の面と前記第３の面とを対向させて接合する第１の工程と、
前記第１の面と前記第４の面とがエッチング液に晒されるように、前記第１の工程によって前記第１のシリコン基板と前記第２のシリコン基板とを接合した状態で、前記エッチング液に浸漬する第２の工程と、
を含むことを特徴とする半導体装置の製造方法。
少なくとも前記第２の工程の前に、前記第２のシリコン基板の少なくとも前記第４の面に酸化膜を形成する第３の工程、
を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
前記エッチング液は、
水酸化テトラメチルアンモニウム溶液である、
ことを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
前記第１の工程の前に、前記第１のシリコン基板の前記第２の面側に、入射する光に応じた電荷信号を発生する光電変換部を備えた画素を２次元の行列状に複数配置した画素部を形成する第４の工程、
を含むことを特徴とする請求項６から請求項８のいずれか１の項に記載の半導体装置の製造方法。
前記第１の工程の前に、前記第２のシリコン基板の前記第３の面側に、前記画素部内のそれぞれの前記画素に備えた前記光電変換部が発生した前記電荷信号に基づいた画素信号に対して、予め定めた処理を行うための回路要素を備えた処理回路を形成する第５の工程、
を含むことを特徴とする請求項９に記載の半導体装置の製造方法。
前記第４の工程および前記第５の工程の後で、前記第１の工程の前に、前記第１のシリコン基板の前記第２の面側と、前記第２のシリコン基板の前記第３の面側とのそれぞれに、前記画素部内の回路要素と前記処理回路内の対応する回路要素とを接続する接続部を形成する第６の工程、
を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。