TW201603256A - 固態成像裝置，固態成像元件之製造方法及成像設備 - Google Patents

固態成像裝置，固態成像元件之製造方法及成像設備 Download PDF

Info

Publication number
TW201603256A
TW201603256A TW104115923A TW104115923A TW201603256A TW 201603256 A TW201603256 A TW 201603256A TW 104115923 A TW104115923 A TW 104115923A TW 104115923 A TW104115923 A TW 104115923A TW 201603256 A TW201603256 A TW 201603256A
Authority
TW
Taiwan
Prior art keywords
solid
state imaging
film
imaging device
substrate
Prior art date
Application number
TW104115923A
Other languages
English (en)
Other versions
TWI674667B (zh
Inventor
松谷弘康
Original Assignee
新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新力股份有限公司 filed Critical 新力股份有限公司
Publication of TW201603256A publication Critical patent/TW201603256A/zh
Application granted granted Critical
Publication of TWI674667B publication Critical patent/TWI674667B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供固態成像裝置及形成該等固態成像裝置之方法，該等固態成像裝置包含：一半導體基板；一玻璃基板；一黏著層，其提供於該半導體基板與該玻璃基板之間；及一翹曲校正膜，其經提供而鄰近於該半導體基板及該玻璃基板之一者。

Description

固態成像裝置，固態成像元件之製造方法及成像設備 相關申請案的交叉參考
本申請案主張2014年6月12日申請之日本優先權專利申請案JP 2014-121289之權利，該案之全文以引用的方式併入本文中。
本發明係關於一種固態成像裝置、固態成像裝置之製造方法及成像設備，且特定言之係關於一種在滿足小型化要求的同時可抑制由接合基板產生的翹曲之固態成像裝置、固態成像裝置之製造方法及成像設備。
已知一種將一半導體裝置小型化直至晶片尺寸之一晶圓級晶片尺寸封裝(WCSP)。另外，PTL 1中揭示其中一玻璃基板經由一黏著層接合至一半導體基板之一結構。
[引文清單] [專利文獻] [PTL 1]
日本未審查專利申請公開案第2009-164314號
然而；若將具有彼此不同的熱膨脹係數之基板熱接合至一黏著層，且此後基板之溫度返回至室溫，則產生翹曲。PTL 1揭示一種減少其中一玻璃基板經由一黏著層接合至一半導體基板之一表面側之一基板之翹曲之技術；然而，難以滿足在結構方面小型化之要求。為此，需要抑制由接合基板產生的翹曲，同時滿足小型化之要求。
期望滿足小型化之要求且抑制由接合基板產生的翹曲。
根據本發明之一實施例，提供一種固態成像裝置，其包含：一半導體基板；一玻璃基板；一黏著層，其提供於該半導體基板與該玻璃基板之間；及一翹曲校正膜，其經提供而鄰近於該半導體基板及該玻璃基板之一者。根據本發明之一額外實施例，提供一種製造一固態成像裝置之方法，其包含：將一半導體基板接合至一玻璃基板，其中一黏著層提供於該半導體基板與該玻璃基板之間，且其中一翹曲校正膜經提供而鄰近於該半導體基板及該玻璃基板之一者。
根據本技術之第一至第三實施例，可滿足小型化之要求且抑制由接合基板產生的翹曲。
本文中描述之效應並未受限制，且可為本說明書中描述之全部效應。
1‧‧‧固態成像裝置
11‧‧‧半導體基板
12‧‧‧黏著層
13‧‧‧玻璃基板
101‧‧‧固態成像裝置
111‧‧‧半導體基板/半導體
112‧‧‧黏著層
113‧‧‧玻璃基板
114‧‧‧翹曲校正膜
121‧‧‧下側基板
122‧‧‧上側基板
124‧‧‧焊料球
125‧‧‧彩色濾光片
126‧‧‧晶片上透鏡
127‧‧‧透明樹脂層
151‧‧‧像素陣列單元
152‧‧‧垂直驅動電路
153‧‧‧行信號處理電路
154‧‧‧水平驅動電路
155‧‧‧輸出電路
156‧‧‧控制電路
157‧‧‧輸入及輸出終端
161‧‧‧單元像素
171‧‧‧像素驅動導線
172‧‧‧垂直信號線
173‧‧‧水平信號線
211‧‧‧光二極體
212‧‧‧第一傳送電晶體
213‧‧‧記憶體單元(MEM)
214‧‧‧第二傳送電晶體
215‧‧‧FD(浮動擴散區域)
216‧‧‧重設電晶體
217‧‧‧放大電晶體
218‧‧‧選擇電晶體
219‧‧‧非輸出電晶體/放電電晶體
220‧‧‧負載MOS
251‧‧‧矽基板
252‧‧‧多層佈線層
253‧‧‧佈線層
253a‧‧‧頂部佈線層
253b‧‧‧中間佈線層
253c‧‧‧底部佈線層
254‧‧‧層間絕緣膜
255‧‧‧矽通孔
256‧‧‧絕緣膜
257‧‧‧連接導體
258‧‧‧矽穿孔(TSV)
260‧‧‧重佈導線
261‧‧‧焊料遮罩
271‧‧‧矽基板
272‧‧‧多層佈線層
273‧‧‧佈線層
273a‧‧‧頂部佈線層
273b‧‧‧中間佈線層
273c‧‧‧底部佈線層
274‧‧‧層間絕緣膜
275‧‧‧晶片穿孔(TCV)
276‧‧‧導線
277‧‧‧絕緣膜
278‧‧‧平坦化膜
279‧‧‧矽穿孔
500‧‧‧成像設備
501‧‧‧固態成像裝置
502‧‧‧數位信號處理器(DSP)電路
503‧‧‧圖框記憶體
504‧‧‧顯示單元
505‧‧‧儲存單元
506‧‧‧操作單元
507‧‧‧電力供應單元
508‧‧‧匯流排線
OFG‧‧‧放電信號
RST‧‧‧重設信號
SEL‧‧‧選擇信號
TRG‧‧‧傳送信號
TRX‧‧‧傳送信號
VDD‧‧‧恆定電壓源
圖1係展示當未執行一翹曲校正時一接合基板之一結構之一闡釋性視圖。
圖2係示意性地展示一晶片之扭曲(distortion)之一闡釋性視圖。
圖3係展示當執行一翹曲校正時一接合基板之一結構之一闡釋性視圖。
圖4A係展示由一翹曲校正膜引起的一翹曲校正之一闡釋性視 圖。
圖4B係展示由翹曲校正膜引起的翹曲校正之一闡釋性視圖。
圖5係展示形成一最佳化翹曲校正膜之一模擬結果之一闡釋性圖。
圖6A係展示當執行翹曲校正時接合基板之另一結構之一闡釋性視圖。
圖6B係展示當執行翹曲校正時接合基板之另一結構之一闡釋性視圖。
圖6C係展示當執行翹曲校正時接合基板之另一結構之一闡釋性視圖。
圖7係展示組態一固態成像裝置之一半導體基板之一電路組態之一闡釋性圖。
圖8係展示圖7中之一單元像素之一等效電路之一闡釋性圖。
圖9係展示一固態成像裝置之一詳細結構之一闡釋性視圖。
圖10A係展示具有圖9中之結構之一固態成像裝置之一製造方法之一闡釋性視圖。
圖10B係展示具有圖9中之結構之固態成像裝置之製造方法之另一闡釋性視圖。
圖10C係展示具有圖9中之結構之固態成像裝置之製造方法之又另一闡釋性視圖。
圖10D係展示具有圖9中之結構之固態成像裝置之製造方法之又另一闡釋性視圖。
圖11係展示一成像設備之一組態實例之一闡釋性圖。
在下文中，將參考圖式描述本技術之各項實施例。將依以下序列進行描述。
1.應用本技術之翹曲校正之概念
2.固態成像裝置之構造實例
3.固態成像裝置之製造方法
4.成像設備之組態
<1.應用本技術之翹曲校正之概念> [當未執行翹曲校正時接合基板之結構]
圖1係繪示當未執行應用本技術之一翹曲校正時一接合基板之一結構之一視圖。
圖1中之一固態成像裝置1係藉由經由一黏著層12接合一半導體基板11及一玻璃基板13之兩個基板而組態。半導體基板11係由例如矽(Si)組態之矽基板。此處，例如，當半導體基板11之一熱膨脹係數係3ppm/攝氏度且玻璃基板13之一熱膨脹係數係3ppm/攝氏度至8ppm/攝氏度時，若藉由黏著層12將具有彼此不同的熱膨脹係數之半導體基板11及玻璃基板13熱接合在一起，則當半導體基板11及玻璃基板13之溫度返回至室溫時產生翹曲。
此處，在上文描述之PTL 1中，揭示一種藉由提供具有1mm至3mm之一厚度之玻璃基板13而減少翹曲之技術，但由於必須提供具有1mm或更大之一厚度之玻璃基板13，故難以提供具有1mm或更小之一厚度之固態成像裝置1，且因此難以滿足固態成像裝置1之小型化之要求。即，較佳的是玻璃基板13之厚度較薄，但在PTL 1中揭示之結構中，玻璃基板13需要減少翹曲所必需之一厚度。
另外，PTL 1揭示若將藉由將半導體基板11及玻璃基板13接合在一起而形成的基板之一翹曲量抑制為2mm或更小，則一整個厚度並非一問題。然而，實際上，即使藉由待選擇之黏著層12之熱膨脹或應力，仍添加翹曲，且因此發生至一旋轉卡盤之吸附失效，或發生由歸因於矽裝置表面上之應力之晶片扭曲引起的特性失效。
如圖2中所繪示，當半導體基板11經由黏著層12接合至玻璃基板13時，發生其中半導體基板11被牽拉至玻璃基板13藉此變形之一現象。在圖2中，由「理想」表示之線繪示一理想晶片形狀，但由於半導體基板11被牽拉至玻璃基板13藉此變形，故如由「殘餘(Residual)」表示之線所繪示，各矩形之頂點移位至黑點之位置且藉此，形狀變成一變形的形狀。
為抑制由接合玻璃基板13引起的扭曲，減少玻璃基板13之一厚度係有效的。此處，在PTL 1中，揭示一種其中半導體基板11具有50微米至300微米之一厚度且玻璃基板13具有1mm至3mm之一厚度之結構，由於必須提供具有1mm或更大之一厚度之玻璃基板13，故由接合玻璃基板13引起的扭曲之一影響變大。
如上文描述，當採用圖1中之基板(接合基板)之結構時，為抑制接合基板上產生的翹曲，難以滿足在結構方面小型化之要求。為此，需要抑制由接合基板產生的翹曲，同時滿足小型化之要求。
[當執行翹曲校正時接合基板之結構]
圖3係繪示當執行應用本技術之一翹曲校正時一接合基板之一結構之一視圖。
在圖3中，一固態成像裝置101係藉由經由一黏著層112將一半導體基板111接合至一玻璃基板113而組態，但將一翹曲校正膜114提供於黏著層112與玻璃基板113之間。
半導體基板111係由例如矽(Si)組態之矽基板。半導體基板111不限於矽半導體基板，且可由諸如鍺之一單一元素組態或可為由砷化錄或磷化銦組態之一化合物半導體。在半導體基板111中，形成其中執行一光電轉換之像素單元係二維配置的一像素區域、執行對像素單元之一控制之一控制電路或類似物。玻璃基板113係形成於半導體基板111上之一上側上之一透明絕緣基板。
翹曲校正膜114係用於校正藉由將半導體基板111接合至玻璃基板113形成的基板(接合基板)之翹曲之一層。為校正半導體基板111或玻璃基板113之一表面或一後表面之翹曲(其係在熱接合基板之後產生)，將翹曲校正膜114形成為其中最佳化關於半導體基板111、黏著層112及玻璃基板113之一熱膨脹係數及應力之至少一者之一膜。
即，為校正在熱接合之後產生的翹曲，使用各基板之物理性質值，諸如一熱膨脹係數、一彈性模數、一厚度等。如圖4中所繪示，半導體基板111及玻璃基板113之收縮量彼此不同，此係因為其等之熱膨脹係數彼此不同，且藉此在熱接合之後產生翹曲。因此，藉由形成翹曲校正膜114而校正翹曲。
翹曲校正膜114係由例如SiO2膜、TEOS膜、SiN膜、SiCO膜或SiC膜及(除此之外)SOG或一有機膜(例如，丙烯酸或環氧樹脂)或類似物組態。另外，為將光輻射至形成於半導體基板111中之一像素區域上，將翹曲校正膜114形成為一透明膜。
此處，將描述一種形成一最佳化翹曲校正膜114之方法。圖5係繪示形成最佳化翹曲校正膜114之一模擬結果之一圖。
在圖5中，一水平軸表示半導體基板111之一翹曲量(單位：微米)，且圖之一右側指示比一左側大之一值。另外，左側上之一垂直軸表示藉由將半導體基板111接合至玻璃基板113而形成的基板(接合基板)之一翹曲量(單位：微米)，且圖之一上側指示比一下側大之一值。此外，右側上之一垂直軸表示半導體基板111之一扭曲量(單位：ppm)，且圖之一上側指示比一下側大之一值。
即使各軸表示一翹曲量(單位：微米)，「0」仍指示一平坦狀態，「+」指示向下翹曲之一狀態。且「-」指示向上翹曲之一狀態。另外，在固態成像裝置101之一製造程序中，在將半導體基板111接合至玻璃基板113之後，將半導體基板111製成薄。此處，將未執行薄化之 一狀態稱為「BG之前」，且將完成薄化之一狀態稱為「BG之後」。
此處，藉由以一直線連接白色方形之點而製成的一線圖指示在將半導體基板111接合至玻璃基板113之後，在薄化半導體基板111之前(BG之前)基板之翹曲量之一改變。即，圖之水平軸表示半導體基板111之翹曲量，且圖之左側上之垂直軸表示接合基板之翹曲量，且因此若半導體基板111之翹曲量增加，則接合基板之翹曲量亦增加。因此，藉由使半導體基板111翹曲朝向「-」側，可抑制接合基板之翹曲。
另外，藉由以一直線連接黑色菱形之點而製成的一線圖指示在將半導體基板111接合至玻璃基板113之後，在薄化半導體基板111之後(BG之後)基板之翹曲量之一改變。即，圖之水平軸表示半導體基板111之翹曲量，且圖之左側上之垂直軸表示接合基板之翹曲量，且因此若半導體基板111過度地翹曲朝向「-」側，則接合基板之翹曲量增加。
即，若僅考慮半導體基板111及玻璃基板113之接合，則可使半導體基板111翹曲朝向「-」側，但若除接合之外亦考量薄化，則使半導體基板111過度地翹曲至「-」側可並非較佳，且因此考慮到接合及薄化，當形成翹曲校正膜114時，必須將半導體基板111之一初始翹曲之一位置控制至一最佳位置。即，藉由執行一初始翹曲之一壓縮應力，可抑制在將半導體基板111接合至玻璃基板113之後的翹曲及在執行薄化之後的翹曲。
此外，藉由以一直線連接白色三角形之點而製成的一線圖指示半導體基板111之一扭曲量之一改變。即，圖之右側上之垂直軸表示半導體基板111之一扭曲量，在扭曲量接近零時，扭曲減少，且因此必須將半導體基板111之一初始翹曲之一位置控制至一最佳位置使得扭曲量接近零。例如，若處於其中圖之水平軸之半導體基板111之初 始翹曲之位置翹曲至大約-50微米之一狀態中，則將半導體基板111接合至玻璃基板113，且可執行接合而不接收扭曲之影響。
如上文描述，不僅可抑制當將半導體基板111接合至玻璃基板113時之翹曲，而且可校正扭曲量。例如，如上述圖2中所繪示，當半導體基板111經由黏著層112接合至玻璃基板113時，發生其中半導體基板111被牽拉至玻璃基板113藉此變形之一現象，但藉由翹曲校正膜114，半導體基板111之初始翹曲受到抑制且一扭曲量得以校正，且因此可執行接合而不接收扭曲之影響。
如上文所描述，藉由形成最佳化翹曲校正膜114，可抑制藉由經由黏著層112將半導體基板111接合至玻璃基板113形成的基板(接合基板)之翹曲。
另外，由於使用翹曲校正膜114校正翹曲，故可薄化玻璃基板113之厚度。例如，在圖3中之固態成像裝置101中，可將玻璃基板113可減少至等於或小於1mm之一厚度且黏著層112及翹曲校正膜114可減少至等於1微米至100微米之一厚度視為一模擬結果。
接著，在圖3中之固態成像裝置101中，半導體基板111之厚度係50微米至300微米，且因此與圖1中之固態成像裝置1相比，可減少半導體基板111之厚度。因此，可抑制由接合基板產生的翹曲，且滿足小型化之要求。玻璃基板113之厚度可為薄的，以抑制半導體基板111之扭曲。
例如，可將以下者視為一模擬結果：較佳的是，半導體基板111之熱膨脹係數係3ppm/攝氏度，玻璃基板113之熱膨脹係數係3ppm/攝氏度至8ppm/攝氏度，且翹曲校正膜114之熱膨脹係數之一值係0.1ppm/攝氏度至100ppm/攝氏度。另外，較佳的是，翹曲校正膜114之厚度更薄。此外，較佳的是，黏著層112不具有應力。
另外，可使用具有接近於半導體基板111之熱膨脹係數之熱膨脹 係數之玻璃基板113，但假定藉由歸因於熱膨脹係數之間的一微小差異之翹曲，一半導體製程中可發生輸送障礙。與此相反，在本技術中，由基板引起的熱膨脹係數之間的差異或類似物可由翹曲校正膜114吸收，且因此改良在半導體製程時之輸送可靠性。
此外，由於熱膨脹係數由形成於半導體基板111之一表面上之一材料或一圖案改變，故假定每次難以改變待接合之玻璃基板113之熱膨脹係數，且因此難以建立一穩定接合程序。與此相反，在本技術中，由於由基板引起的熱膨脹係數之間的差異或類似物可由翹曲校正膜114吸收，故可建立一穩定接合程序。
此外(加之)，形成於半導體基板111之表面上之元件中歸因於待組態之一材料或一佈局之翹曲亦改變，但從成本觀點而言難以製造熱膨脹係數經精細控制之玻璃基板113，且因此假定難以應用於多產品。與此相反，在本技術中，由於熱膨脹係數可藉由翹曲校正膜114精細控制，故可應用於多產品。
[當執行翹曲校正時接合基板之另一結構]
圖6係繪示當執行應用本技術之翹曲校正時接合基板之另一結構之一視圖。
在上文描述中，作為固態成像裝置101，描述接合基板(圖3或類似物)，其具有自下而上循序堆疊半導體基板111、黏著層112、翹曲校正膜114及玻璃基板113之一結構，但例如可採用其他結構，諸如圖6A至圖6C中繪示之結構。
在圖6A中，接合基板具有自下而上循序堆疊半導體基板111、翹曲校正膜114、黏著層112及玻璃基板113之一結構。
在圖6B中，接合基板具有自下而上循序堆疊半導體基板111、黏著層112、玻璃基板113及翹曲校正膜114之一結構。
在圖6C中，接合基板具有自下而上循序堆疊翹曲校正膜114、半 導體基板111、黏著層112及玻璃基板113之一結構。
如上文所描述，在接合基板中，翹曲校正膜114形成於半導體基板111或玻璃基板113之表面或後表面中，且校正在將該等基板熱接合在一起之後產生的翹曲。在以下描述中，將描述其中固態成像裝置101具有圖6A中之一結構之一情況。
<2.固態成像裝置之構造實例> [半導體基板之電路組態]
圖7係繪示組態固態成像裝置101之一半導體基板111之一電路組態之一圖。
在圖7中，半導體基板111經組態以包含一像素陣列單元151、一垂直驅動電路152、行信號處理電路153、一水平驅動電路154、一輸出電路155、一控制電路156及一輸入及輸出終端157。
單元像素161以二維陣列形狀配置在像素陣列單元151中。單元像素161經組態以包含用作一光電轉換元件之一光二極體及複數個像素電晶體。稍後將參考圖8描述單元像素161之一電路組態實例。
垂直驅動電路152經組態有例如一移位暫存器，選擇一預定像素驅動導線171，供應一脈衝以將單元像素161驅動至選定像素驅動導線171且藉由一列單元驅動單元像素161。即，垂直驅動電路152藉由一列單元在一垂直方向上選擇性地且循序地掃描像素陣列單元151之各單元像素161，且基於根據各單元像素161之光電轉換元件中接收之一光量產生的信號電荷而經由垂直信號線172將一像素信號供應至行信號處理電路153。
行信號處理電路153配置於單元像素161之各行中，且在各像素行中執行信號處理，諸如自一列之單元像素161輸出之一信號之雜訊移除。例如，行信號處理電路153執行信號處理，諸如用於移除像素特定固定型樣雜訊之相關雙重取樣(CDS)或類比數位(AD)轉換。
水平驅動電路154經組態有例如移位暫存器，藉由循序地輸出水平掃描脈衝而循序地選擇行信號處理電路153之各者且將來自行信號處理電路153之各者之像素信號輸出至水平信號線173。
輸出電路155執行相對於經由水平信號線173自行信號處理電路153之各者循序地供應之信號之信號處理，且輸出信號。存在其中輸出電路155僅執行例如緩衝之一情況，且存在其中輸出電路155執行一黑階調整、一行變動校正、各種數位信號處理或類似物之一情況。
控制電路156接收一輸入時脈信號及命令一操作模式之資料或類似物，且輸出諸如半導體基板111之內部資訊或類似物之資料。即，控制電路156基於一垂直同步信號、一水平同步信號及一主時脈信號產生一時脈信號或一控制信號(其係垂直驅動電路152、行信號處理電路153、水平驅動電路154等之操作之一參考)。接著，控制電路156將所產生的時脈信號或控制信號輸出至垂直驅動電路152、行信號處理電路153、水平驅動電路154等。
輸入及輸出終端157與一外部裝置交換信號。
圖7中如上文描述般組態之半導體基板111係一互補金氧半導體(CMOS)影像感測器，其稱為一行AD方法，且其中執行CDS處理及AD轉換之行信號處理電路153配置於各像素行中。
[單元像素之電路組態實例]
圖8繪示圖7中之單元像素161之一等效電路。
圖8中之單元像素161繪示用於實現電子類型之一全域快門功能之一組態。
在圖8中，單元像素161包含一光二極體211、一第一傳送電晶體212、一記憶體單元(MEM)213、一第二傳送電晶體214、一FD(浮動擴散區域)215、一重設電晶體216、一放大電晶體217、一選擇電晶體218及一非輸出電晶體219。
光二極體211係根據接收光量產生電荷(信號電荷)且儲存電荷之一光電轉換元件。光二極體211之一陽極終端接地，且其之一陰極終端經由第一傳送電晶體212連接至記憶體單元213。另外，光二極體211之陰極終端亦連接至對不必要電荷放電之一放電電晶體219。
當藉由一傳送信號TRX開啟時，第一傳送電晶體212讀取由光二極體211產生的電荷，且將電荷傳送至記憶體單元213。記憶體單元213係在將電荷傳送至FD 215時暫時保持電荷之一電荷保持單元。
當藉由傳送信號TRG開啟時，第二傳送電晶體214讀取保持在記憶體單元213中之電荷，且將電荷傳送至FD 215。
FD 215係保持自記憶體單元213讀取之電荷以讀取為一信號之一電荷保持單元。當藉由一重設信號RST開啟重設電晶體216時，儲存於FD 215中之電荷放電至一恆定電壓源VDD，且因此重設FD 215之一電位。
放大電晶體217根據FD 215之電位輸出一像素信號。即，放大電晶體217及作為一恆定電流源之一負載MOS 220組態一源極隨耦器電路，且指示根據儲存於FD 215中之電荷之一位準之一像素信號經由選擇電晶體218自放大電晶體217輸出至行信號處理電路153(圖7)。負載MOS 220佈置於例如行信號處理電路153內部。
當藉由一選擇信號SEL選擇單元像素161時，選擇電晶體218開啟，且經由垂直信號線172將單元像素161之像素信號輸出至行信號處理電路153。
當藉由一放電信號OFG開啟時，放電電晶體219將儲存於光二極體211中之不必要電荷放電至恆定電壓源VDD。
傳送信號TRX、傳送信號TRG、重設信號RST、放電信號OFG及選擇信號SEL係經由像素驅動導線171自垂直驅動電路152供應。
接著，將簡單描述圖8中之單元像素161之一操作。
首先，在開始曝光之前，將具有一高位準之放電信號OFG供應至放電電晶體219，且藉此開啟放電電晶體219，將儲存於光二極體211中之電荷放電至恆定電壓源VDD中，且重設全部像素之光二極體211。
在重設光二極體211之後，若藉由具有一低位準之放電信號OFG關斷放電電晶體219，則開始像素陣列單元151之全部像素中之曝光。
若經過事先判定之一預定曝光時間，則藉由傳送信號TRX開啟第一傳送電晶體212，且在像素陣列單元151之全部像素中，將儲存於光二極體211中之電荷傳送至記憶體單元213。
在關斷第一傳送電晶體212之後，藉由一列單元將保持在各單元像素161之記憶體單元213中之電荷循序讀取至行信號處理電路153。 在一讀取操作中，藉由傳送信號TRG開啟一讀取列中之單元像素161之第二傳送電晶體214，且將保持在記憶體單元213中之電荷傳送至FD 215。
接著，藉由選擇信號SEL開啟選擇電晶體218，且因此經由選擇電晶體218將指示根據儲存於FD 215中之電荷之一位準之一信號自放大電晶體217輸出至行信號處理電路153。
如上文所描述，具有圖8中之像素電路之單元像素161同樣地設定像素陣列單元151之全部像素中之曝光時間，在曝光結束時將電荷暫時保持在記憶體單元213中，且可執行一全域快門方法之一操作(成像)以藉由一列單元自記憶體單元213循序地讀取電荷。
單元像素161之電路組態不限於圖8中繪示之組態，且例如可採用用於執行一所謂的滾動快門方法之一操作而無記憶體單元213之一電路組態。
[固態成像裝置之詳細結構]
接著，將參考圖9描述固態成像裝置101之一詳細結構。圖9係繪 示固態成像裝置101之一放大部分之一橫截面視圖。
在圖9中，半導體基板111係藉由堆疊一下側基板121及一上側基板122而組態。在下側基板121中，形成複數個焊料球124，其係待電連接至一外部基板(未繪示)之後表面電極。
在上側基板122之一上表面上，形成紅色(R)、綠色(G)或藍色(B)之彩色濾光片125及晶片上透鏡126。另外，上側基板122經由玻璃基板113、黏著層112、翹曲校正膜114及一透明樹脂層127連接至一無腔結構。
在下側基板121上，一多層佈線層252形成於由矽(Si)組態之矽基板251之一上側(上側基板122側)上。例如，一控制電路或一邏輯電路係由多層佈線層252組態。
多層佈線層252經組態有：複數個佈線層253，其由最接近於上側基板122之一頂部佈線層253a、一中間佈線層253b及最接近於矽基板251之一底部佈線層253c組態；及一層間絕緣膜254，其形成於各佈線層253之間。
複數個佈線層253係使用例如銅(Cu)、鋁(Al)、鎢(W)或類似物形成，且層間絕緣膜254係由例如SiO2膜、SiN膜或類似物形成。複數個佈線層253及層間絕緣膜254之各者可由相同材料形成，且取決於層可適當使用兩種或更多種材料。
通過矽基板251之矽通孔255形成於矽基板251之一預定位置中，一連接導體257經由一絕緣膜256填充於矽通孔255之一內壁中，且藉此形成矽穿孔(TSV)258。絕緣膜256可由例如SiO2膜、SiN膜或類似物形成。
在圖9中繪示之矽穿孔258中，絕緣膜256及連接導體257沿一內壁表面形成，且矽通孔255之內部中空，但取決於一內徑，矽通孔255之整個內部填充有連接導體257。換言之，即使通孔之內部填充有導 體，其之一部分仍可為中空。此同樣適用於稍後將描述之一晶片穿孔(TCV)275或類似物。
矽穿孔258之連接導體257連接至形成於矽基板251之一下表面側上之一重佈導線(redistribution wire)260，且重佈導線260連接至焊料球124。連接導體257及重佈導線260可由例如銅(Cu)、鎢(W)、多晶矽或類似物形成。
另外，一焊料遮罩(焊料光阻)261形成於矽基板251之下表面側上以覆蓋重佈導線260及絕緣膜256，惟其中形成焊料球124之一區域除外。
同時，在上側基板122中，一多層佈線層272形成於由矽(Si)形成之矽基板271之一下側(下側基板121側)上。例如，一像素區域之一像素電路係由多層佈線層272組態。
多層佈線層272經組態有：複數個佈線層273，其由最接近於矽基板271之一頂部佈線層273a、一中間佈線層273b及最接近於下側基板121之一底部佈線層273c組態；及一層間絕緣膜274，其形成於各佈線層273之間。
作為用於複數個佈線層273及層間絕緣膜274之一材料，可採用與上文描述之佈線層253及層間絕緣膜254之材料相同的材料。另外，以與上文描述之佈線層253及層間絕緣膜254相同的方式，可藉由適當使用一種或兩種或更多種材料形成複數個佈線層273及層間絕緣膜274。
在圖9之實例中，上側基板122之多層佈線層272係由具有三個層之佈線層273組態，且下側基板121之多層佈線層252係由具有四個層之佈線層253組態，但佈線層之總數目不限於此，且佈線層可由任意數目個層形成。
在矽基板271內部，由PN接面形成之光二極體211形成於各單元 像素161中。另外，並未繪示，但在多層佈線層272及矽基板271中，形成諸如第一傳送電晶體212或第二傳送電晶體214之複數個像素電晶體、記憶體單元213或類似物。
在其中未形成彩色濾光片125及晶片上透鏡126之矽基板271之一預定位置中，形成連接至上側基板122之佈線層273a之矽穿孔279及連接至下側基板121之佈線層253a之晶片穿孔275。
晶片穿孔275及矽穿孔279連接至形成於矽基板271之一上表面上用於連接之導線276。另外，絕緣膜277形成於矽穿孔279及晶片穿孔275之各者與矽基板271之間。此外，在矽基板271之上表面上，經由一平坦化膜(絕緣膜)278形成彩色濾光片125及晶片上透鏡126。
如上文所描述，圖9中繪示之固態成像裝置101之半導體基板111係由一堆疊結構組態，該堆疊結構係藉由將下側基板121之多層佈線層272側接合至上側基板122之多層佈線層252側而形成。在圖9中，藉由一虛線表示其中下側基板121之多層佈線層272側接合至上側基板122之多層佈線層252側之一表面。
另外，在固態成像裝置101中，彩色濾光片125及晶片上透鏡126形成於上側基板122之上表面上方，且具有一平坦化表面之透明樹脂層127形成於晶片上透鏡126上。此處，由於晶片上透鏡126之一折射率係大約2.0，且組態透明樹脂層127之一有機材料或類似物之一折射率係大約1.4，故可保全固態成像裝置101中之晶片上透鏡126之一聚光效能。
此外，上側基板122經由玻璃基板113、黏著層112、翹曲校正膜114及透明樹脂層127連接至無腔結構。此處，玻璃基板113及黏著層112之一折射率係大約1.5，且翹曲校正膜114之一折射率係大約1.4至1.5。即，翹曲校正膜114之折射率(大約1.4至1.5)係介於透明樹脂層127(其係半導體基板上之最外表面膜)之折射率(大約1.4)與黏著層112 之折射率(大約1.5)之間的一值，且由於各層之折射率之間的一差異係小的，故可防止光反射。
<3.固態成像裝置之製造方法>
接著，將參考圖10描述具有圖9中之結構之固態成像裝置101之一製造方法。圖10僅繪示形成於上側基板122之上表面上之彩色濾光片125及晶片上透鏡126上方之上層之一結構，且未繪示其他組態。
首先，單獨製造處於一半成品狀態之下側基板121及上側基板122。在下側基板121中，多層佈線層252形成於變成矽基板(矽晶圓)251之各晶片部分之區域中。同時，在上側基板122中，各單元像素161之光二極體211或像素電晶體之源極區域及汲極區域形成於變成矽基板(矽晶圓)271之各晶片部分之區域中。另外，多層佈線層272形成於矽基板271之一表面上，且彩色濾光片125及晶片上透鏡126形成於另一表面上。
接著，將所製造之下側基板121之多層佈線層272側及上側基板122之多層佈線層252側接合在一起以使其等面向彼此。另外，如圖10A中所繪示，使用透明樹脂層127塗佈接合至下側基板121且其上形成晶片上透鏡126之上側基板122之整個表面。
接著，如圖10B中所繪示，於透明樹脂層127上形成可校正當將半導體111及玻璃基板113接合在一起時產生的翹曲之翹曲校正膜114。較佳的是，翹曲校正膜114係透明的、可控制應力且係由具有廣泛膜厚度控制範圍之P-CVD形成之一膜。另外，考慮到半導體基板111之翹曲及其熱膨脹以及玻璃基板113之翹曲及其熱膨脹，由於翹曲係由膜厚度及膜自身所具有之應力決定，故自膜應力及膜厚度計算最佳條件。
另外，作為翹曲校正膜114之膜物種，例如可使用SiO2膜、TEOS膜、SiN膜、SiCO膜、SiCN膜、SiC膜或類似物，但當考慮到具有一 折射率差異之一膜界面中產生的光反射時，較佳的是將翹曲校正膜之折射率設定為介於透明樹脂層127之折射率(大約1.4)與用於接合至玻璃基板113之黏著層112之折射率(大約1.5)之間的一折射率(大約1.4至1.5)。另外，此處描述其中使用P-CDV之一實例，但作為具有應力之一透明膜，可使用藉由塗佈形成的SOG或一有機膜(例如，丙烯酸或環氧樹脂)，而無關於一製造方法或膜物種。
接著，如圖10C中所繪示，於翹曲校正膜114上形成用於接合至玻璃基板113之黏著層112。接著，如圖10D中所繪示，藉由黏著層112接合玻璃基板113。在固態成像裝置101之製造程序中，將半導體基板111及玻璃基板113接合在一起，且此後執行薄化半導體基板111之一程序，但此處為簡化將省略其之描述。
在圖10中，將其中固態成像裝置101具有圖6A中之結構之一情況描述為固態成像裝置101之製造方法，但代替圖6A中之結構，即使當採用圖3中之結構或圖6B至圖6C中之結構時，仍可以與上文描述相同的方式依堆疊之順序形成各層。
可藉由上述製造方法製造圖9中之固態成像裝置101。
<4.成像設備之組態>
本技術不限於應用於一固態成像裝置。即，本技術可應用於針對影像擷取單元(光電轉換元件)使用固態成像裝置之全部電子設備，諸如一成像設備，諸如一數位相機或一視訊攝影機、具有一成像功能之一可攜式終端裝置或針對一影像擷取單元使用一固態成像裝置之一影印機。
圖11係繪示作為一電子設備之一成像設備之一組態實例之一方塊圖。
圖11中之一成像設備500包含：一固態成像裝置501，其採用圖9中之固態成像裝置101之結構；及一數位信號處理器(DSP)電路502， 其係一攝影機信號處理電路。成像設備500亦包含一圖框記憶體503、一顯示單元504、一儲存單元505、一操作單元506及一電力供應單元507。DSP電路502、圖框記憶體503、顯示單元504、儲存單元505、操作單元506及電力供應單元507經由一匯流排線508彼此連接。
固態成像裝置501藉由一像素單元將藉由自一主體擷取入射光(影像光)而形成於一成像表面上之一定量之入射光轉換成一電信號，且將該電信號輸出為一像素信號。作為固態成像裝置501，可使用圖9中之固態成像裝置101，即藉由將包含一像素區域之上側基板122堆疊於包含至少一邏輯電路之下側基板121上而小型化之一半導體封裝。
顯示單元504係由一面板型顯示裝置(諸如，一液晶面板或一有機電致發光(EL)面板)組態，且顯示由固態成像裝置501成像之一移動影像或一靜止影像。儲存單元505將由固態成像裝置501成像之移動影像或靜止影像儲存於一儲存媒體(諸如一硬碟或一半導體記憶體)中。
操作單元506根據藉由一使用者執行之一操作發出關於成像設備500所具有之各種功能之一操作命令。電力供應單元507適當地供應各種電力供應(其等係DSP電路502、圖框記憶體503、顯示單元504、儲存單元505及操作單元506之操作電力供應)至供應目標。
在上述實例中，作為其中封裝藉由將上側基板122堆疊於下側基板121上而組態之半導體基板111之一半導體裝置之一實例，描述CMOS固態成像裝置之組態，但本技術不限於一固態成像裝置，且可應用於封裝為其他用途之一半導體裝置。
例如，本技術不限於應用於將可見光及影像之一定量之入射光之分佈偵測為一影像之一固態成像裝置，且可應用於全部固態成像裝置(物理量分佈偵測裝置)，諸如將一紅外光、一X射線、粒子或類似物之入射量之分佈成像為一影像之一固態成像裝置，或偵測作為一廣泛意義的另一物理量(諸如壓力或電容)之分佈且將所偵測分佈成像為 一影像之指紋偵測感測器。
本技術之實施例不限於上述實施例，但在不脫離本技術之要旨之情況下，可進行各種改變。例如，可應用其中組合上述複數個實施例之全部或部分之形式。
本說明書中描述之效應僅係闡釋性的，且並非意欲限制本技術。可存在除本文中描述之效應外之效應。
另外，本技術可採取以下組態。
(1)一種固態成像裝置，其包含：一半導體基板；一玻璃基板；一黏著層，其提供於該半導體基板與該玻璃基板之間；及一翹曲校正膜，其經提供而鄰近於該半導體基板及該玻璃基板之一者。
(2)根據(1)之固態成像裝置，其中該翹曲校正膜提供於該黏著層與該玻璃基板之間。
(3)根據(1)至(2)中任一項之固態成像裝置，其中該翹曲校正膜提供於該黏著層與該半導體基板之間。
(4)根據(1)至(3)中任一項之固態成像裝置，其中該翹曲校正膜提供於該玻璃基板與該黏著層相對之一側上。
(5)根據(1)至(4)中任一項之固態成像裝置，其中該翹曲校正膜提供於該半導體基板與該黏著層相對之一側上。
(6)根據(1)至(6)中任一項之固態成像裝置，其中該翹曲校正膜係一SiO2膜、一TEOS膜、一SiN膜、一SiCO膜、一SiCN膜及一SiC膜之一者。
(7)根據(1)至(6)中任一項之固態成像裝置，其進一步包含提供於該半導體基板與該翹曲校正膜之間的一透明樹脂層，其中該翹曲校正膜之一折射率介於該透明樹脂層之一折射率與該黏著層之一折射率之間。
(8)根據(1)至(7)中任一項之固態成像裝置，其中該翹曲校正膜之 一折射率係自大約1.4至大約1.5。
(9)根據(1)至(8)中任一項之固態成像裝置，其中該玻璃基板具有等於或小於1mm之一厚度。
(10)根據(1)至(9)中任一項之固態成像裝置，其中該半導體基板具有介於大約50微米與大約300微米之間的一厚度。
(11)根據(1)至(10)中任一項之固態成像裝置，其中該半導體基板具有介於大約50微米與大約300微米之間的一厚度。
(12)根據(1)至(12)中任一項之固態成像裝置，其中該黏著層及該翹曲校正膜具有介於大約1微米與大約100微米之間的一總厚度。
(13)根據(1)至(12)中任一項之固態成像裝置，其中該黏著層及該翹曲校正膜具有介於大約1微米與大約100微米之間的一總厚度。
(14)根據(1)至(13)中任一項之固態成像裝置，其中該半導體基板之一熱膨脹係數係大約3ppm/攝氏度，該玻璃基板之一熱膨脹係數介於大約3ppm/攝氏度至大約8ppm/攝氏度之間，且該翹曲校正膜之一熱膨脹係數介於大約0.1ppm/攝氏度至大約100ppm/攝氏度之間。
(15)根據(1)至(15)中任一項之固態成像裝置，其中該黏著層無應力。
(16)一種製造一固態成像裝置之方法，其包含：將一半導體基板接合至一玻璃基板，其中一黏著層提供於該半導體基板與該玻璃基板之間，且其中一翹曲校正膜經提供而鄰近於該半導體基板及該玻璃基板之一者。
(17)根據(16)之方法，其中該接合係一熱處理。
(18)根據(16)至(17)中任一項之方法，其進一步包含：在該接合之後，薄化該半導體基板。
(19)根據(16)至(18)中任一項之方法，其進一步包含：誘發該翹曲校正膜中之一初始壓縮應力，其中該翹曲校正膜經定位以結合該接 合及該薄化考量該初始壓縮應力。
(20)一種固態成像裝置，其包含：一透明絕緣基板；一半導體基板，其中形成具有執行一光電轉換且經二維配置之像素單元之一像素區域；及一翹曲校正膜，其經提供以校正藉由經由一黏著層將該透明絕緣基板接合至該半導體基板而組態之一基板之翹曲。
(21)如(20)之固態成像裝置，其中在該半導體基板之該像素區域中之晶片上透鏡上，形成具有比該晶片上透鏡之折射率小之一折射率之一透明樹脂層。
(22)如(21)之固態成像裝置，其中循序堆疊該半導體基板、該翹曲校正膜、該黏著層及該透明絕緣基板，且將該翹曲校正膜之一折射率設定為介於該半導體基板上之一最外表面膜之一折射率與該黏著層之一折射率之間的一值。
(23)如(20)至(22)中任一項之固態成像裝置，其中將該翹曲校正膜形成為其中最佳化關於該透明絕緣基板、該半導體基板及該黏著層之一熱膨脹係數及應力之至少一者之一膜。
(24)如(20)至(23)中任一項之固態成像裝置，其中該翹曲校正膜係一透明膜。
(25)如(20)之固態成像裝置，其中該翹曲校正膜形成於該半導體基板或該透明絕緣基板之一表面或一後表面上。
(26)一種一固態成像裝置之製造方法，該方法包含：在一透明絕緣基板或其中形成具有執行一光電轉換且經二維配置之像素單元之一像素區域之一半導體基板之一表面或一後表面上形成一翹曲校正膜，該翹曲校正膜經提供以校正藉由經由一黏著層將該透明絕緣基板接合至該半導體基板而組態之一基板之翹曲；及經由該黏著層將該透明絕緣基板接合至該半導體基板。
(27)一種成像設備，其包含：一固態成像裝置，其係藉由堆疊一 透明絕緣基板、其中形成具有執行一光電轉換且經二維配置之像素單元之一像素區域之一半導體基板及一翹曲校正膜而組態，該翹曲校正膜經提供以校正藉由經由一黏著層將該透明絕緣基板接合至該半導體基板而組態之一基板之翹曲。
101‧‧‧固態成像裝置
112‧‧‧黏著層
113‧‧‧玻璃基板
114‧‧‧翹曲校正膜
121‧‧‧下側基板
122‧‧‧上側基板
124‧‧‧焊料球
125‧‧‧彩色濾光片
126‧‧‧晶片上透鏡
127‧‧‧透明樹脂層
211‧‧‧光二極體
251‧‧‧矽基板
252‧‧‧多層佈線層
253‧‧‧佈線層
253a‧‧‧頂部佈線層
253b‧‧‧中間佈線層
253c‧‧‧底部佈線層
254‧‧‧層間絕緣膜
255‧‧‧矽通孔
256‧‧‧絕緣膜
257‧‧‧連接導體
258‧‧‧矽穿孔(TSV)
260‧‧‧重佈導線
261‧‧‧焊料遮罩
271‧‧‧矽基板
272‧‧‧多層佈線層
273‧‧‧佈線層
273a‧‧‧頂部佈線層
273b‧‧‧中間佈線層
273c‧‧‧底部佈線層
274‧‧‧層間絕緣膜
275‧‧‧晶片穿孔(TCV)
276‧‧‧導線
277‧‧‧絕緣膜
278‧‧‧平坦化膜
279‧‧‧矽穿孔

Claims (19)

  1. 一種固態成像裝置，其包括：一半導體基板；一玻璃基板；一黏著層，其提供於該半導體基板與該玻璃基板之間；及一翹曲校正膜，其經提供而鄰近於該半導體基板及該玻璃基板之一者。
  2. 如請求項1之固態成像裝置，其中該翹曲校正膜提供於該黏著層與該玻璃基板之間。
  3. 如請求項1之固態成像裝置，其中該翹曲校正膜提供於該黏著層與該半導體基板之間。
  4. 如請求項1之固態成像裝置，其中該翹曲校正膜提供於該玻璃基板與該黏著層相對之一側上。
  5. 如請求項1之固態成像裝置，其中該翹曲校正膜提供於該半導體基板與該黏著層相對之一側上。
  6. 如請求項1之固態成像裝置，其中該翹曲校正膜係一SiO2膜、一TEOS膜、一SiN膜、一SiCO膜、一SiCN膜及一SiC膜之一者。
  7. 如請求項3之固態成像裝置，其進一步包括提供於該半導體基板與該翹曲校正膜之間的一透明樹脂層，其中該翹曲校正膜之一折射率介於該透明樹脂層之一折射率與該黏著層之一折射率之間。
  8. 如請求項7之固態成像裝置，其中該翹曲校正膜之一折射率係自大約1.4至大約1.5。
  9. 如請求項1之固態成像裝置，其中該玻璃基板具有等於或小於1mm之一厚度。
  10. 如請求項1之固態成像裝置，其中該半導體基板具有介於大約50微米與大約300微米之間的一厚度。
  11. 如請求項9之固態成像裝置，其中該半導體基板具有介於大約50微米與大約300微米之間的一厚度。
  12. 如請求項1之固態成像裝置，其中該黏著層及該翹曲校正膜具有介於大約1微米與大約100微米之間的一總厚度。
  13. 如請求項11之固態成像裝置，其中該黏著層及該翹曲校正膜具有介於大約1微米與大約100微米之間的一總厚度。
  14. 如請求項1之固態成像裝置，其中該半導體基板之一熱膨脹係數係大約3ppm/攝氏度，該玻璃基板之一熱膨脹係數介於大約3ppm/攝氏度至大約8ppm/攝氏度之間，且該翹曲校正膜之一熱膨脹係數介於大約0.1ppm/攝氏度至大約100ppm/攝氏度之間。
  15. 如請求項1之固態成像裝置，其中該黏著層無應力。
  16. 一種製造一固態成像裝置之方法，其包括：將一半導體基板接合至一玻璃基板，其中一黏著層提供於該半導體基板與該玻璃基板之間，及其中一翹曲校正膜經提供而鄰近於該半導體基板及該玻璃基板之一者。
  17. 如請求項16之方法，其中該接合係一熱處理。
  18. 如請求項16之方法，其進一步包括：在該接合之後，薄化該半導體基板。
  19. 如請求項18之方法，其進一步包括：誘發該翹曲校正膜中之一初始壓縮應力，其中該翹曲校正膜經定位而結合該接合及該薄化考量該初始壓縮應力。
TW104115923A 2014-06-12 2015-05-19 固態成像裝置，固態成像元件之製造方法及成像設備 TWI674667B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-121289 2014-06-12
JP2014121289A JP6315262B2 (ja) 2014-06-12 2014-06-12 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置

Publications (2)

Publication Number Publication Date
TW201603256A true TW201603256A (zh) 2016-01-16
TWI674667B TWI674667B (zh) 2019-10-11

Family

ID=53442930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115923A TWI674667B (zh) 2014-06-12 2015-05-19 固態成像裝置，固態成像元件之製造方法及成像設備

Country Status (4)

Country Link
US (3) US9842879B2 (zh)
JP (1) JP6315262B2 (zh)
TW (1) TWI674667B (zh)
WO (1) WO2015190070A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919371A (zh) * 2016-10-05 2018-04-17 佳能株式会社 光电转换装置和系统
CN108701698A (zh) * 2016-03-24 2018-10-23 索尼公司 芯片尺寸封装件及其制造方法、电子设备和内窥镜
US11031422B2 (en) 2016-09-30 2021-06-08 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device
US11315966B2 (en) 2017-10-06 2022-04-26 Sony Semiconductor Solutions Corporation Solid-state imaging element, manufacturing method, and electronic apparatus
CN114550227A (zh) * 2021-07-23 2022-05-27 友达光电股份有限公司 光学感测装置
US11488893B2 (en) 2018-03-14 2022-11-01 Sony Semiconductor Solutions Corporation Semiconductor device, imaging unit, and electronic apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6315262B2 (ja) * 2014-06-12 2018-04-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
JP6818468B2 (ja) 2016-08-25 2021-01-20 キヤノン株式会社 光電変換装置及びカメラ
WO2018061481A1 (ja) 2016-09-30 2018-04-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
JP2019040893A (ja) 2017-08-22 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US11069729B2 (en) * 2018-05-01 2021-07-20 Canon Kabushiki Kaisha Photoelectric conversion device, and equipment
JP7363193B2 (ja) * 2019-08-26 2023-10-18 住友電気工業株式会社 半導体素子の製造方法
CN114446805A (zh) * 2020-11-04 2022-05-06 中强光电股份有限公司 电子元件的接合方法
CN115513274A (zh) * 2021-06-07 2022-12-23 联华电子股份有限公司 避免翘曲的半导体结构及其制作方法
JP2022191901A (ja) 2021-06-16 2022-12-28 キオクシア株式会社 半導体装置およびその製造方法
WO2023091312A1 (en) * 2021-11-19 2023-05-25 Tokyo Electron Limited Precision multi-axis photolithography alignment correction using stressor film
US20230251584A1 (en) * 2022-02-04 2023-08-10 Tokyo Electron Limited In-situ lithography pattern enhancement with localized stress treatment tuning using heat zones
US20230251574A1 (en) * 2022-02-04 2023-08-10 Tokyo Electron Limited Method to enhance lithography pattern creation using semiconductor stress film tuning
US20230326738A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Method for chuck compensation via wafer shape control

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066456A (ja) * 2004-08-24 2006-03-09 Fuji Photo Film Co Ltd 固体撮像素子
JP2006100763A (ja) * 2004-09-06 2006-04-13 Fuji Photo Film Co Ltd 固体撮像装置の製造方法及び接合装置
JP2006114847A (ja) * 2004-10-18 2006-04-27 Sony Corp 半導体装置、及び貼り合わせ基板の製造方法
JP2008244032A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置及びその製造方法
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP5334411B2 (ja) * 2007-12-30 2013-11-06 株式会社フジクラ 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP5658898B2 (ja) * 2010-03-29 2015-01-28 株式会社日立製作所 ウェハ接合半導体装置の製造方法
JP5768396B2 (ja) * 2011-02-15 2015-08-26 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5703825B2 (ja) * 2011-02-22 2015-04-22 ソニー株式会社 撮像装置およびカメラモジュール
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。
JP2013038164A (ja) * 2011-08-05 2013-02-21 Sony Corp 固体撮像装置、電子機器
JP5903796B2 (ja) * 2011-08-12 2016-04-13 ソニー株式会社 撮像装置およびカメラモジュール
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
US9636782B2 (en) * 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
JP6315262B2 (ja) * 2014-06-12 2018-04-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701698A (zh) * 2016-03-24 2018-10-23 索尼公司 芯片尺寸封装件及其制造方法、电子设备和内窥镜
CN108701698B (zh) * 2016-03-24 2022-11-18 索尼公司 芯片尺寸封装件及其制造方法、电子设备和内窥镜
US11031422B2 (en) 2016-09-30 2021-06-08 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device
US11616090B2 (en) 2016-09-30 2023-03-28 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device
CN107919371A (zh) * 2016-10-05 2018-04-17 佳能株式会社 光电转换装置和系统
CN107919371B (zh) * 2016-10-05 2022-05-27 佳能株式会社 光电转换装置和系统
US11315966B2 (en) 2017-10-06 2022-04-26 Sony Semiconductor Solutions Corporation Solid-state imaging element, manufacturing method, and electronic apparatus
US11488893B2 (en) 2018-03-14 2022-11-01 Sony Semiconductor Solutions Corporation Semiconductor device, imaging unit, and electronic apparatus
CN114550227A (zh) * 2021-07-23 2022-05-27 友达光电股份有限公司 光学感测装置
CN114550227B (zh) * 2021-07-23 2024-05-17 友达光电股份有限公司 光学感测装置

Also Published As

Publication number Publication date
JP2016001681A (ja) 2016-01-07
JP6315262B2 (ja) 2018-04-25
US9842879B2 (en) 2017-12-12
TWI674667B (zh) 2019-10-11
US20190355780A1 (en) 2019-11-21
US20180204875A1 (en) 2018-07-19
US10854667B2 (en) 2020-12-01
US10355042B2 (en) 2019-07-16
WO2015190070A1 (en) 2015-12-17
US20170117320A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
US10854667B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging element, and imaging apparatus
US20220157873A1 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
CN108695349B (zh) 具有层压层的半导体装置和设备
TWI773736B (zh) 固態成像裝置
US9093350B2 (en) Member for solid-state image pickup device and method for manufacturing solid-state image pickup device having first and second wiring structures with a concave portion between first and second substrates
US8742524B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
JP2015119154A (ja) 固体撮像素子、固体撮像素子の製造方法、及び電子機器
US10950648B2 (en) Semiconductor element, manufacturing method of semiconductor element, and electronic apparatus
KR20120067282A (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
US9659985B2 (en) Integrated circuit and image sensing device having metal shielding layer and related fabricating method
JP2020047937A (ja) 半導体装置、半導体装置の製造方法、及び電子機器
US10985081B2 (en) Semiconductor device and electronic apparatus
US9419040B2 (en) Image pickup apparatus, semiconductor device, and electronic device including a buried portion disposed adjacent to a bonding portion, and method for manufacturing the same
WO2023058336A1 (ja) 半導体装置およびその製造方法