TW201834069A - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201834069A
TW201834069A TW107103561A TW107103561A TW201834069A TW 201834069 A TW201834069 A TW 201834069A TW 107103561 A TW107103561 A TW 107103561A TW 107103561 A TW107103561 A TW 107103561A TW 201834069 A TW201834069 A TW 201834069A
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
semiconductor device
wiring layer
layer
Prior art date
Application number
TW107103561A
Other languages
English (en)
Other versions
TWI798198B (zh
Inventor
天野茂樹
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201834069A publication Critical patent/TW201834069A/zh
Application granted granted Critical
Publication of TWI798198B publication Critical patent/TWI798198B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

本發明提供一種使對外部輸出電信號之端子更微細化之半導體裝置及半導體裝置之製造方法。 本發明之半導體裝置具備：第1晶片，其係將第1基板及第1配線層積層而形成，且包含感測器元件；第2晶片，其係將第2基板及第2配線層積層而形成，且以上述第1配線層及上述第2配線層相互對向之方式與上述第1晶片貼合；及至少1個以上之貫通性導通孔，其等與上述第2配線層電連接，且藉由貫通上述第2基板而自與積層有上述第1晶片之面為相反側之上述第2晶片之面突出。

Description

半導體裝置及半導體裝置之製造方法
本發明係關於一種半導體裝置及半導體裝置之製造方法。
近年來，伴隨著各種半導體元件之小型化，搭載各種半導體元件之封裝之小型化亦進展。 例如，提出有藉由使封裝(即外包裝(package))之面積與半導體晶片之面積大致相同而得以更小型化之晶圓級晶片尺度封裝(Wafer Level Chip Scale Package：WLCSP)。 於此種WLCSP中，並不利用接合線等對形成於封裝外周之外部端子進行配線，而於半導體晶片之背面直接形成成為外部連接端子之凸塊構造。 例如，於下述專利文獻1中揭示有於半導體影像感測器中，藉由於裝置基板之正面形成像素陣列之後，於裝置基板之背面設置開口，而形成與像素陣列之配線層電連接之引出電極。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2010-199589號公報
[發明所欲解決之問題] 但是，於專利文獻1所揭示之技術中，當於裝置基板之背面設置開口時，須將設置於裝置基板內部之配線層與開口之位置對準，因而必須考慮到對位誤差而將開口形成得稍大。因此，於專利文獻1所記載之技術中，自裝置基板提取電信號之電極或端子之微細化存在極限。 因此，本發明中提出一種新穎且改良後之半導體裝置及半導體裝置之製造方法，該半導體裝置能夠將自搭載有各種半導體元件之晶片提取電信號之端子形成得更微細。 [解決問題之技術手段] 本發明提供一種半導體裝置，其具備：第1晶片，其係將第1基板及第1配線層積層而形成，且包含感測器元件；第2晶片，其係將第2基板及第2配線層積層而形成，且以上述第1配線層及上述第2配線層相互對向之方式與上述第1晶片貼合；及至少1個以上之貫通性導通孔，其等與上述第2配線層電連接，且藉由貫通上述第2基板而自與積層有上述第1晶片之面為相反側之上述第2晶片之面突出。 又，本發明提供一種半導體裝置之製造方法，其包含如下步驟：藉由將第1基板及第1配線層積層而形成包含感測器元件之第1晶片；藉由將第2基板及第2配線層積層而形成第2晶片；形成至少1個以上之貫通性導通孔，該等貫通性導通孔與上述第2配線層電連接且於上述第2基板之厚度方向上延伸；及以上述第1配線層及上述第2配線層相互對向之方式將上述第1晶片及上述第2晶片貼合。 根據本發明，可使用半導體元件之製造製程，於搭載半導體裝置之晶片預先形成外部連接用端子，故而能夠將自半導體裝置對外部輸出電信號之端子形成得更微細。 [發明之效果] 如以上所說明般，根據本發明，能夠將自搭載有各種元件之晶片提取電信號之端子形成得更微細。 再者，上述效果未必為限定性者，亦可與上述效果一併或者代替上述效果而發揮本說明書中所示之任一效果或根據本說明書可掌握之其他效果。
以下，一面參照隨附圖式，一面對本發明之較佳之實施形態詳細地進行說明。再者，於本說明書及圖式中，對具有實質上相同之功能構成之構成要素，藉由標註相同之符號而省略重複說明。 於本說明書中，為方便說明，在對半導體裝置300進行說明時(圖1、圖2、圖5～圖7、圖9～圖12)，將設置有第2基板210之側表述為下側。又，在僅對第1晶片100或第2晶片200進行說明時(圖3、圖4及圖8)，將設置有第1基板110或第2基板210之側表述為下側。 再者，按照以下順序進行說明。 1.半導體裝置之構成 2.半導體裝置之製造方法 2.1.第1製造方法 2.2.第2製造方法 3.總結 ＜1.半導體裝置之構成＞ 首先，參照圖1，對本發明之一實施形態之半導體裝置之構成進行說明。圖1係模式性表示將本發明之一實施形態之半導體裝置於厚度方向切斷之剖面之剖視圖。 如圖1所示，半導體裝置300係將設置有包含感測器元件之第1元件部121之第1晶片100與第2晶片200貼合而成之積層型半導體裝置。又，半導體裝置300中所含之感測器元件可為影像感測器等固體攝像元件。即，本實施形態之半導體裝置300既可為積層型固體攝像裝置，亦可特別為背面照射型固體攝像裝置。 (第1晶片100) 第1晶片100係至少包含感測器元件且於第1基板110之上積層第1配線層而成之半導體晶片，該第1配線層包含多層配線層123及層間絕緣膜140。 第1晶片100具備第1基板110、形成於第1基板110之第1元件部121、形成於第1基板110之表面之光學器件125、與第1元件部121電連接之多層配線層123、嵌埋多層配線層123之層間絕緣膜140及與多層配線層123電連接之連接端子130。再者，第1晶片100係以層間絕緣膜140與第2晶片200之層間絕緣膜240相互對向之方式與第2晶片200貼合。 第1基板110係供第1元件部121形成之基板。具體而言，第1基板110可為容易形成半導體元件之半導體基板。例如，第1基板110可為矽(Si)基板、鍺(Ge)基板或矽-鍺(SiGe)基板等半導體基板。 第1元件部121係由半導體元件構成，執行半導體裝置300所具備之主要功能。具體而言，第1元件部121可由各種二極體及各種電晶體等半導體元件構成。又，第1元件部121至少包含感測器元件。感測器元件例如可為CMOS(Complementary Metal-Oxide-Semiconductor，互補金屬氧化物半導體)影像感測器、CCD(Charge-Coupled Device，電荷耦合裝置)影像感測器或光電二極體。進而，第1元件部121亦可包含對來自感測器元件之信號進行處理之信號處理電路或控制電路等積體電路。 光學器件125係於第1元件部121中所含之感測器元件為影像感測器等之情形時設置。具體而言，光學器件125設於設置有第1元件部121之區域上之第1基板110之一面，對朝向第1元件部121中所含之感測器元件之入射光進行光學控制。 例如，光學器件125亦可包含使向感測器元件之入射光聚集之微透鏡、對朝向感測器元件之入射光進行色彩分離之彩色濾光片、防止光入射至感測器元件以外之像素分離膜或遮光膜、以及保護其等之保護層等。藉由設置光學器件125，可使半導體裝置300之解像度及色彩解析度等作為固體攝像裝置之性能提高。 多層配線層123設置於第1基板110之與設有光學器件125之一面為相反側之另一面。具體而言，多層配線層123係藉由將設於同一層之配線與將設於不同層之配線彼此電連接之導通孔於第1基板110中遍及複數層積層而形成。又，多層配線層123與第1元件部121電連接，自第1元件部121提取電信號。例如，多層配線層123可自第1元件部121提取藉由第1元件部121中所含之感測器元件(例如CMOS影像感測器)對入射光進行光電轉換而產生之電信號。多層配線層123例如可由作為導電體之鋁、銅或銀等金屬、或者該等金屬之合金或矽化物形成。 層間絕緣膜140設置於第1基板110之與設有光學器件125之一面為相反側之另一面，藉由嵌埋多層配線層123而將多層配線層123之各層電絕緣。具體而言，層間絕緣膜140係藉由針對每層嵌埋多層配線層123之配線及導通孔之各者，而將設置於多層配線層123之各層之配線電絕緣。又，層間絕緣膜140亦能夠使第1晶片100之機械強度提高。層間絕緣膜140例如可由氧化矽、氮化矽或氮氧化矽等矽化合物、旋塗玻璃或矽酸鹽玻璃等無機玻璃、或者聚醯亞胺或聚醯胺等有機化合物等形成。 連接端子130自層間絕緣膜140突出設置，形成用以於第1晶片100與第2晶片200之間進行電信號之輸入輸出之介面。具體而言，連接端子130與多層配線層123電連接，經由多層配線層123將來自第1元件部121之電信號向第1晶片100之外部提取。又，連接端子130係以金屬-金屬鍵等與第2晶片200之連接端子230電連接，將來自第1元件部121之電信號向第2晶片200輸出。連接端子130例如可由作為導電體之鋁、銅、銀、金或鉑等金屬、或者該等金屬之合金而形成。 再者，連接端子130可針對多層配線層123之同一條信號線設置複數個。藉由針對同一條信號線設置複數個連接端子130，即便於任一連接端子130產生連接不良之情形時，亦可利用其他連接端子130將電信號向第2晶片200輸出。於此種情形時，可提高連接端子130與連接端子230之電連接之可靠性。 (第2晶片200) 第2晶片200係將包含多層配線層223及層間絕緣膜240之第2配線層積層於第2基板210之上而形成之半導體晶片。 第2晶片200具備第2基板210、形成於第2基板210之第2元件部221、與第2元件部221電連接之多層配線層223、嵌埋多層配線層223之層間絕緣膜240、貫通第2基板210之複數個貫通性導通孔250、以及與多層配線層223電連接之連接端子230。再者，第2晶片200係以層間絕緣膜240與第1晶片100之層間絕緣膜140相互對向之方式與第1晶片100貼合。 第2基板210係供成為半導體裝置300之外部連接端子之貫通性導通孔250形成之基板。具體而言，第2基板210可為容易形成半導體元件之半導體基板。例如，第2基板210可為矽(Si)基板、鍺(Ge)基板、或矽-鍺(SiGe)基板等半導體基板。再者，第2基板210既可由與第1基板110相同之材料形成，亦可由與第1基板110不同之材料形成。 第2元件部221係由半導體元件構成之元件或電路。例如，第2元件部221可為與第1元件部121電連接之主動元件。更具體而言，第2元件部221可為控制第1元件部121之MPU(Micro Processing Unit，微處理單元)等運算處理電路，亦可為記憶來自第1元件部121之電信號之DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)等記憶元件等。再者，第2元件部221為任意構成，亦可根據半導體裝置300之構成或半導體裝置300所執行之功能而不設置。 多層配線層223設置於第2基板210之與第1晶片100相互對向之面。具體而言，多層配線層223係藉由將設於同一層之配線與電連接設於不同層之配線彼此之導通孔於第2基板210中遍及複數層積層而形成。又，多層配線層223經由連接端子230而與第1晶片100之多層配線層123電連接，接收自第1晶片100輸出之電信號。具體而言，多層配線層223可自第1晶片100之第1元件部121接收電信號，並將所接收到之電信號輸出至第2元件部221或半導體裝置300之外部。多層配線層223能夠由作為導電體之鋁、銅或銀等金屬、或者該等金屬之合金或矽化物而形成。再者，多層配線層223既可由與多層配線層123相同之材料形成，亦可由與多層配線層123不同之材料形成。 層間絕緣膜240設置於第2基板210之與第1晶片100相互對向之面，且藉由嵌埋多層配線層223而將多層配線層223之各層電絕緣。具體而言，層間絕緣膜240係藉由針對每層嵌埋多層配線層223之配線及導通孔之各者，而將設置於多層配線層223之各層之配線電絕緣。又，層間絕緣膜240亦能夠使第2晶片200之機械強度提高。層間絕緣膜240例如可由氧化矽、氮化矽或氮氧化矽等矽化合物、旋塗玻璃或矽酸鹽玻璃等無機玻璃、或者聚醯亞胺或聚醯胺等有機化合物等而形成。又，層間絕緣膜240既可由與層間絕緣膜140相同之材料形成，亦可由與層間絕緣膜140不同之材料形成。 連接端子230係於與連接端子130對應之位置自層間絕緣膜240突出設置，形成用以於第1晶片100與第2晶片200之間進行電信號之輸入輸出之介面。具體而言，連接端子230藉由以金屬-金屬鍵等與第1晶片100之連接端子130電連接，而接收來自第1元件部121之電信號，並將所接收到之電信號輸出至電連接之多層配線層223。 連接端子230例如可由作為導電體之鋁、銅、銀、金或鉑等金屬、或者該等金屬之合金而形成。連接端子230亦可由與連接端子130不同之材料形成，但為了容易地形成連接端子230及連接端子130之間的金屬-金屬鍵，連接端子230較佳為由與連接端子130相同之材料形成。 貫通性導通孔250與多層配線層223電連接，貫通第2基板210而設置。具體而言，貫通性導通孔250可形成為導通孔內部被金屬等填充之填充導通孔。藉由形成為填充導通孔，貫通性導通孔250可使導通路徑之截面面積增加，故可於半導體裝置300之安裝時提高導通性。關於貫通性導通孔250之具體構造，參照圖2於下文敍述。 又，貫通性導通孔250亦能以第2基板210之與層間絕緣膜240相接之第1面的截面面積與位於第1面之相反側之第2面的截面面積相同或更大之方式形成。即，於將層間絕緣膜240積層於第2基板210之方向視為上方向之情形時，貫通性導通孔250亦能以具有倒錐形狀或長方形狀之剖面形狀之方式(換言之，以不具有正錐形狀之剖面形狀之方式)形成。 此種貫通性導通孔250可藉由於在第2基板210形成第2配線層(即多層配線層223及層間絕緣膜240)之前，將第2基板210開口並利用金屬等填充該開口而形成。如此，藉由預先於第2基板210形成貫通性導通孔250，貫通性導通孔250能以較高之精度與多層配線層223連接。此種情形時，無須考慮貫通性導通孔250與多層配線層223之對位誤差，故能以更微細之配置及形狀形成，且能夠使其與多層配線層223之連接精度提高。 又，藉由將此種形狀之貫通性導通孔250形成為填充導通孔，而可減小形成於第2基板210之開口之面積，故可提高第2晶片200之機械強度。 進而，貫通性導通孔250係自第2基板210突出而形成，故可用作半導體裝置300安裝於印刷配線基板時與外部之連接構造(所謂之凸塊等)。因此，本實施形態之半導體裝置300可省略另外形成凸塊之步驟，故可提高半導體裝置300之生產性。再者，貫通性導通孔250自第2基板210之突出量例如可為1 μm～9 μm左右。 又，藉由將貫通性導通孔250用作凸塊，亦可省略貫通性導通孔250至凸塊之配線引繞等。藉此，可減少設置於半導體裝置300之供與外部之連接構造形成之面上的配線或構造物，故可更靈活地進行貫通性導通孔250之配置。例如，亦能夠遍及半導體裝置300之整面以微間距均等地配置貫通性導通孔250。 再者，貫通性導通孔250亦可針對多層配線層223之同一條信號線設置複數個。藉由針對同一條信號線設置複數個貫通性導通孔250，即便於任一貫通性導通孔250產生連接不良之情形時，亦可利用其他貫通性導通孔250將電信號輸出至外部。因此，於此種情形時，貫通性導通孔250可提高半導體裝置300之電連接之可靠性。 繼而，參照圖2，對本實施形態之半導體裝置300中所形成之貫通性導通孔250之更具體的構造進行說明。圖2係將圖1之包含貫通性導通孔250之區域via放大之剖視圖。 如圖2所示，於貫通性導通孔250之表面設置障壁金屬層251，於貫通性導通孔250與第2基板210之間設置絕緣層241。 障壁金屬層251係作為障壁發揮功能以便於貫通性導通孔250之形成時貫通性導通孔250之材質不會擴散至第2基板210中之層。障壁金屬層251係藉由於形成貫通性導通孔250之前設置於要形成貫通性導通孔250之開口，而存在於貫通性導通孔250之表面。障壁金屬層251係由金屬材料形成，該金屬材料不會與貫通性導通孔250及第2基板210之材質發生反應，且與貫通性導通孔250及第2基板210之材質之密接性較高。障壁金屬層251例如亦可由鎢、鈦或鉭等金屬、或者該等金屬之合金或氮化物而形成。 根據障壁金屬層251，可抑制貫通性導通孔250之材質擴散至第2基板210，故可於貫通性導通孔250與第2基板210之間提高電絕緣性。 絕緣層241設置於包含障壁金屬層251之貫通性導通孔250與第2基板210之間，從而將貫通性導通孔250與第2基板210電絕緣。因此，根據絕緣層241，可提高貫通性導通孔250與第2基板210之電絕緣性，故可防止電流自貫通性導通孔250洩漏至第2基板210。 此處，絕緣層241較佳為由以高溫製程產生之電絕緣性較高之絕緣物形成。以高溫製程產生之絕緣物因絕緣物中之原子鍵牢固且絕緣物之密度增加，故電絕緣性更高。因此，藉由使絕緣層241由以高溫製程產生之絕緣物形成，而可更加提高貫通性導通孔250與第2基板210之電絕緣性。 此種絕緣層241例如能夠由藉由將第2基板210熱氧化而形成之氧化物、或利用高溫CVD(Chemical Vapor deposition，化學氣相沈積)蒸鍍而成之氧化矽、氮化矽或氮氧化矽等矽化合物而形成。 但是，於本實施形態之半導體裝置300中，第1元件部121中包含感測器元件。感測器元件不耐熱，因此，於半導體裝置300之製造步驟中，當感測器元件被暴露於高溫下時，感測器元件之特性及可靠性下降，有時可能會導致感測器元件發生故障。因此，於形成有感測器元件之後之半導體裝置300中，難以利用高溫製程成膜絕緣物，故於在形成有感測器元件之後在半導體裝置300形成絕緣層241之情形時，會導致絕緣層241之電絕緣性變低。 於本實施形態之半導體裝置300中，由於預先在第2基板210形成貫通性導通孔250，因此，可利用由高溫製程產生之絕緣物形成貫通性導通孔250與第2基板210之間的絕緣層241。因此，本實施形態之半導體裝置300可更加提高貫通性導通孔250與第2基板210之間的電絕緣性。 又，於本實施形態之半導體裝置300中，藉由利用由高溫製程產生之絕緣物形成與第2基板210之間的絕緣層241，與其他製程相比，可使絕緣層241之膜厚均勻。此種情形時，絕緣層241中不易產生局部之電場集中，因此，能夠抑制半導體裝置300產生因局部之電場集中導致之絕緣破壞或漏電流。 進而，於本實施形態之半導體裝置300中，由於預先在第2基板210形成貫通性導通孔250，故可於半導體裝置300之任意位置形成與外部之連接構造。藉此，半導體裝置300能夠更靈活地變更與外部之連接構造之數量及配置。 ＜2.半導體裝置之製造方法＞ (2.1.第1製造方法) 此處，參照圖3～圖7，對本實施形態之半導體裝置之第1製造方法進行說明。圖3～圖7係說明本實施形態之半導體裝置之第1製造方法之各步驟的剖視圖。 首先，如圖3所示，準備第1晶片100。 具體而言，使用半導體製造製程，於作為矽基板之第1基板110形成第1元件部121。其後，使用CVD、濺鍍及鍍覆法等在形成有第1元件部121之第1基板110之上形成多層配線層123及層間絕緣膜140。又，於最上層之多層配線層123之上進而形成連接端子130。藉此，形成第1晶片100。再者，多層配線層123及連接端子130能夠由銅等形成。又，層間絕緣膜140能夠由氧化矽或氮化矽等形成。 繼而，如圖4所示，準備第2晶片200。 具體而言，使用半導體製造製程，於作為矽基板之第2基板210形成第2元件部221。繼而，於第2基板210之上形成層間絕緣膜240中之1層，然後進行蝕刻，由此於第2基板210形成用以形成貫通性導通孔250之開口。 此時形成之開口之配置成為半導體裝置300之外部連接端子之配置。因此，開口亦能以如下配置形成，即，避開形成有第2元件部221之區域，並且與安裝半導體裝置300之印刷配線基板之端子之位置相對應。又，第2基板210之開口亦可利用各向同性蝕刻而形成。藉由使用各向同性蝕刻，設置於第2基板210之開口以柱狀形狀或倒錐形狀形成於第2基板210。 繼而，於形成於第2基板210之開口之內部形成絕緣層241。為使電絕緣性更高，絕緣層241利用高溫之半導體製造製程形成。例如，絕緣層241亦可藉由第2基板210之熱氧化、或氧化矽之成膜而形成。 繼而，使用濺鍍於第2基板210之整面均勻地形成障壁金屬層251，然後於障壁金屬層251之上使用濺鍍形成包含銅之晶種層。進而，藉由利用電解電鍍使晶種層成長，而由銅填充形成於第2基板210之開口，從而形成貫通性導通孔250。其後，藉由CMP(Chemical Mechanical Polish，化學機械拋光)等去除形成於第2基板210表面之障壁金屬層及晶種層。藉此，可將貫通性導通孔250形成為填充導通孔。 進而，使用CVD、濺鍍及鍍覆法等在形成有貫通性導通孔250之第2基板210之上形成多層配線層223及層間絕緣膜240之其餘部分。又，於最上層之多層配線層223之上進而形成連接端子230。藉此，形成第2晶片200。再者，多層配線層223及連接端子230能夠由銅等形成。又，層間絕緣膜240能夠由氧化矽或氮化矽等形成。 繼而，如圖5所示，將第2晶片200貼合於第1晶片100。 具體而言，以層間絕緣膜140及層間絕緣膜240相互對向之方式將第1晶片100及第2晶片200貼合。此時，藉由應用半導體製造製程中之晶圓之對準技術，能夠將連接端子130及連接端子230之對位誤差控制為未達數μm。藉此，連接端子130及連接端子230以金屬-金屬鍵而相互電連接。 繼而，如圖6所示，藉由背面研磨使第2基板210薄膜化之後，於第2基板210之一面黏貼保護帶310。 具體而言，藉由背面研磨自與第1晶片100貼合之面之相反側之面側使第2基板210薄膜化，之後進行鏡面處理，由此使形成於第2基板210之內部之貫通性導通孔250露出。此時，貫通性導通孔250較第2基板210硬而不易被切削，因此第2基板210較貫通性導通孔250更多地被切削。藉此，貫通性導通孔250以自第2基板210突出之方式露出。再者，貫通性導通孔250自第2基板210之突出量例如亦可為1 μm～9 μm。 其後，為了保護第2基板210及貫通性導通孔250，於被實施了背面研磨之面黏貼保護帶310。保護帶310例如可由樹脂等形成，該樹脂具備可耐受半導體裝置300之製造製程之程度的機械強度及耐熱性。又，保護帶310於形成半導體裝置300之後要被去除，故較佳為以例如能夠剝離之方式設置。 進而，如圖7所示，藉由背面研磨使第1基板110薄膜化之後，於第1基板110之一面形成光學器件125。 具體而言，藉由背面研磨自與第2晶片200貼合之面之相反側之面側使第1基板110薄膜化之後，進行鏡面處理。其後，以與第1元件部121中所含之感測器元件對應之方式，於第1基板110之上形成包含像素分離膜、遮光膜、彩色濾光片、微透鏡及保護膜之光學器件125。 其後，去除保護帶310，由此形成如圖1所示之本實施形態之半導體裝置300。 再者，於上述製造方法中，亦可使用不具備第2元件部221之第2晶片200A。參照圖8及圖9對此種情形進行說明。圖8係表示不具備第2元件部221之第2晶片200A之剖視圖。又，圖9係表示將圖8所示之第2晶片200A與第1晶片100貼合之構成之剖視圖。 如圖8所示，亦可準備不具備第2元件部221之第2晶片200A。 具體而言，於作為矽基板之第2基板210之上形成層間絕緣膜240中之1層，之後進行蝕刻，由此於第2基板210形成用以形成貫通性導通孔250之開口。此時，由於在第2基板210尚未形成第2元件部221，故所要形成之開口之位置可僅考慮安裝半導體裝置300之印刷配線基板之端子之配置而決定。 繼而，於形成於第2基板210之開口之內部形成絕緣層241。此處，為使電絕緣性更高，絕緣層241藉由第2基板210之熱氧化、或氧化矽之成膜等高溫製程而形成。 繼而，使用濺鍍於第2基板210之整面均勻地形成障壁金屬層251，之後於障壁金屬層251之上使用濺鍍形成包含銅之晶種層。進而，藉由利用電解電鍍使晶種層成長，而由銅填充形成於第2基板210之開口，從而形成貫通性導通孔250。其後，藉由CMP等去除形成於第2基板210之表面之障壁金屬層及晶種層。 進而，使用CVD、濺鍍及鍍覆法等於形成有貫通性導通孔250之第2基板210之上形成多層配線層223及層間絕緣膜240之其餘部分。又，於最上層之多層配線層223之上進而形成連接端子230。藉此，形成不具備第2元件部221之第2晶片200A。再者，多層配線層223及連接端子230能夠由銅等形成。又，層間絕緣膜240能夠由氧化矽或氮化矽等形成。 進而，如圖9所示，亦可將第1晶片100貼合於不具備第2元件部221之第2晶片200A。 具體而言，可以層間絕緣膜140及層間絕緣膜240相互對向之方式將第1晶片100及第2晶片200A貼合。此時，藉由使用半導體製造製程中之晶圓之對準技術控制連接端子130及連接端子230之位置，而可使連接端子130及連接端子230以相互電連接之方式金屬-金屬鍵結。 以下，藉由經由參照圖6及圖7所說明之步驟，即便於使用不具備第2元件部221之第2晶片200A之情形時，亦可同樣地製造本實施形態之半導體裝置300。 (2.2.第2製造方法) 繼而，參照圖10～圖12對本實施形態之半導體裝置之第2製造方法進行說明。圖10～圖12係說明本實施形態之半導體裝置之第2製造方法之各步驟的剖視圖。 第2製造方法與第1製造方法不同，係以能夠直接安裝於印刷配線基板之WLCSP之形式形成半導體裝置300之方法。 關於準備第1晶片100及第2晶片200且將第2晶片200貼合於第1晶片100之前的步驟，與參照圖3～圖5所說明相同，故省略此處之說明。 繼而，如圖10所示，藉由背面研磨使第1基板110薄膜化，之後於第1基板110之一面形成光學器件125。 具體而言，藉由背面研磨自與第2晶片200貼合之面之相反側之面側使第1基板110薄膜化之後，進行鏡面處理。其後，以與第1元件部121中所含之感測器元件對應之方式，於第1基板110之上形成包含像素分離膜、遮光膜、彩色濾光片、微透鏡及保護膜之光學器件125。 繼而，如圖11所示，於第1基板110之上形成樹脂層320及保護玻璃330，進而黏貼保護帶310。 具體而言，於第1基板110之形成有光學器件125之面上，藉由塗佈有機樹脂而形成樹脂層320之後，貼附與第1基板110相同之平面形狀之保護玻璃330。再者，關於形成樹脂層320之有機樹脂、及構成保護玻璃330之玻璃，為了不對入射至感測器元件之光造成影響，較佳為均使用透光性較高之材料。進而，於保護玻璃330之上黏貼保護帶310。保護帶310於後段之使第2基板210薄膜化之步驟中發揮對保護玻璃330進行保護之作用。 繼而，如圖12所示，藉由背面研磨使第2基板210薄膜化，使貫通性導通孔250露出。 具體而言，藉由背面研磨自與第1晶片100貼合之面為相反側之面側使第2基板210薄膜化，之後進行鏡面處理，由此使形成於第2基板210之內部之貫通性導通孔250露出。此時，貫通性導通孔250較第2基板210硬而不易被切削，故第2基板210較貫通性導通孔250更多地被切削。因此，貫通性導通孔250以自第2基板210突出之方式露出。其後，去除保護帶310，由此形成本實施形態之半導體裝置300。 由第2製造方法製造出之半導體裝置300能夠於藉由切晶被切斷成個別之晶片之後直接安裝於印刷配線基板等。 ＜3.總結＞ 如以上所說明般，根據本實施形態之半導體裝置300，藉由預先於第2基板210形成貫通性導通孔250，而可提高多層配線層223與貫通性導通孔250之定位精度。因此，半導體裝置300可縮小針對貫通性導通孔250之對位誤差之裕度，故可使貫通性導通孔250更微細化。 又，根據本實施形態之半導體裝置300，可於將具備不耐熱之感測器元件之第1晶片100貼合於第2晶片200之前，在第2晶片200形成貫通性導通孔250。藉此，可利用高溫製程形成設置於貫通性導通孔250與第2基板210之間的絕緣層241，因此可提高貫通性導通孔250與第2基板210之電絕緣性。 進而，根據本實施形態之半導體裝置300，可將貫通性導通孔250以柱形狀或倒錐形狀形成為填充導通孔，因此可提高貫通性導通孔250之導電性，並且可提高半導體裝置300之機械強度。 以上，一面參照隨附圖式一面對本發明之較佳之實施形態詳細地進行了說明，但本發明之技術範圍並不限定於上述例。應當明確的是，只要為具有本發明之技術領域中之通常之知識之人員，則能夠於申請專利範圍所記載之技術思想之範疇內想到各種變更例或修正例，且應當明白該等變更例或修正例當然亦屬於本發明之技術範圍內。 又，本說明書中所記載之效果僅為說明性或例示性者，而並不限定。即，本發明相關之技術可與上述效果一併或者代替上述效果而發揮業者根據本說明書之記載而明確之其他效果。 再者，如下之構成亦屬於本發明之技術範圍。 (1)一種半導體裝置，其具備： 第1晶片，其係將第1基板及第1配線層積層而形成，且包含感測器元件； 第2晶片，其係將第2基板及第2配線層積層而形成，且以上述第1配線層及上述第2配線層相互對向之方式與上述第1晶片貼合；及 至少1個以上之貫通性導通孔，其等與上述第2配線層電連接，且藉由貫通上述第2基板而自與積層有上述第1晶片之面為相反側之上述第2晶片之面突出。 (2)如上述(1)之半導體裝置，其中上述貫通性導通孔係導通孔內部被填充之填充導通孔。 (3)如上述(2)之半導體裝置，其中上述第2基板之積層有上述第2配線層之一面的上述貫通性導通孔之截面面積與上述一面之相反側之上述第2基板之另一面的上述貫通性導通孔之截面面積相同或更大。 (4)如上述(1)至(3)中任一項之半導體裝置，其中上述貫通性導通孔針對設置於上述第2配線層之每條信號線設置有1個或複數個。 (5)如上述(1)至(4)中任一項之半導體裝置，其中於上述貫通性導通孔與上述第2基板之間設置有絕緣層。 (6)如上述(5)之半導體裝置，其中於與上述絕緣層相接之上述貫通性導通孔之表面設置有障壁金屬層。 (7)如上述(1)至(6)中任一項之半導體裝置，其中上述第1配線層及上述第2配線層彼此經由自晶片面突出之連接端子而電連接。 (8)如上述(1)至(7)中任一項之半導體裝置，其中上述第2晶片包含與上述感測器元件電連接之主動電路。 (9)如上述(1)至(8)中任一項之半導體裝置，其中上述感測器元件係影像感測器。 (10)一種半導體裝置之製造方法，其包含如下步驟： 藉由將第1基板及第1配線層積層，而形成包含感測器元件之第1晶片； 藉由將第2基板及第2配線層積層，而形成第2晶片； 形成至少1個以上之貫通性導通孔，該等貫通性導通孔與上述第2配線層電連接且於上述第2基板之厚度方向上延伸；及 以上述第1配線層及上述第2配線層相互對向之方式將上述第1晶片及上述第2晶片貼合。 (11)如上述(10)之半導體裝置之製造方法，其進而包含如下步驟：於將上述第1晶片及上述第2晶片貼合之後，對與積層有上述第1晶片之面為相反側之上述第2晶片之面進行研磨，由此使上述貫通性導通孔露出。
100‧‧‧第1晶片
110‧‧‧第1基板
121‧‧‧第1元件部
123‧‧‧多層配線層
125‧‧‧光學器件
130‧‧‧連接端子
140‧‧‧層間絕緣膜
200‧‧‧第2晶片
200A‧‧‧第2晶片
210‧‧‧第2基板
221‧‧‧第2元件部
223‧‧‧多層配線層
230‧‧‧連接端子
240‧‧‧層間絕緣膜
241‧‧‧絕緣層
250‧‧‧貫通性導通孔
251‧‧‧障壁金屬層
300‧‧‧半導體裝置
310‧‧‧保護帶
320‧‧‧樹脂層
330‧‧‧保護玻璃
via‧‧‧區域
圖1係模式性表示將本發明之一實施形態之半導體裝置於厚度方向切斷之剖面之剖視圖。 圖2係將圖1之包含貫通性導通孔之區域放大之剖視圖。 圖3係說明該實施形態之半導體裝置之第1製造方法之一步驟的剖視圖。 圖4係說明該實施形態之半導體裝置之第1製造方法之一步驟的剖視圖。 圖5係說明該實施形態之半導體裝置之第1製造方法之一步驟的剖視圖。 圖6係說明該實施形態之半導體裝置之第1製造方法之一步驟的剖視圖。 圖7係說明該實施形態之半導體裝置之第1製造方法之一步驟的剖視圖。 圖8係表示不具備第2元件部之第2晶片之剖視圖。 圖9係表示將圖8所示之第2晶片與第1晶片貼合之構成之剖視圖。 圖10係說明該實施形態之半導體裝置之第2製造方法之一步驟的剖視圖。 圖11係說明該實施形態之半導體裝置之第2製造方法之一步驟的剖視圖。 圖12係說明該實施形態之半導體裝置之第2製造方法之一步驟的剖視圖。

Claims (11)

  1. 一種半導體裝置，其具備： 第1晶片，其係將第1基板及第1配線層積層而形成，且包含感測器元件， 第2晶片，其係將第2基板及第2配線層積層而形成，且以上述第1配線層及上述第2配線層相互對向之方式與上述第1晶片貼合；及 至少1個以上之貫通性導通孔，其等與上述第2配線層電連接，且藉由貫通上述第2基板而自與積層有上述第1晶片之面為相反側之上述第2晶片之面突出。
  2. 如請求項1之半導體裝置，其中上述貫通性導通孔係導通孔內部被填充之填充導通孔。
  3. 如請求項2之半導體裝置，其中上述第2基板之積層有上述第2配線層之一面中的上述貫通性導通孔之截面面積與位於上述一面之相反側之上述第2基板之另一面中的上述貫通性導通孔之截面面積相同或更大。
  4. 如請求項1之半導體裝置，其中上述貫通性導通孔針對設置於上述第2配線層之每條信號線設置有1個或複數個。
  5. 如請求項1之半導體裝置，其中於上述貫通性導通孔與上述第2基板之間設置有絕緣層。
  6. 如請求項5之半導體裝置，其中於與上述絕緣層相接之上述貫通性導通孔之表面設置有障壁金屬層。
  7. 如請求項1之半導體裝置，其中上述第1配線層及上述第2配線層彼此經由自晶片面突出之連接端子而電連接。
  8. 如請求項1之半導體裝置，其中上述第2晶片包含與上述感測器元件電連接之主動電路。
  9. 如請求項1之半導體裝置，其中上述感測器元件係影像感測器。
  10. 一種半導體裝置之製造方法，其包含如下步驟： 藉由將第1基板及第1配線層積層，而形成包含感測器元件之第1晶片； 藉由將第2基板及第2配線層積層，而形成第2晶片； 形成至少1個以上之貫通性導通孔，該等貫通性導通孔與上述第2配線層電連接且於上述第2基板之厚度方向上延伸；及 以上述第1配線層及上述第2配線層相互對向之方式將上述第1晶片及上述第2晶片貼合。
  11. 如請求項10之半導體裝置之製造方法，其進而包含如下步驟：於將上述第1晶片及上述第2晶片貼合之後，對與積層有上述第1晶片之面為相反側之上述第2晶片之面進行研磨，由此使上述貫通性導通孔露出。
TW107103561A 2017-02-09 2018-02-01 半導體裝置及半導體裝置之製造方法 TWI798198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-021853 2017-02-09
JP2017021853A JP2018129412A (ja) 2017-02-09 2017-02-09 半導体装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201834069A true TW201834069A (zh) 2018-09-16
TWI798198B TWI798198B (zh) 2023-04-11

Family

ID=63107407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103561A TWI798198B (zh) 2017-02-09 2018-02-01 半導體裝置及半導體裝置之製造方法

Country Status (6)

Country Link
US (1) US20190386053A1 (zh)
JP (1) JP2018129412A (zh)
KR (1) KR102490636B1 (zh)
CN (1) CN110235253A (zh)
TW (1) TWI798198B (zh)
WO (1) WO2018146965A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742374B2 (en) 2018-10-05 2023-08-29 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and imaging element

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538843B2 (en) * 2018-04-09 2022-12-27 Sony Semiconductor Solutions Corporation Imaging unit, method for manufacturing the same, and electronic apparatus
US11171076B2 (en) 2018-10-10 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Compute-in-memory packages and methods forming the same
DE102019121087A1 (de) * 2018-10-10 2020-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Computing-in-memory-packages und verfahren zu deren herstellung
KR20230104598A (ko) * 2020-11-09 2023-07-10 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치, 촬상 장치의 제조 방법 및 전자 기기
CN113594117B (zh) * 2021-07-28 2024-04-09 联合微电子中心有限责任公司 半导体器件及其制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130603A (ja) * 2006-11-16 2008-06-05 Toshiba Corp イメージセンサ用ウェハレベルパッケージ及びその製造方法
JP4415984B2 (ja) * 2006-12-06 2010-02-17 ソニー株式会社 半導体装置の製造方法
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5517800B2 (ja) * 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
US8314498B2 (en) * 2010-09-10 2012-11-20 Aptina Imaging Corporation Isolated bond pad with conductive via interconnect
US8742535B2 (en) * 2010-12-16 2014-06-03 Lsi Corporation Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
TWI540710B (zh) * 2012-06-22 2016-07-01 Sony Corp A semiconductor device, a method for manufacturing a semiconductor device, and an electronic device
JP6126593B2 (ja) * 2012-06-29 2017-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP2014072294A (ja) * 2012-09-28 2014-04-21 Canon Inc 光電変換装置および半導体装置の製造方法
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
KR101395235B1 (ko) * 2013-10-31 2014-05-16 (주)실리콘화일 배면광 포토다이오드를 이용한 이미지 센서 및 그 제조방법
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2015170702A (ja) * 2014-03-06 2015-09-28 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102180102B1 (ko) * 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법
JP2016018879A (ja) * 2014-07-08 2016-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US10020336B2 (en) * 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
EP3468169B1 (en) * 2016-05-31 2020-08-26 Sony Semiconductor Solutions Corporation Image capturing device, image capturing method, camera module, and electronic device
US9899443B2 (en) * 2016-07-22 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor (CIS) package with an image buffer
KR102635858B1 (ko) * 2017-01-05 2024-02-15 삼성전자주식회사 이미지 센서
US9859312B1 (en) * 2017-02-08 2018-01-02 Omnivision Technologies, Inc. Feedback capacitor formed by bonding-via in pixel level bond
WO2018186197A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR102421726B1 (ko) * 2017-09-25 2022-07-15 삼성전자주식회사 이미지 센서
KR102542614B1 (ko) * 2017-10-30 2023-06-15 삼성전자주식회사 이미지 센서
KR102483548B1 (ko) * 2017-10-31 2023-01-02 삼성전자주식회사 이미지 센싱 장치
KR102427639B1 (ko) * 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742374B2 (en) 2018-10-05 2023-08-29 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and imaging element

Also Published As

Publication number Publication date
KR102490636B1 (ko) 2023-01-20
JP2018129412A (ja) 2018-08-16
WO2018146965A1 (ja) 2018-08-16
CN110235253A (zh) 2019-09-13
TWI798198B (zh) 2023-04-11
US20190386053A1 (en) 2019-12-19
KR20190116288A (ko) 2019-10-14

Similar Documents

Publication Publication Date Title
TWI798198B (zh) 半導體裝置及半導體裝置之製造方法
US10431546B2 (en) Manufacturing method for semiconductor device and semiconductor device
JP5618348B2 (ja) 半導体イメージセンサ装置及びその製造方法
JP6041607B2 (ja) 半導体装置の製造方法
JP6031765B2 (ja) 半導体装置、電子機器、及び、半導体装置の製造方法
TWI427700B (zh) 三維積層構造之半導體裝置之製造方法
US20170256496A1 (en) Chip package and method for forming the same
JP6140965B2 (ja) 半導体装置およびその製造方法
JP4987928B2 (ja) 半導体装置の製造方法
KR20110107747A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기
JP2011009645A (ja) 半導体装置及びその製造方法
TW201508882A (zh) 電子元件封裝體及其製造方法
TWI595612B (zh) 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法
JP2014072294A (ja) 光電変換装置および半導体装置の製造方法
JP2010199602A (ja) 固体撮像素子及びその製造方法
US20140021596A1 (en) Wafer-level device packaging
JP2009283503A (ja) 半導体装置及びその製造方法
JP6905040B2 (ja) 半導体デバイスの製造方法
JP6385515B2 (ja) 半導体装置およびその製造方法
WO2021162127A1 (ja) 半導体装置および半導体装置の製造方法
JP6632670B2 (ja) 半導体装置およびその製造方法
JP2020129688A (ja) 撮像装置
KR20100073786A (ko) 이미지센서 및 그 제조방법