JPWO2016125264A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2016125264A1
JPWO2016125264A1 JP2016572989A JP2016572989A JPWO2016125264A1 JP WO2016125264 A1 JPWO2016125264 A1 JP WO2016125264A1 JP 2016572989 A JP2016572989 A JP 2016572989A JP 2016572989 A JP2016572989 A JP 2016572989A JP WO2016125264 A1 JPWO2016125264 A1 JP WO2016125264A1
Authority
JP
Japan
Prior art keywords
dummy
bonding
electrode
pad
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016572989A
Other languages
English (en)
Other versions
JP6470320B2 (ja
Inventor
直裕 高澤
直裕 高澤
芳隆 只木
芳隆 只木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of JPWO2016125264A1 publication Critical patent/JPWO2016125264A1/ja
Application granted granted Critical
Publication of JP6470320B2 publication Critical patent/JP6470320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60067—Aligning the bump connectors with the mounting substrate
    • H01L2021/6009—Aligning the bump connectors with the mounting substrate involving guiding structures, e.g. structures that are left at least partly in the bonded product, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体装置は、第１の基板と、第２の基板と、接合電極と、ダミー電極とを有する。前記第１の基板は、第１の面と第１の配線とを有し、第１の半導体材料を含む。前記第２の基板は、第２の面と第２の配線とを有し、第２の半導体材料を含み、前記第１の面と前記第２の面とは対向する。前記接合電極は、前記第１の面と前記第２の面との間に配置され、前記第１の配線と前記第２の配線とに電気的に接続されている。前記ダミー電極は、前記第１の面と前記第２の面との間に配置され、前記第１の配線と前記第２の配線との少なくとも一方から電気的に絶縁されている。前記接合電極は、接合バンプと第１の接合パッドとを有する。前記ダミー電極は、ダミーバンプと第１のダミーパッドとを有する。

Description

本発明は、半導体装置に関する。
複数の基板を有し、複数の基板が電気的に接続された半導体装置が開示されている。この半導体装置では、複数の基板の間に配置された電極により複数の基板が接続される。複数の基板が接合されるときに加わる荷重によって、電極の密度が低い領域で基板が変形する。つまり、基板がたわむ。
接合時の基板の変形を抑制するための構造が特許文献１に開示されている。図９は、特許文献１に開示された構造と同様の構造を有する半導体装置１０００ａの構成を示している。
図９では半導体装置１０００ａの断面が示されている。図９に示すように、半導体装置１０００ａは、第１の基板６０と、第２の基板７０と、接合電極８０と、ダミー電極９０とを有する。第１の基板６０と第２の基板７０とは、接合電極８０とダミー電極９０とを介して積層されている。
接合電極８０とダミー電極９０とは、第１の基板６０と第２の基板７０との間に配置されている。接合電極８０は、第１の基板６０と第２の基板７０とに電気的に接続されている。ダミー電極９０は、第１の基板６０と第２の基板７０とから電気的に絶縁されている。接合電極８０の厚さ（高さ）とダミー電極９０の厚さ（高さ）とは、同一である。
接合電極８０は、接合金属８００と、第１のバンプ８０１と、第２のバンプ８０２とを有する。第１のバンプ８０１は、第２の基板７０と接触している。第２のバンプ８０２は、第１の基板６０と接触している。接合金属８００は、第１のバンプ８０１と第２のバンプ８０２とに接触している。
図９に示す半導体装置１０００ａでは、第１の基板６０と第２の基板７０とが接合されるとき、接合電極８０とダミー電極９０とが荷重を受ける。接合電極８０の密度が低い領域では、ダミー電極９０が配置されているため、接合電極８０とダミー電極９０とによって第１の基板６０と第２の基板７０とが支えられる。したがって、第１の基板６０と第２の基板７０との変形が抑制される。しかし、荷重が接合電極８０とダミー電極９０とに分散するため、接合電極８０に十分な荷重が加わらない場合がある。
接合電極８０が第１の基板６０と第２の基板７０とに十分に接続されるためには、荷重の増加が必要である。しかし、接合装置が荷重を発生する性能の向上には限界がある。
接合時に荷重の増加を抑制し、かつ、基板の変形を抑制するための構造が特許文献１に開示されている。図１０は、特許文献１に開示された構造と同様の構造を有する半導体装置１０００ｂの構成を示している。
図１０では半導体装置１０００ｂの断面が示されている。図１０に示すように、半導体装置１０００ｂは、第１の基板６０と、第２の基板７０と、接合電極８０と、ダミー電極９１とを有する。第１の基板６０と第２の基板７０とは、接合電極８０とダミー電極９１とを介して積層されている。
接合電極８０とダミー電極９１とは、第１の基板６０と第２の基板７０との間に配置されている。接合電極８０は、図９に示す接合電極８０と同一である。ダミー電極９１は、第１の基板６０と第２の基板７０とから電気的に絶縁されている。接合電極８０の厚さ（高さ）とダミー電極９１の厚さ（高さ）とは、同一である。
ダミー電極９１の形状は、ダミー電極９０の形状と異なる。ダミー電極９１の上部９１ａの幅は、ダミー電極９１の下部９１ｂの幅よりも小さい。つまり、ダミー電極９１の上部９１ａは、ダミー電極９１の下部９１ｂよりも細い。ダミー電極９１の上部９１ａが第１の基板６０と接触する面の面積Ｓ２１は、ダミー電極９０が第１の基板６０と接触する面の面積Ｓ２０よりも小さい。
図１０に示す半導体装置１０００ｂでは、第１の基板６０と第２の基板７０とが接合されるとき、接合電極８０とダミー電極９１とが荷重を受ける。接合電極８０の密度が低い領域では、ダミー電極９１が配置されているため、接合電極８０とダミー電極９１とによって第１の基板６０と第２の基板７０とが支えられる。したがって、第１の基板６０と第２の基板７０との変形が抑制される。また、ダミー電極９１の上部９１ａが細いため、より多くの荷重が接合電極８０に加わりやすい。このため、接合に必要な荷重の増加が抑制される。
日本国特開２０１４−７２４８７号公報
しかし、図１０に示す半導体装置１０００ｂでは、接合電極８０とダミー電極９１とは、異なる工程により形成される。つまり、図１０に示す半導体装置１０００ｂでは、ダミー電極９１を形成するための専用の工程が必要である。このため、製造工程が複雑である。この結果、製造コストが増加する。
本発明は、製造工程を簡素化することができる半導体装置を提供することを目的とする。
本発明の第１の態様によれば、半導体装置は、第１の基板と、第２の基板と、接合電極と、ダミー電極とを有する。前記第１の基板は、第１の面と第１の配線とを有し、第１の半導体材料を含む。前記第２の基板は、第２の面と第２の配線とを有し、第２の半導体材料を含む。前記第１の面と前記第２の面とは対向する。前記接合電極は、前記第１の面と前記第２の面との間に配置され、前記第１の配線と前記第２の配線とに電気的に接続されている。前記ダミー電極は、前記第１の面と前記第２の面との間に配置され、前記第１の配線と前記第２の配線との少なくとも一方から電気的に絶縁されている。前記接合電極は、接合バンプと、第１の接合パッドとを有する。前記第１の接合パッドは、第３の面と第４の面とを有する。前記第３の面は前記第１の面と前記第２の面との１つと接触し、かつ、前記第４の面は前記接合バンプと接触する。前記ダミー電極は、ダミーバンプと、第１のダミーパッドとを有する。前記第１のダミーパッドは、第５の面と第６の面とを有する。前記第５の面は前記第１の面と前記第２の面との１つと接触する。前記ダミーバンプの厚さは前記接合バンプの厚さと同一である。第１の条件と第２の条件との１つが満たされる。前記第１の条件では、前記第６の面は前記ダミーバンプと接触する。前記第１の条件では、前記第５の面の面積は前記第３の面の面積よりも小さい。前記第１の条件では、前記第１のダミーパッドの厚さは前記第１の接合パッドの厚さと同一である。前記第２の条件では、前記第１のダミーパッドの厚さは前記第１の接合パッドの厚さよりも小さい。
本発明の第２の態様によれば、第１の態様において、前記接合電極はさらに、第２の接合パッドを有してもよい。前記第２の接合パッドは、第７の面と第８の面とを有してもよい。前記第７の面は、前記第１の面と前記第２の面とのうち前記第３の面が接触していない面と接触し、かつ、前記第８の面は前記接合バンプと接触してもよい。前記ダミー電極はさらに、第２のダミーパッドを有してもよい。前記第２のダミーパッドは、第９の面と第１０の面とを有してもよい。前記第９の面は、前記第１の面と前記第２の面とのうち前記第５の面が接触していない面と接触し、かつ、前記第１０の面は前記ダミーバンプと接触してもよい。前記第２のダミーパッドの厚さは前記第２の接合パッドの厚さと同一であってもよい。前記第１の条件が満たされてもよい。
本発明の第３の態様によれば、第１の態様において、前記第１の接合パッドは、第１のバリア層と、第１の接合層とを有してもよい。前記第１のバリア層は、前記第３の面を有してもよい。前記第３の面は前記第１の面と前記第２の面との１つと接触してもよい。前記第１の接合層は、前記第１のバリア層に積層され、前記第４の面を有してもよい。前記第４の面は前記接合バンプと接触してもよい。前記第１のダミーパッドの厚さは、前記第１のバリア層の厚さと同一であってもよい。前記第２の条件が満たされてもよい。
本発明の第４の態様によれば、第３の態様において、前記接合電極はさらに、第２の接合パッドを有してもよい。前記第２の接合パッドは、第２のバリア層と、第２の接合層とを有してもよい。前記第２のバリア層は、第７の面を有してもよい。前記第７の面は、前記第１の面と前記第２の面とのうち前記第３の面が接触していない面と接触してもよい。前記第２の接合層は、前記第２のバリア層に積層され、第８の面を有してもよい。前記第８の面は前記接合バンプと接触してもよい。前記ダミー電極はさらに、第２のダミーパッドを有してもよい。前記第２のダミーパッドは、ダミーバリア層と、ダミー接合層とを有してもよい。前記ダミーバリア層は、第９の面を有してもよい。前記第９の面は、前記第１の面と前記第２の面とのうち前記第５の面が接触していない面と接触してもよい。前記ダミー接合層は、前記ダミーバリア層に積層され、第１０の面を有してもよい。前記第１０の面は前記ダミーバンプと接触してもよい。前記ダミーバリア層の厚さは前記第２のバリア層の厚さと同一であってもよい。前記ダミー接合層の厚さは前記第２の接合層の厚さと同一であってもよい。
上記の各態様によれば、製造工程を簡素化することができる。
本発明の第１の実施形態の半導体装置の断面図である。 本発明の第１の実施形態の半導体装置の平面図である。 本発明の第２の実施形態の半導体装置の断面図である。 本発明の第２の実施形態の半導体装置が有する接合電極の断面図である。 本発明の第２の実施形態の半導体装置が有するダミー電極の断面図である。 本発明の第３の実施形態の半導体装置の断面図である。 本発明の第４の実施形態の半導体装置の断面図である。 本発明の第５の実施形態の半導体装置の断面図である。 従来技術の半導体装置の構成を示す断面図である。 従来技術の半導体装置の構成を示す断面図である。
図面を参照し、本発明の実施形態を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態の半導体装置１ａの構成を示している。図１では半導体装置１ａの断面が示されている。図１に示すように、半導体装置１ａは、第１の基板１０と、第２の基板２０と、接合電極３０と、ダミー電極４０とを有する。第１の基板１０と第２の基板２０とは、接合電極３０とダミー電極４０とを介して積層されている。
半導体装置１ａを構成する部分の寸法は、図１に示される寸法に従うわけではない。半導体装置１ａを構成する部分の寸法は任意であってよい。図１では、半導体装置１ａを構成する部分の厚さは、その部分の縦方向の長さとして示される。図１では、半導体装置１ａを構成する部分の面積は、その部分の横方向の長さに基づく。
第１の基板１０は、第１の半導体層１００と、第１の配線層１１０とを有する。第１の半導体層１００と第１の配線層１１０とは、第１の基板１０の主面（基板の表面を構成する複数の面のうち最も広い面）を横切る方向（例えば、主面にほぼ垂直な方向）に重なっている。また、第１の半導体層１００と第１の配線層１１０とは互いに接触している。
第１の半導体層１００は、第１の半導体材料で構成されている。つまり、第１の基板１０は、第１の半導体材料を含む。例えば、第１の半導体材料は、シリコン（Ｓｉ）である。第１の半導体層１００は、面１００ａと面１００ｂとを有する。面１００ａと面１００ｂとは、反対方向を向いている。面１００ａは、第１の配線層１１０と接触している。面１００ｂは、第１の基板１０の主面の１つを構成する。
第１の配線層１１０は、第１の配線１１１と、第１のビア１１２と、第１の層間絶縁膜１１３とを有する。図１では複数の第１の配線１１１が存在するが、代表として１つの第１の配線１１１の符号が示されている。図１では複数の第１のビア１１２が存在するが、代表として１つの第１のビア１１２の符号が示されている。
第１の配線層１１０は、面１１０ａと面１１０ｂとを有する。面１１０ａは第２の基板２０と対向する。面１１０ａは、接合電極３０およびダミー電極４０と接触している。面１１０ｂは第１の半導体層１００と接触している。面１１０ａは第１の基板１０の主面の１つを構成する。
第１の配線１１１と第１のビア１１２とは、導電材料で構成されている。例えば、第１の配線１１１と第１のビア１１２とを構成する導電材料は、アルミニウム（Ａｌ）および銅（Ｃｕ）等の金属である。第１の配線１１１は、配線パターンが形成された薄膜である。第１の配線１１１は、信号を伝送する。１層のみの第１の配線１１１が形成されていてもよいし、複数層の第１の配線１１１が形成されていてもよい。図１に示す例では、３層の第１の配線１１１が形成されている。
第１のビア１１２は、異なる層の第１の配線１１１を接続する。第１の配線層１１０において、第１の配線１１１および第１のビア１１２以外の部分は、第１の層間絶縁膜１１３で構成されている。第１の層間絶縁膜１１３は、二酸化珪素（ＳｉＯ２）等で構成されている。
第１の半導体層１００と第１の配線層１１０との少なくとも一方は、トランジスタ等の回路要素を有してもよい。
第２の基板２０は、第２の半導体層２００と、第２の配線層２１０とを有する。第２の半導体層２００と第２の配線層２１０とは、第２の基板２０の主面を横切る方向（例えば、主面にほぼ垂直な方向）に重なっている。また、第２の半導体層２００と第２の配線層２１０とは互いに接触している。
第２の半導体層２００は、第２の半導体材料で構成されている。つまり、第２の基板２０は、第２の半導体材料を含む。例えば、第２の半導体材料は、シリコン（Ｓｉ）である。第２の半導体層２００は、面２００ａと面２００ｂとを有する。面２００ａと面２００ｂとは、反対方向を向いている。面２００ａは、第２の配線層２１０と接触している。面２００ｂは、第２の基板２０の主面の１つを構成する。
第２の配線層２１０は、第２の配線２１１と、第２のビア２１２と、第２の層間絶縁膜２１３とを有する。図１では複数の第２の配線２１１が存在するが、代表として１つの第２の配線２１１の符号が示されている。図１では複数の第２のビア２１２が存在するが、代表として１つの第２のビア２１２の符号が示されている。
第２の配線層２１０は、面２１０ａと面２１０ｂとを有する。面２１０ａは第１の基板１０と対向する。面２１０ａは、接合電極３０およびダミー電極４０と接触している。面２１０ｂは第２の半導体層２００と接触している。面２１０ａは第２の基板２０の主面の１つを構成する。
第２の配線２１１と第２のビア２１２とは、導電材料で構成されている。例えば、第２の配線２１１と第２のビア２１２とを構成する導電材料は、アルミニウム（Ａｌ）および銅（Ｃｕ）等の金属である。第２の配線２１１は、配線パターンが形成された薄膜である。第２の配線２１１は、信号を伝送する。１層のみの第２の配線２１１が形成されていてもよいし、複数層の第２の配線２１１が形成されていてもよい。図１に示す例では、３層の第２の配線２１１が形成されている。
第２のビア２１２は、異なる層の第２の配線２１１を接続する。第２の配線層２１０において、第２の配線２１１および第２のビア２１２以外の部分は、第２の層間絶縁膜２１３で構成されている。第２の層間絶縁膜２１３は、二酸化珪素（ＳｉＯ２）等で構成されている。
第２の半導体層２００と第２の配線層２１０との少なくとも一方は、トランジスタ等の回路要素を有してもよい。
上記のように、第１の基板１０は、面１１０ａ（第１の面）と第１の配線１１１とを有し、第１の半導体材料を含む。第２の基板２０は、面２１０ａ（第２の面）と第２の配線２１１とを有し、第２の半導体材料を含む。面１１０ａと面２１０ａとは対向する。
接合電極３０は、面１１０ａ（第１の面）と面２１０ａ（第２の面）との間に配置されている。接合電極３０は、第１の配線１１１と第２の配線２１１とに電気的に接続されている。ダミー電極４０は、面１１０ａと面２１０ａとの間に配置されている。ダミー電極４０は、第１の配線１１１と第２の配線２１１との少なくとも一方から電気的に絶縁されている。
接合電極３０は、接合バンプ３００と第１の接合パッド３０１とを有する。接合バンプ３００と第１の接合パッド３０１とは、導電材料で構成されている。例えば、接合バンプ３００と第１の接合パッド３０１とを構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）等の金属である。第１の接合パッド３０１は、面３０１ａ（第３の面）と面３０１ｂ（第４の面）とを有する。面３０１ａと面３０１ｂとは、反対方向を向いている。面３０１ａは面１１０ａ（第１の面）と面２１０ａ（第２の面）との１つと接触している。図１では、面３０１ａは面２１０ａと接触している。面３０１ｂは接合バンプ３００と接触している。
ダミー電極４０は、ダミーバンプ４００と、第１のダミーパッド４０１とを有する。ダミーバンプ４００と第１のダミーパッド４０１とは、導電材料で構成されている。例えば、ダミーバンプ４００と第１のダミーパッド４０１とを構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）等の金属である。第１のダミーパッド４０１は、面４０１ａ（第５の面）と面４０１ｂ（第６の面）とを有する。面４０１ａと面４０１ｂとは、反対方向を向いている。面４０１ａは面１１０ａ（第１の面）と面２１０ａ（第２の面）との１つと接触している。図１では、面４０１ａは面２１０ａと接触している。
ダミーバンプ４００の厚さは接合バンプ３００の厚さと同一である。第１の実施形態では、第１の条件が満たされる。第１の条件では、面４０１ｂ（第６の面）はダミーバンプ４００と接触している。第１の条件では、面４０１ａ（第５の面）の面積は面３０１ａ（第３の面）の面積よりも小さい。第１の条件では、第１のダミーパッド４０１の厚さは第１の接合パッド３０１の厚さと同一である。
面４０１ａの面積が面３０１ａの面積よりも小さいため、面２１０ａに投影された第１のダミーパッド４０１の面積は、面２１０ａに投影された第１の接合パッド３０１の面積よりも小さい。また、面２１０ａに平行な平面内の第１のダミーパッド４０１の断面積は、面２１０ａに平行な平面内の第１の接合パッド３０１の断面積よりも小さい。
接合電極３０はさらに、第２の接合パッド３０２を有する。第２の接合パッド３０２は、導電材料で構成されている。例えば、第２の接合パッド３０２を構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）等の金属である。第２の接合パッド３０２は、面３０２ａ（第７の面）と面３０２ｂ（第８の面）とを有する。面３０２ａは、面１１０ａ（第１の面）と面２１０ａ（第２の面）とのうち面３０１ａ（第３の面）が接触していない面と接触している。図１では、面３０２ａは、面１１０ａと接触している。面３０２ｂは接合バンプ３００と接触している。
ダミー電極４０はさらに、第２のダミーパッド４０２を有する。第２のダミーパッド４０２は、導電材料で構成されている。例えば、第２のダミーパッド４０２を構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）等の金属である。第２のダミーパッド４０２は、面４０２ａ（第９の面）と面４０２ｂ（第１０の面）とを有する。面４０２ａは、面１１０ａ（第１の面）と面２１０ａ（第２の面）とのうち面４０１ａ（第５の面）が接触していない面と接触している。図１では、面４０２ａは面１１０ａと接触している。面４０２ｂはダミーバンプ４００と接触している。第２のダミーパッド４０２の厚さは第２の接合パッド３０２の厚さと同一である。
第１のダミーパッド４０１が配置されているため、ダミーバンプ４００を構成する金属が接合時に第２の配線層２１０に拡散しにくい。同様に、第２のダミーパッド４０２が配置されているため、ダミーバンプ４００を構成する金属が接合時に第１の配線層１１０に拡散しにくい。したがって、ダミーバンプ４００を構成する金属が接合時に第１の配線層１１０または第２の配線層２１０に拡散することによる半導体装置１ａの電気特性の変化が抑制される。
接合バンプ３００は、面３００ａと面３００ｂとを有する。面３００ａと面３００ｂとは、反対方向を向いている。面３０１ｂは面３００ａと接触している。面３０２ｂは面３００ｂと接触している。面３００ａの面積と面３００ｂの面積とは、同一である。面３０１ａの面積と面３０１ｂの面積とは、面３００ａの面積よりも大きい。面３０２ａの面積と面３０２ｂの面積とは、面３００ｂの面積よりも大きい。
ダミーバンプ４００は、面４００ａと面４００ｂとを有する。面４００ａと面４００ｂとは、反対方向を向いている。面４０１ｂは面４００ａと接触している。面４０２ｂは面４００ｂと接触している。面４００ａの面積と面４００ｂの面積とは、同一である。面４０１ａと面４０１ｂとの面積は、面４００ａの面積よりも小さい。面４０２ａと面４０２ｂとの面積は、面４００ｂの面積よりも大きい。
接合バンプ３００の厚さは、面３００ａと面３００ｂとの距離である。第１の接合パッド３０１の厚さは、面３０１ａと面３０１ｂとの距離である。第２の接合パッド３０２の厚さは、面３０２ａと面３０２ｂとの距離である。ダミーバンプ４００の厚さは、面４００ａと面４００ｂとの距離である。第１のダミーパッド４０１の厚さは、面４０１ａと面４０１ｂとの距離である。第２のダミーパッド４０２の厚さは、面４０２ａと面４０２ｂとの距離である。例えば、第１の接合パッド３０１と、第２の接合パッド３０２と、第１のダミーパッド４０１と、第２のダミーパッド４０２とのそれぞれの厚さは１μｍ未満である。
接合バンプ３００の厚さと第１の接合パッド３０１の厚さとの合計は、ダミーバンプ４００の厚さと第１のダミーパッド４０１の厚さとの合計と同一である。接合バンプ３００の厚さと、第１の接合パッド３０１の厚さと、第２の接合パッド３０２の厚さとの合計は、ダミーバンプ４００の厚さと、第１のダミーパッド４０１の厚さと、第２のダミーパッド４０２の厚さとの合計と同一である。
面３０２ａは第１のビア１１２と接触している。このため、接合電極３０は、第１の配線１１１と電気的に接続されている。面３０１ａは第２のビア２１２と接触している。このため、接合電極３０は、第２の配線２１１と電気的に接続されている。
面４０２ａは第１のビア１１２と接触していない。このため、ダミー電極４０は、第１の配線１１１から電気的に絶縁されている。面４０１ａは第２のビア２１２と接触していない。このため、ダミー電極４０は、第２の配線２１１から電気的に絶縁されている。ダミー電極４０は、第１の配線１１１と第２の配線２１１との１つのみに電気的に接続されてもよい。
面４０１ａの面積が面４００ａの面積よりも大きく、かつ、面４０２ａの面積が面３０２ａの面積よりも小さくてもよい。
第１の基板１０と第２の基板２０との間に、接合電極３０とダミー電極４０とを囲むように樹脂等の絶縁体が配置されてもよい。
図１に示す半導体装置１ａでは、第１の基板１０と第２の基板２０とが接合されるとき、接合電極３０とダミー電極４０とが荷重を受ける。このため、接合電極３０とダミー電極４０とによって第１の基板１０と第２の基板２０とが支えられる。したがって、第１の基板１０と第２の基板２０との変形が抑制される。また、面４０１ａの面積が面３０１ａの面積よりも小さいため、より多くの荷重が接合電極３０に加わりやすい。このため、接合に必要な荷重の増加が抑制される。
接合電極３０とダミー電極４０とは、同一の工程により形成することが可能である。このため、半導体装置１ａの製造工程を簡素化することができる。半導体装置１ａの製造工程では、スパッタまたは蒸着等により第２の接合パッド３０２と第２のダミーパッド４０２とが面１１０ａに同時に形成される。その後、接合バンプ３００とダミーバンプ４００とが同時に形成される。一方、スパッタまたは蒸着等により第１の接合パッド３０１と第１のダミーパッド４０１とが面２１０ａに同時に形成される。その後、接合工程において、接合バンプ３００と第１の接合パッド３０１とが接続され、かつ、ダミーバンプ４００と第１のダミーパッド４０１とが接続される。
図２は、接合電極３０とダミー電極４０との配列を示している。図２では、面１１０ａに垂直な方向に半導体装置１ａを見た状態が示されている。図２では、第２の基板２０は省略されている。図２に示すように、半導体装置１ａは、複数の接合電極３０と複数のダミー電極４０とを有する。図２では代表として１つの接合電極３０と１つのダミー電極４０との符号が示されている。複数の接合電極３０と複数のダミー電極４０とは行列状に配置されている。複数のダミー電極４０は、複数の接合電極３０を囲むように配置されている。複数の接合電極３０と複数のダミー電極４０との配列は、図２に示す配列に限らない。
図２では、第１の接合パッド３０１の面３０１ａと第１のダミーパッド４０１の面４０１ａとが示されている。図２に示すように、面４０１ａの面積は面３０１ａの面積よりも小さい。
接合バンプ３００の形状は円である。第１の接合パッド３０１の形状は矩形である。図２に示されていないが、第２の接合パッド３０２の形状は矩形である。ダミーバンプ４００の形状は円である。第１のダミーパッド４０１と第２のダミーパッド４０２との形状は矩形である。接合バンプ３００等の形状は、上記の形状以外であってもよい。
第１の実施形態によれば、第１の基板１０と、第２の基板２０と、接合電極３０と、ダミー電極４０とを有する半導体装置１ａが構成される。
第１の実施形態では、接合時に接合電極３０とダミー電極４０とによって第１の基板１０と第２の基板２０とが支えられる。したがって、第１の基板１０と第２の基板２０との変形が抑制される。また、面４０１ａの面積が面３０１ａの面積よりも小さいため、接合に必要な荷重の増加が抑制される。接合電極３０とダミー電極４０とは、同一の工程により形成することが可能である。このため、半導体装置１ａの製造工程を簡素化することができる。
（第２の実施形態）
図３は、本発明の第２の実施形態の半導体装置１ｂの構成を示している。図３では半導体装置１ｂの断面が示されている。図３に示すように、半導体装置１ｂは、第１の基板１０と、第２の基板２０と、接合電極３１と、ダミー電極４１とを有する。第１の基板１０と第２の基板２０とは、接合電極３１とダミー電極４１とを介して積層されている。
半導体装置１ｂを構成する部分の寸法は、図３に示される寸法に従うわけではない。半導体装置１ｂを構成する部分の寸法は任意であってよい。図３では、半導体装置１ｂを構成する部分の厚さは、その部分の縦方向の長さとして示される。
図３に示す構成について、図１に示す構成と異なる点を説明する。
半導体装置１ｂにおいて、図１に示す接合電極３０が接合電極３１に変更されている。また、半導体装置１ｂにおいて、図１に示すダミー電極４０がダミー電極４１に変更されている。接合電極３１は、面１１０ａ（第１の面）と面２１０ａ（第２の面）との間に配置されている。接合電極３１は、第１の配線１１１と第２の配線２１１とに電気的に接続されている。ダミー電極４１は、面１１０ａと面２１０ａとの間に配置されている。ダミー電極４１は、第１の配線１１１と第２の配線２１１との少なくとも一方から電気的に絶縁されている。
接合電極３１は、接合バンプ３１０と第１の接合パッド３１１とを有する。接合バンプ３１０と第１の接合パッド３１１とは、導電材料で構成されている。例えば、接合バンプ３１０を構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）等の金属である。第１の接合パッド３１１を構成する導電材料については後述する。第１の接合パッド３１１は、面３１１ａ（第３の面）と面３１１ｂ（第４の面）とを有する。面３１１ａと面３１１ｂとは、反対方向を向いている。面３１１ａは面１１０ａ（第１の面）と面２１０ａ（第２の面）との１つと接触している。図３では、面３１１ａは面２１０ａと接触している。面３１１ｂは接合バンプ３１０と接触している。
ダミー電極４１は、ダミーバンプ４１０と、第１のダミーパッド４１１とを有する。ダミーバンプ４１０と第１のダミーパッド４１１とは、導電材料で構成されている。例えば、ダミーバンプ４１０を構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）等の金属である。第１のダミーパッド４１１を構成する導電材料については後述する。第１のダミーパッド４１１は、面４１１ａ（第５の面）と面４１１ｂ（第６の面）とを有する。面４１１ａと面４１１ｂとは、反対方向を向いている。面４１１ａは面１１０ａ（第１の面）と面２１０ａ（第２の面）との１つと接触している。図３では、面４１１ａは面２１０ａと接触している。
ダミーバンプ４１０の厚さは接合バンプ３１０の厚さと同一である。第２の実施形態では、第２の条件が満たされる。第２の条件では、第１のダミーパッド４１１の厚さは第１の接合パッド３１１の厚さよりも小さい。
接合電極３１はさらに、第２の接合パッド３１２を有する。第２の接合パッド３１２は、導電材料で構成されている。第２の接合パッド３１２を構成する導電材料については後述する。第２の接合パッド３１２は、面３１２ａ（第７の面）と面３１２ｂ（第８の面）とを有する。面３１２ａは、面１１０ａ（第１の面）と面２１０ａ（第２の面）とのうち面３１１ａ（第３の面）が接触していない面と接触している。図３では、面３１２ａは、面１１０ａと接触している。面３１２ｂは接合バンプ３１０と接触している。
ダミー電極４１はさらに、第２のダミーパッド４１２を有する。第２のダミーパッド４１２は、導電材料で構成されている。第２のダミーパッド４１２を構成する導電材料については後述する。第２のダミーパッド４１２は、面４１２ａ（第９の面）と面４１２ｂ（第１０の面）とを有する。面４１２ａは、面１１０ａと面２１０ａとのうち面４１１ａが接触していない面と接触している。図３では、面４１２ａは面１１０ａと接触している。面４１２ｂはダミーバンプ４１０と接触している。第２のダミーパッド４１２の厚さは第２の接合パッド３１２の厚さと同一である。
第１のダミーパッド４１１が配置されているため、ダミーバンプ４１０を構成する金属が接合時に第２の配線層２１０に拡散しにくい。同様に、第２のダミーパッド４１２が配置されているため、ダミーバンプ４１０を構成する金属が接合時に第１の配線層１１０に拡散しにくい。したがって、ダミーバンプ４１０を構成する金属が接合時に第１の配線層１１０または第２の配線層２１０に拡散することによる半導体装置１ｂの電気特性の変化が抑制される。
接合バンプ３１０は、面３１０ａと面３１０ｂとを有する。面３１０ａと面３１０ｂとは、反対方向を向いている。面３１１ｂは面３１０ａと接触している。面３１２ｂは面３１０ｂと接触している。
ダミーバンプ４１０は、面４１０ａと面４１０ｂとを有する。面４１０ａと面４１０ｂとは、反対方向を向いている。面４１１ｂと面４１０ａとは、対向する。面４１１ｂは面４１０ａと接触していない。つまり、第１のダミーパッド４１１はダミーバンプ４１０と接触していない。例えば、面４１１ｂと面４１０ａとの距離は１μｍ未満である。面４１２ｂは面４１０ｂと接触している。
接合バンプ３１０の厚さは、面３１０ａと面３１０ｂとの距離である。第１の接合パッド３１１の厚さは、面３１１ａと面３１１ｂとの距離である。第２の接合パッド３１２の厚さは、面３１２ａと面３１２ｂとの距離である。ダミーバンプ４１０の厚さは、面４１０ａと面４１０ｂとの距離である。第１のダミーパッド４１１の厚さは、面４１１ａと面４１１ｂとの距離である。第２のダミーパッド４１２の厚さは、面４１２ａと面４１２ｂとの距離である。例えば、第１の接合パッド３１１と、第２の接合パッド３１２と、第１のダミーパッド４１１と、第２のダミーパッド４１２とのそれぞれの厚さは１μｍ未満である。
接合バンプ３１０の厚さと第１の接合パッド３１１の厚さとの合計は、ダミーバンプ４１０の厚さと第１のダミーパッド４１１の厚さとの合計よりも大きい。接合バンプ３１０の厚さと、第１の接合パッド３１１の厚さと、第２の接合パッド３１２の厚さとの合計は、ダミーバンプ４１０の厚さと、第１のダミーパッド４１１の厚さと、第２のダミーパッド４１２の厚さとの合計よりも大きい。
面３１２ａは第１のビア１１２と接触している。このため、接合電極３１は、第１の配線１１１と電気的に接続されている。面３１１ａは第２のビア２１２と接触している。このため、接合電極３１は、第２の配線２１１と電気的に接続されている。
面４１２ａは第１のビア１１２と接触していない。このため、ダミー電極４１は、第１の配線１１１から電気的に絶縁されている。面４１１ｂは面４１０ａと接触していない。このため、ダミー電極４１は、第２の配線２１１から電気的に絶縁されている。ダミー電極４１は、第１の配線１１１と第２の配線２１１との１つのみに電気的に接続されてもよい。
第１のダミーパッド４１１の厚さが第１の接合パッド３１１の厚さと同一であり、かつ、第２のダミーパッド４１２の厚さが第２の接合パッド３１２の厚さよりも小さくてもよい。この場合、面４１１ｂはダミーバンプ４１０と接触し、かつ、面４１０ｂはダミーバンプ４１０に接触しない。
第１の基板１０と第２の基板２０との間に、接合電極３１とダミー電極４１とを囲むように樹脂等の絶縁体が配置されてもよい。面４１１ｂと面４１０ａとの間、すなわち第１のダミーパッド４１１とダミーバンプ４１０との間の少なくとも一部は樹脂等の絶縁体で満たされてもよい。面４１１ｂと面４１０ａとの間、すなわち第１のダミーパッド４１１とダミーバンプ４１０との間の少なくとも一部は空間であってもよい。
上記以外の点については、図３に示す構成は図１に示す構成と同様である。
図３に示す半導体装置１ｂでは、第１の基板１０と第２の基板２０との接合のために荷重の印加が開始されたとき、接合電極３１のみが荷重を受ける。このため、接合に必要な荷重の増加が抑制される。大きな荷重が加えられた場合、接合バンプ３１０が変形する。これにより、接合バンプ３１０の厚さが小さくなる。このため、面４１１ｂと面４１０ａとが接触しうる。つまり、第１のダミーパッド４１１とダミーバンプ４１０とが接触しうる。第１のダミーパッド４１１とダミーバンプ４１０とが接触した場合、接合電極３１とダミー電極４１とによって第１の基板１０と第２の基板２０とが支えられる。したがって、第１の基板１０と第２の基板２０との変形が抑制される。
接合電極３１とダミー電極４１とは、同一の工程により形成することが可能である。このため、半導体装置１ｂの製造工程を簡素化することができる。半導体装置１ｂの製造工程では、スパッタまたは蒸着等により第２の接合パッド３１２と第２のダミーパッド４１２とが面１１０ａに同時に形成される。その後、接合バンプ３１０とダミーバンプ４１０とが同時に形成される。一方、スパッタまたは蒸着等により第１の接合パッド３１１と第１のダミーパッド４１１とが面２１０ａに同時に形成される。その後、接合工程において、接合バンプ３１０と第１の接合パッド３１１とが接続され、かつ、ダミーバンプ４１０と第１のダミーパッド４１１とが接続される。
図４は、接合電極３１の構成を示している。図４では接合電極３１の断面が示されている。図４に示すように、接合電極３１は、接合バンプ３１０と、第１の接合パッド３１１と、第２の接合パッド３１２とを有する。
接合電極３１を構成する部分の寸法は、図４に示される寸法に従うわけではない。接合電極３１を構成する部分の寸法は任意であってよい。図４では、接合電極３１を構成する部分の厚さは、その部分の縦方向の長さとして示される。
第１の接合パッド３１１は、第１のバリア層３１１０と第１の接合層３１１１とを有する。第１のバリア層３１１０と第１の接合層３１１１とは、導電材料で構成されている。例えば、第１のバリア層３１１０を構成する導電材料は、チタン（Ｔｉ）およびタンタル（Ｔａ）等の金属である。例えば、第１の接合層３１１１を構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）等の金属である。第１のバリア層３１１０と第１の接合層３１１１とは、積層されている。第１のバリア層３１１０は、面３１１ａ（第３の面）を有する。面３１１ａは面１１０ａ（第１の面）と面２１０ａ（第２の面）との１つと接触している。図３では、面３１１ａは面２１０ａと接触している。第１の接合層３１１１は、第１のバリア層３１１０に積層されている。第１の接合層３１１１は、面３１１ｂ（第４の面）を有する。面３１１ｂは接合バンプ３１０と接触している。第１のダミーパッド４１１の厚さは、第１のバリア層３１１０の厚さと同一である。
第１のバリア層３１１０はさらに、面３１１０ａを有する。面３１１ａと面３１１０ａとは、反対方向を向いている。第１の接合層３１１１はさらに、面３１１１ａを有する。面３１１ｂと面３１１１ａとは、反対方向を向いている。面３１１１ａは面３１１０ａと接触している。
第２の接合パッド３１２は、第２のバリア層３１２０と第２の接合層３１２１とを有する。第２のバリア層３１２０と第２の接合層３１２１とは、導電材料で構成されている。例えば、第２のバリア層３１２０を構成する導電材料は、チタン（Ｔｉ）およびタンタル（Ｔａ）等の金属である。例えば、第２の接合層３１２１を構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）等の金属である。第２のバリア層３１２０と第２の接合層３１２１とは、積層されている。第２のバリア層３１２０は、面３１２ａ（第７の面）を有する。面３１２ａは、面１１０ａ（第１の面）と面２１０ａ（第２の面）とのうち面３１１ａ（第３の面）が接触していない面と接触している。図３では、面３１２ａは面１１０ａと接触している。第２の接合層３１２１は、第２のバリア層３１２０に積層されている。第２の接合層３１２１は、面３１２ｂ（第８の面）を有する。面３１２ｂは接合バンプ３１０と接触している。
第２のバリア層３１２０はさらに、面３１２０ａを有する。面３１２ａと面３１２０ａとは、反対方向を向いている。第２の接合層３１２１はさらに、面３１２１ａを有する。面３１２ｂと面３１２１ａとは、反対方向を向いている。面３１２１ａは面３１２０ａと接触している。
図５は、ダミー電極４１の構成を示している。図５ではダミー電極４１の断面が示されている。図５に示すように、ダミー電極４１は、ダミーバンプ４１０と、第１のダミーパッド４１１と、第２のダミーパッド４１２とを有する。
ダミー電極４１を構成する部分の寸法は、図５に示される寸法に従うわけではない。ダミー電極４１を構成する部分の寸法は任意であってよい。図５では、ダミー電極４１を構成する部分の厚さは、その部分の縦方向の長さとして示される。
例えば、第１のダミーパッド４１１を構成する導電材料は、チタン（Ｔｉ）およびタンタル（Ｔａ）等の金属である。
第２のダミーパッド４１２は、ダミーバリア層４１２０とダミー接合層４１２１とを有する。例えば、ダミーバリア層４１２０を構成する導電材料は、チタン（Ｔｉ）およびタンタル（Ｔａ）等の金属である。例えば、ダミー接合層４１２１を構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）等の金属である。ダミーバリア層４１２０とダミー接合層４１２１とは、積層されている。ダミーバリア層４１２０は、面４１２ａ（第９の面）を有する。面４１２ａは、面１１０ａ（第１の面）と面２１０ａ（第２の面）とのうち面４１１ａ（第５の面）が接触していない面と接触している。図３では、面４１２ａは面１１０ａと接触している。ダミー接合層４１２１は、ダミーバリア層４１２０に積層されている。ダミー接合層４１２１は、面４１２ｂ（第１０の面）を有する。面４１２ｂはダミーバンプ４１０と接触している。
ダミーバリア層４１２０はさらに、面４１２０ａを有する。面４１２ａと面４１２０ａとは、反対方向を向いている。ダミー接合層４１２１はさらに、面４１２１ａを有する。面４１２ｂと面４１２１ａとは、反対方向を向いている。面４１２１ａは面４１２０ａと接触している。
ダミーバリア層４１２０の厚さは第２のバリア層３１２０の厚さと同一である。ダミー接合層４１２１の厚さは第２の接合層３１２１の厚さと同一である。
第１の接合パッド３１１と第１のダミーパッド４１１との製造工程では、第１のバリア層３１１０と第１のダミーパッド４１１とが面２１０ａに同時に形成される。その後、第１の接合層３１１１が第１のバリア層３１１０に形成される。
第１のバリア層３１１０の厚さは、面３１１ａと面３１１０ａとの距離である。第１の接合層３１１１の厚さは、面３１１１ａと面３１１ｂとの距離である。ダミーバリア層４１２０の厚さは、面４１２ａと面４１２０ａとの距離である。ダミー接合層４１２１の厚さは、面４１２ｂと面４１２１ａとの距離である。
接合バンプ３１０の厚さと、第１のバリア層３１１０の厚さと、第１の接合層３１１１の厚さとの合計は、ダミーバンプ４１０の厚さと第１のダミーパッド４１１の厚さとの合計よりも大きい。接合バンプ３１０の厚さと、第１のバリア層３１１０の厚さと、第１の接合層３１１１の厚さと、第２のバリア層３１２０の厚さと、第２の接合層３１２１の厚さとの合計は、ダミーバンプ４１０の厚さと、第１のダミーパッド４１１の厚さと、ダミーバリア層４１２０の厚さと、ダミー接合層４１２１の厚さとの合計よりも大きい。
本発明の各態様の半導体装置では、第１の実施形態における第１の条件と第２の実施形態における第２の条件との１つが満たされればよい。
第２の実施形態によれば、第１の基板１０と、第２の基板２０と、接合電極３１と、ダミー電極４１とを有する半導体装置１ｂが構成される。
第２の実施形態では、第１の基板１０と第２の基板２０との接合のために荷重の印加が開始されたとき、接合電極３１のみが荷重を受ける。このため、接合に必要な荷重の増加が抑制される。接合時に接合バンプ３１０が変形し、第１のダミーパッド４１１とダミーバンプ４１０とが接触した場合、接合電極３１とダミー電極４１とによって第１の基板１０と第２の基板２０とが支えられる。したがって、第１の基板１０と第２の基板２０との変形が抑制される。接合電極３１とダミー電極４１とは、同一の工程により形成することが可能である。このため、半導体装置１ｂの製造工程を簡素化することができる。
（第３の実施形態）
図６は、本発明の第３の実施形態の半導体装置１ｃの構成を示している。図６では半導体装置１ｃの断面が示されている。図６に示すように、半導体装置１ｃは、第１の基板１０と、第２の基板２０と、接合電極３２と、ダミー電極４２とを有する。第１の基板１０と第２の基板２０とは、接合電極３２とダミー電極４２とを介して積層されている。
半導体装置１ｃを構成する部分の寸法は、図６に示される寸法に従うわけではない。半導体装置１ｃを構成する部分の寸法は任意であってよい。図６では、半導体装置１ｃを構成する部分の厚さは、その部分の縦方向の長さとして示される。
図６に示す構成について、図１に示す構成と異なる点を説明する。
半導体装置１ｃにおいて、図１に示す接合電極３０が接合電極３２に変更されている。また、半導体装置１ｃにおいて、図１に示すダミー電極４０がダミー電極４２に変更されている。接合電極３２は、面１１０ａ（第１の面）と面２１０ａ（第２の面）との間に配置されている。接合電極３２は、第１の配線１１１と第２の配線２１１とに電気的に接続されている。ダミー電極４２は、面１１０ａと面２１０ａとの間に配置されている。ダミー電極４２は、第１の配線１１１と第２の配線２１１との少なくとも一方から電気的に絶縁されている。
接合電極３２は、接合バンプ３００と第１の接合パッド３０１とを有する。接合バンプ３００は、図１に示す接合バンプ３００と同一である。第１の接合パッド３０１は、図１に示す第１の接合パッド３０１と同一である。面３００ｂは、面１１０ａと接触している。つまり、接合バンプ３００は、第１の基板１０と接触している。
第１の接合パッド３０１は、接合バンプ３００と第１の基板１０との間に配置されてもよい。つまり、面３０１ｂが面１１０ａと接触し、かつ、面３０１ａが接合バンプ３００と接触してもよい。面３００ａは、面２１０ａと接触してもよい。つまり、接合バンプ３００は、第２の基板２０と接触してもよい。
ダミー電極４２は、ダミーバンプ４００と、第１のダミーパッド４０１とを有する。ダミーバンプ４００は、図１に示すダミーバンプ４００と同一である。第１のダミーパッド４０１は、図１に示す第１のダミーパッド４０１と同一である。面４００ｂは、面１１０ａと接触している。つまり、ダミーバンプ４００は、第１の基板１０と接触している。
第１のダミーパッド４０１は、ダミーバンプ４００と第１の基板１０との間に配置されてもよい。つまり、面４０１ｂが面１１０ａと接触し、かつ、面４０１ａがダミーバンプ４００と接触してもよい。面４００ａは、面２１０ａと接触してもよい。つまり、ダミーバンプ４００は、第２の基板２０と接触してもよい。
第１の基板１０と第２の基板２０との間に、接合電極３２とダミー電極４２とを囲むように樹脂等の絶縁体が配置されてもよい。
上記以外の点については、図６に示す構成は図１に示す構成と同様である。
第３の実施形態によれば、第１の基板１０と、第２の基板２０と、接合電極３２と、ダミー電極４２とを有する半導体装置１ｃが構成される。
第３の実施形態では、接合時に接合電極３２とダミー電極４２とによって第１の基板１０と第２の基板２０とが支えられる。したがって、第１の基板１０と第２の基板２０との変形が抑制される。また、面４０１ａの面積が面３０１ａの面積よりも小さいため、接合に必要な荷重の増加が抑制される。接合電極３２とダミー電極４２とは、同一の工程により形成することが可能である。このため、半導体装置１ｃの製造工程を簡素化することができる。
（第４の実施形態）
図７は、本発明の第４の実施形態の半導体装置１ｄの構成を示している。図７では半導体装置１ｄの断面が示されている。図７に示すように、半導体装置１ｄは、第１の基板１０と、第２の基板２０と、接合電極３３と、ダミー電極４３とを有する。第１の基板１０と第２の基板２０とは、接合電極３３とダミー電極４３とを介して積層されている。
半導体装置１ｄを構成する部分の寸法は、図７に示される寸法に従うわけではない。半導体装置１ｄを構成する部分の寸法は任意であってよい。図７では、半導体装置１ｄを構成する部分の厚さは、その部分の縦方向の長さとして示される。
図７に示す構成について、図３に示す構成と異なる点を説明する。
半導体装置１ｄにおいて、図３に示す接合電極３１が接合電極３３に変更されている。また、半導体装置１ｄにおいて、図３に示すダミー電極４１がダミー電極４３に変更されている。接合電極３３は、面１１０ａ（第１の面）と面２１０ａ（第２の面）との間に配置されている。接合電極３３は、第１の配線１１１と第２の配線２１１とに電気的に接続されている。ダミー電極４３は、面１１０ａと面２１０ａとの間に配置されている。ダミー電極４３は、第１の配線１１１と第２の配線２１１との少なくとも一方から電気的に絶縁されている。
接合電極３３は、接合バンプ３１０と第１の接合パッド３１１とを有する。接合バンプ３１０は、図３と図４とに示す接合バンプ３１０と同一である。第１の接合パッド３１１は、図３と図４とに示す第１の接合パッド３１１と同一である。面３１０ｂは、面１１０ａと接触している。つまり、接合バンプ３１０は、第１の基板１０と接触している。
ダミー電極４３は、ダミーバンプ４１０と、第１のダミーパッド４１１とを有する。ダミーバンプ４１０は、図３と図５とに示すダミーバンプ４１０と同一である。第１のダミーパッド４１１は、図３と図５とに示す第１のダミーパッド４１１と同一である。面４１０ｂは、面１１０ａと接触している。つまり、ダミーバンプ４１０は、第１の基板１０と接触している。
第１の接合パッド３１１は、接合バンプ３１０と第１の基板１０との間に配置されてもよい。つまり、面３１１ｂが面１１０ａと接触し、かつ、面３１１ａが接合バンプ３１０と接触してもよい。面３１０ａは、面２１０ａと接触してもよい。つまり、接合バンプ３１０は、第２の基板２０と接触してもよい。
第１の基板１０と第２の基板２０との間に、接合電極３３とダミー電極４３とを囲むように樹脂等の絶縁体が配置されてもよい。面４１１ｂと面４１０ａとの間、すなわち第１のダミーパッド４１１とダミーバンプ４１０との間の少なくとも一部は樹脂等の絶縁体で満たされてもよい。面４１１ｂと面４１０ａとの間、すなわち第１のダミーパッド４１１とダミーバンプ４１０との間の少なくとも一部は空間であってもよい。
上記以外の点については、図７に示す構成は図３に示す構成と同様である。
第４の実施形態によれば、第１の基板１０と、第２の基板２０と、接合電極３３と、ダミー電極４３とを有する半導体装置１ｄが構成される。
第４の実施形態では、第１の基板１０と第２の基板２０との接合のために荷重の印加が開始されたとき、接合電極３３のみが荷重を受ける。このため、接合に必要な荷重の増加が抑制される。接合時に接合バンプ３１０が変形し、第１のダミーパッド４１１とダミーバンプ４１０とが接触した場合、接合電極３３とダミー電極４３とによって第１の基板１０と第２の基板２０とが支えられる。したがって、第１の基板１０と第２の基板２０との変形が抑制される。接合電極３３とダミー電極４３とは、同一の工程により形成することが可能である。このため、半導体装置１ｄの製造工程を簡素化することができる。
（第５の実施形態）
図８は、本発明の第５の実施形態の半導体装置１ｅの構成を示している。図８では半導体装置１ｅの断面が示されている。図８に示すように、半導体装置１ｅは、第１の基板１０と、第２の基板２０と、接合電極３３と、ダミー電極４４とを有する。第１の基板１０と第２の基板２０とは、接合電極３３とダミー電極４４とを介して積層されている。
半導体装置１ｅを構成する部分の寸法は、図８に示される寸法に従うわけではない。半導体装置１ｅを構成する部分の寸法は任意であってよい。図８では、半導体装置１ｅを構成する部分の厚さは、その部分の縦方向の長さとして示される。
図８に示す構成について、図３に示す構成と異なる点を説明する。
接合電極３３は、図７に示す接合電極３３と同一である。ダミー電極４４は、面１１０ａ（第１の面）と面２１０ａ（第２の面）との間に配置されている。ダミー電極４４は、第１の配線１１１と第２の配線２１１との少なくとも一方から電気的に絶縁されている。
第１の接合パッド３１１は、接合バンプ３１０と第１の基板１０との間に配置されてもよい。つまり、面３１１ｂが面１１０ａと接触し、かつ、面３１１ａが接合バンプ３１０と接触してもよい。面３１０ａは、面２１０ａと接触してもよい。つまり、接合バンプ３１０は、第２の基板２０と接触してもよい。
ダミー電極４４は、ダミーバンプ４１０と、第１のダミーパッド４４１とを有する。ダミーバンプ４１０は、図３と図５とに示すダミーバンプ４１０と同一である。例えば、第１のダミーパッド４４１は、図５に示すダミーバリア層４１２０と同一に構成されている。第１のダミーパッド４４１は、面４４１ａ（第５の面）と面４４１ｂ（第６の面）とを有する。面４４１ａと面４４１ｂとは、反対方向を向いている。面４４１ａは面１１０ａ（第１の面）と面２１０ａ（第２の面）との１つと接触している。図８では、面４４１ａは面１１０ａと接触している。面４４１ｂは、ダミーバンプ４１０と接触している。
第１のダミーパッド４４１が配置されているため、ダミーバンプ４１０を構成する金属が接合時に第１の配線層１１０に拡散しにくい。したがって、ダミーバンプ４１０を構成する金属が接合時に第１の配線層１１０に拡散することによる半導体装置１ｅの電気特性の変化が抑制される。
面４１０ａと面２１０ａとは、対向する。面４１０ａは面２１０ａと接触していない。つまり、ダミーバンプ４１０は第１の基板１０および第２の基板２０と接触していない。例えば、面４１０ａと面２１０ａとの距離は１μｍ未満である。
第１のダミーパッド４４１の厚さは、面４４１ａと面４４１ｂとの距離である。例えば、第１のダミーパッド４４１の厚さは１μｍ未満である。
接合バンプ３１０の厚さと第１の接合パッド３１１の厚さとの合計は、ダミーバンプ４１０の厚さと第１のダミーパッド４４１の厚さとの合計よりも大きい。
面４４１ａは第１のビア１１２と接触していない。このため、ダミー電極４４は、第１の配線１１１から電気的に絶縁されている。面４１０ａは面２１０ａと接触していない。このため、ダミー電極４４は、第２の配線２１１から電気的に絶縁されている。ダミー電極４４は、第１の配線１１１と第２の配線２１１との１つのみに電気的に接続されてもよい。
第１の基板１０と第２の基板２０との間に、接合電極３３とダミー電極４４とを囲むように樹脂等の絶縁体が配置されてもよい。面２１０ａと面４１０ａとの間、すなわち第２の基板２０とダミーバンプ４１０との間の少なくとも一部は樹脂等の絶縁体で満たされてもよい。面２１０ａと面４１０ａとの間、すなわち第２の基板２０とダミーバンプ４１０との間の少なくとも一部は空間であってもよい。
上記以外の点については、図８に示す構成は図３に示す構成と同様である。
接合電極３３とダミー電極４４とは、同一の工程により形成することが可能である。半導体装置１ｅの製造工程では、スパッタまたは蒸着等により第１のダミーパッド４４１が面１１０ａに形成される。その後、接合バンプ３１０とダミーバンプ４１０とが同時に形成される。一方、スパッタまたは蒸着等により第１の接合パッド３１１が面２１０ａに形成される。その後、接合工程において、接合バンプ３１０と第１の接合パッド３１１とが接続される。
第５の実施形態によれば、第１の基板１０と、第２の基板２０と、接合電極３３と、ダミー電極４４とを有する半導体装置１ｅが構成される。
第５の実施形態では、第１の基板１０と第２の基板２０との接合のために荷重の印加が開始されたとき、接合電極３３のみが荷重を受ける。このため、接合に必要な荷重の増加が抑制される。接合時に接合バンプ３１０が変形し、第２の基板２０とダミーバンプ４１０とが接触した場合、接合電極３３とダミー電極４４とによって第１の基板１０と第２の基板２０とが支えられる。したがって、第１の基板１０と第２の基板２０との変形が抑制される。接合電極３３とダミー電極４４とは、同一の工程により形成することが可能である。このため、半導体装置１ｅの製造工程を簡素化することができる。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明の各実施形態によれば、製造工程を簡素化することができる。
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１０００ａ，１０００ｂ 半導体装置
１０，６０ 第１の基板
２０，７０ 第２の基板
３０，３１，３２，３３，８０ 接合電極
４０，４１，４２，４３，４４，９０，９１ ダミー電極
１００ 第１の半導体層
１１０ 第１の配線層
１１１ 第１の配線
１１２ 第１のビア
１１３ 第１の層間絶縁膜
２００ 第２の半導体層
２１０ 第２の配線層
２１１ 第２の配線
２１２ 第２のビア
２１３ 第２の層間絶縁膜
３００，３１０ 接合バンプ
３０１，３１１ 第１の接合パッド
３０２，３１２ 第２の接合パッド
４００，４１０ ダミーバンプ
４０１，４１１，４４１ 第１のダミーパッド
４０２，４１２ 第２のダミーパッド
８００ 接合金属
８０１ 第１のバンプ
８０２ 第２のバンプ
３１１０ 第１のバリア層
３１１１ 第１の接合層
３１２０ 第２のバリア層
３１２１ 第２の接合層
４１２０ ダミーバリア層
４１２１ ダミー接合層

Claims (4)

  1. 第１の面と第１の配線とを有し、第１の半導体材料を含む第１の基板と、
    第２の面と第２の配線とを有し、第２の半導体材料を含み、前記第１の面と前記第２の面とは対向する第２の基板と、
    前記第１の面と前記第２の面との間に配置され、前記第１の配線と前記第２の配線とに電気的に接続された接合電極と、
    前記第１の面と前記第２の面との間に配置され、前記第１の配線と前記第２の配線との少なくとも一方から電気的に絶縁されたダミー電極と、
    を有し、
    前記接合電極は、
    接合バンプと、
    第３の面と第４の面とを有し、前記第３の面は前記第１の面と前記第２の面との１つと接触し、かつ、前記第４の面は前記接合バンプと接触する第１の接合パッドと、
    を有し、
    前記ダミー電極は、
    ダミーバンプと、
    第５の面と第６の面とを有し、前記第５の面は前記第１の面と前記第２の面との１つと接触する第１のダミーパッドと、
    を有し、
    前記ダミーバンプの厚さは前記接合バンプの厚さと同一であり、
    第１の条件と第２の条件との１つが満たされ、
    前記第１の条件では、前記第６の面は前記ダミーバンプと接触し、前記第１の条件では、前記第５の面の面積は前記第３の面の面積よりも小さく、前記第１の条件では、前記第１のダミーパッドの厚さは前記第１の接合パッドの厚さと同一であり、
    前記第２の条件では、前記第１のダミーパッドの厚さは前記第１の接合パッドの厚さよりも小さい
    半導体装置。
  2. 前記接合電極はさらに、第２の接合パッドを有し、
    前記第２の接合パッドは、第７の面と第８の面とを有し、前記第７の面は、前記第１の面と前記第２の面とのうち前記第３の面が接触していない面と接触し、かつ、前記第８の面は前記接合バンプと接触し、
    前記ダミー電極はさらに、第２のダミーパッドを有し、
    前記第２のダミーパッドは、第９の面と第１０の面とを有し、前記第９の面は、前記第１の面と前記第２の面とのうち前記第５の面が接触していない面と接触し、かつ、前記第１０の面は前記ダミーバンプと接触し、
    前記第２のダミーパッドの厚さは前記第２の接合パッドの厚さと同一であり、
    前記第１の条件が満たされる
    請求項１に記載の半導体装置。
  3. 前記第１の接合パッドは、
    前記第３の面を有し、前記第３の面は前記第１の面と前記第２の面との１つと接触する第１のバリア層と、
    前記第１のバリア層に積層され、前記第４の面を有し、前記第４の面は前記接合バンプと接触する第１の接合層と、
    を有し、
    前記第１のダミーパッドの厚さは、前記第１のバリア層の厚さと同一であり、
    前記第２の条件が満たされる
    請求項１に記載の半導体装置。
  4. 前記接合電極はさらに、第２の接合パッドを有し、
    前記第２の接合パッドは、
    第７の面を有し、前記第７の面は、前記第１の面と前記第２の面とのうち前記第３の面が接触していない面と接触する第２のバリア層と、
    前記第２のバリア層に積層され、第８の面を有し、前記第８の面は前記接合バンプと接触する第２の接合層と、
    を有し、
    前記ダミー電極はさらに、第２のダミーパッドを有し、
    前記第２のダミーパッドは、
    第９の面を有し、前記第９の面は、前記第１の面と前記第２の面とのうち前記第５の面が接触していない面と接触するダミーバリア層と、
    前記ダミーバリア層に積層され、第１０の面を有し、前記第１０の面は前記ダミーバンプと接触するダミー接合層と、
    を有し、
    前記ダミーバリア層の厚さは前記第２のバリア層の厚さと同一であり、
    前記ダミー接合層の厚さは前記第２の接合層の厚さと同一である
    請求項３に記載の半導体装置。
JP2016572989A 2015-02-04 2015-02-04 半導体装置 Active JP6470320B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/053072 WO2016125264A1 (ja) 2015-02-04 2015-02-04 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016125264A1 true JPWO2016125264A1 (ja) 2017-11-09
JP6470320B2 JP6470320B2 (ja) 2019-02-13

Family

ID=56563628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016572989A Active JP6470320B2 (ja) 2015-02-04 2015-02-04 半導体装置

Country Status (3)

Country Link
US (1) US9978723B2 (ja)
JP (1) JP6470320B2 (ja)
WO (1) WO2016125264A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3069128B1 (fr) * 2017-07-13 2020-06-26 Safran Electronics & Defense Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2006060262A (ja) * 2005-11-14 2006-03-02 Rohm Co Ltd 半導体装置
JP2013211380A (ja) * 2012-03-30 2013-10-10 Olympus Corp ウェハ積層体および半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US6724084B1 (en) * 1999-02-08 2004-04-20 Rohm Co., Ltd. Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
JP2003100803A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6919642B2 (en) * 2002-07-05 2005-07-19 Industrial Technology Research Institute Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
US8035225B2 (en) * 2004-12-28 2011-10-11 Panasonic Corporation Semiconductor chip assembly and fabrication method therefor
US7215026B2 (en) * 2005-04-14 2007-05-08 Samsung Electonics Co., Ltd Semiconductor module and method of forming a semiconductor module
KR100924552B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR20120018894A (ko) * 2010-08-24 2012-03-06 삼성전자주식회사 패키지 기판 및 이를 갖는 플립 칩 패키지
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
US8912649B2 (en) * 2011-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
JP2013110151A (ja) * 2011-11-17 2013-06-06 Elpida Memory Inc 半導体チップ及び半導体装置
KR20130110959A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 반도체 패키지
JP2013247273A (ja) * 2012-05-28 2013-12-09 Ps4 Luxco S A R L 半導体装置の製造方法およびその方法により製造された半導体装置
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP2014072487A (ja) 2012-10-01 2014-04-21 Panasonic Corp 半導体装置およびその製造方法
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2006060262A (ja) * 2005-11-14 2006-03-02 Rohm Co Ltd 半導体装置
JP2013211380A (ja) * 2012-03-30 2013-10-10 Olympus Corp ウェハ積層体および半導体装置

Also Published As

Publication number Publication date
WO2016125264A1 (ja) 2016-08-11
US20170309599A1 (en) 2017-10-26
JP6470320B2 (ja) 2019-02-13
US9978723B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
JP5663607B2 (ja) 半導体装置
TWI566356B (zh) 封裝結構及其製造方法
JP2023054250A (ja) 半導体装置
TW201528427A (zh) 與互補式金屬氧化物半導體相容的晶圓接合層及製程
JP7234432B2 (ja) 半導体装置
JP2007115922A (ja) 半導体装置
JP2018129475A (ja) 半導体装置及びその製造方法
JP2014072487A (ja) 半導体装置およびその製造方法
JP2016012650A (ja) 半導体装置
JP2011222738A (ja) 半導体装置の製造方法
CN100456466C (zh) 半导体装置
JP2012195328A (ja) 半導体装置およびその製造方法
JP2016025107A (ja) 半導体装置、および半導体装置の製造方法
JP6470320B2 (ja) 半導体装置
US8847391B2 (en) Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking
KR100813623B1 (ko) 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
JP2009176833A (ja) 半導体装置とその製造方法
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
TWI409933B (zh) 晶片堆疊封裝結構及其製法
JP5922331B2 (ja) 半導体装置の配線構造及びその製造方法
TW201601272A (zh) 封裝結構
JP2006210802A (ja) 半導体装置
JP2006318989A (ja) 半導体装置
JP6250788B2 (ja) 半導体装置
JP2002246411A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190117

R151 Written notification of patent or utility model registration

Ref document number: 6470320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250