KR100924552B1 - 반도체 패키지용 기판 및 이를 갖는 반도체 패키지 - Google Patents

반도체 패키지용 기판 및 이를 갖는 반도체 패키지 Download PDF

Info

Publication number
KR100924552B1
KR100924552B1 KR1020070123766A KR20070123766A KR100924552B1 KR 100924552 B1 KR100924552 B1 KR 100924552B1 KR 1020070123766 A KR1020070123766 A KR 1020070123766A KR 20070123766 A KR20070123766 A KR 20070123766A KR 100924552 B1 KR100924552 B1 KR 100924552B1
Authority
KR
South Korea
Prior art keywords
connection pad
dummy
solder
disposed
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070123766A
Other languages
English (en)
Other versions
KR20090056560A (ko
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40674908&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100924552(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070123766A priority Critical patent/KR100924552B1/ko
Priority to TW097111222A priority patent/TWI353049B/zh
Priority to US12/059,141 priority patent/US8581397B2/en
Priority to JP2008113180A priority patent/JP2009135403A/ja
Priority to CN200810212973.6A priority patent/CN101447471B/zh
Publication of KR20090056560A publication Critical patent/KR20090056560A/ko
Application granted granted Critical
Publication of KR100924552B1 publication Critical patent/KR100924552B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

반도체 패키지용 기판 및 이를 갖는 반도체 패키지가 개시되어 있다. 반도체 패키지용 기판은 기판 몸체, 상기 기판 몸체의 표면에 지정된 간격으로 병렬 배치된 복수개의 접속 패드들을 포함하는 접속 패드 그룹, 상기 접속 패드 그룹의 양쪽에 각각 배치된 더미 접속 패드 및 상기 기판 몸체를 덮고, 상기 더미 접속 패드와 상기 접속 패드 그룹들은 노출하는 개구를 갖는 솔더 레지스트 패턴을 포함한다. 범프를 갖는 반도체 칩을 기판에 형성된 접속 패드에 배치된 솔더에 범핑할 때 각 솔더의 부피가 서로 달라 발생하던 범핑 불량을 방지하는 효과를 갖는다.

Description

반도체 패키지용 기판 및 이를 갖는 반도체 패키지{SUBSTRATE FOR SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE HAVING THE SAME}
본 발명은 반도체 패키지용 기판 및 이를 갖는 반도체 패키지에 관한 것이다.
최근 들어, 반도체 제조 기술의 개발에 따라, 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체 소자를 갖는 반도체 패키지들이 개발되고 있다.
반도체 패키지는 순도 높은 실리콘으로 이루어진 웨이퍼 상에 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅 공정 및 양품 반도체 칩을 패키징하는 패키징 공정 등을 통해 제조된다.
최근에는 반도체 패키지의 사이즈가 반도체 칩 사이즈의 약 100% 내지 105%에 불과한 칩 스케일 패키지(chip scale package)가 개발되고 있다.
칩 스케일 패키지의 하나인 플립 칩 패키지(fiip chip package)는 리드 프레임을 사용하지 않고 반도체 칩의 범프를 기판의 접속 패드에 전기적으로 직접 연결하여 반도체 패키지의 부피를 크게 감소 시킨다.
최근 들어, 반도체 칩의 집적도가 향상됨에 따라 범프의 개수는 점차 증가 되고 이로 인해 범프들 사이의 간격 역시 크게 감소 되고 있다.
최근에는 기판에 미세 피치를 갖는 복수개의 접속 패드들을 병렬 방식으로 배치하고, 접속 패드들을 덮는 솔더 레지스트막을 형성한 후, 솔더 레지스트막을 패터닝 하여 복수개의 접속 패드들을 함께 노출하는 하나의 개구를 형성한 후, 개구에 접속 패드들을 덮는 솔더 페이스트막을 형성한다. 솔더 페이스트막을 형성한 후, 솔더 페이스트막을 용융시켜 솔더 페이스트에 포함된 솔더가 접속 패드로 모이는 현상을 이용하여 미세 피치를 갖는 접속 패드상에 솔더 패턴을 형성한다.
그러나 상술한 방법에 의하여 솔더 패턴을 형성할 경우, 기판상에 배치된 접속 패드들 중 최외곽에 배치된 접속 패드 상에 배치된 솔더 패턴의 부피 및 최외곽 접속 패드들을 제외한 나머지 접속 패드들 상에 배치된 솔더 패턴의 부피가 서로 다르다는 것이다.
이와 같은 문제점은 솔더 레지스트막에 형성된 개구의 형성 위치의 오차에 의하여 발생 된다.
물론, 솔더 레지스트막의 개구의 위치를 정밀하게 제어함으로써 최외곽에 배치된 접속 패드 상에 배치되는 솔더의 부피 역시 정밀하게 제어할 수 있다.
그러나, 솔더 레지스트막의 개구를 형성할 때 발생 될 수밖에 없는 개구 형성 위치 오차를 감안하였을 때, 단지 솔더 레지스트막의 개구의 위치만으로 최외각에 배치된 접속 패드 상에 배치되는 솔더 패턴의 부피를 정밀하게 제어하기 어려우며, 이로 인해 반도체 칩의 범프를 접속 패드에 범핑(bumping)할 때 빈번한 불량이 발생 되고 있다.
본 발명의 하나의 목적은 반도체 칩의 범프들과 전기적으로 접속되는 접속 패드들 중 최외곽에 배치된 접속 패드에 배치되는 솔더 패턴의 형성 불량을 방지할 수 있는 반도체 패키지용 기판을 제공한다.
본 발명의 다른 목적은 상기 반도체 패키지용 기판을 갖는 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지용 기판은 기판 몸체, 상기 기판 몸체의 표면에 지정된 간격으로 병렬 배치된 복수개의 접속 패드들을 포함하는 접속 패드 그룹, 상기 접속 패드 그룹의 양쪽에 각각 배치된 더미 접속 패드 및 상기 기판 몸체를 덮고, 상기 더미 접속 패드와 상기 접속 패드 그룹들은 노출하는 개구를 갖는 솔더 레지스트 패턴을 포함한다.
반도체 패키지용 기판은 상기 접속 패드들에는 솔더 패턴이 배치되고 및 상기 더미 접속 패드 상에는 더미 솔더 패턴이 배치된다.
반도체 패키지용 기판은 상기 솔더 패턴들은 균일한 제1 부피를 갖고, 상기 더미 솔더 패턴들은 제1 부피와 다른 제2 부피를 갖는다.
반도체 패키지용 기판은 인접한 상기 접속 패드들 및 상기 접속 패드와 인접하게 배치된 더미 접속 패드들은 동일한 간격으로 이격된다.
반도체 패키지용 기판은 상기 더미 접속 패드 및 상기 접속 패드는 실질적으로 동 일한 사이즈를 갖는다.
본 발명에 따른 반도체 패키지는 기판 몸체, 상기 기판 몸체의 표면에 지정된 간격으로 복수개가 병렬 배치된 접속 패드들을 포함하는 접속 패드 그룹, 상기 접속 패드와 인접하게 배치된 더미 접속 패드 및 상기 더미 접속 패드와 상기 접속 패드 그룹들을 노출하는 개구를 갖는 솔더 레지스트 패턴을 포함하는 기판, 상기 각 접속 패드들에 배치된 솔더 패턴, 상기 각 더미 접속 패드들에 배치된 더미 솔더 패턴 및 상기 솔더 패턴과 전기적으로 접속되는 범프를 갖는 반도체 칩을 포함한다.
반도체 패키지는 인접한 상기 접속 패드들 및 상기 접속 패드와 인접한 상기 더미 접속 패드는 동일한 간격으로 배치된다.
반도체 패키지는 상기 인접한 상기 접속 패드들 및 상기 접속 패드와 인접한 상기 더미 접속 패드는 서로 다른 간격으로 배치된다.
반도체 패키지는 상기 각 솔더 패턴은 제1 부피를 갖고, 상기 각 더미 솔더 패턴은 제2 부피를 갖는다.
반도체 패키지의 상기 각 솔더 패턴 및 상기 각 더미 솔더 패턴은 동일한 부피를 갖는다.
반도체 패키지는 상기 접속 패드 및 상기 더미 접속 패드는 실질적으로 동일한 사이즈를 갖는다.
본 발명에 따르면, 범프를 갖는 반도체 칩을 기판에 형성된 접속 패드에 배 치된 솔더에 범핑할 때 각 솔더의 부피가 서로 달라 발생하던 범핑 불량을 방지하는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지용 기판 및 이를 갖는 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 반도체 패키지용 기판을 도시한 평면도이다. 도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 반도체 패키지용 기판(100)은 기판 몸체(110), 접속 패드 그룹(120), 더미 접속 패드(130) 및 솔더 레지스트 패턴(140)을 포함한다.
기판 몸체(110)는, 예를 들어, 플레이트 형상을 갖는 인쇄회로기판(PCB)일 수 있다. 플레이트 형상을 갖는 기판 몸체(110)는, 제1 면(112) 및 제1 면(112)과 대향하는 제2 면(114)을 포함한다.
접속 패드 그룹(120)은 기판 몸체(110)의 제1 면(112) 상에 배치되며, 접속 패드 그룹(120)은 복수개의 접속 패드(122)들을 포함한다. 복수개의 접속 패드(122)들은 제1 면(112) 상에 상호 평행하게 배치될 수 있고, 각 접속 패드(122)들은, 평면상에서 보았을 때, 바(bar) 형상을 갖는다.
접속 패드 그룹(120)에 포함된 각 접속 패드(122)들은 기판 몸체(110)의 제1 면(112)과 대향 하는 제2 면(114) 상에 형성된 볼 랜드(미도시)와 전기적으로 연결될 수 있다. 볼 랜드 상에는 솔더볼(미도시)이 전기적으로 접속될 수 있다.
접속 패드 그룹(120)에 포함된 각 접속 패드(122)들은 동일한 간격 D3으로 이격되고, 동일한 간격 D3으로 이격 된 각 접속 패드(122)들은 모두 동일한 사이즈를 갖는다. 예를 들어, 동일한 간격 D3으로 이격 된 각 접속 패드(122)들은 동일한 폭 W1을 갖는다.
더미 접속 패드(130)들은 기판 몸체(110)의 제1 면(112) 상에 배치된다. 더미 접속 패드(130)들은 접속 패드 그룹(120)의 양쪽에 각각 배치된다. 더미 접속 패드(130)들은, 예를 들어, 접속 패드 그룹(120)의 양쪽에 하나씩 형성된다. 이와 다르게, 더미 접속 패드(130)들은 접속 패드 그룹(120)에 포함된 접속 패드(122) 사이에 배치되어도 무방하다.
더미 접속 패드(130)들은 기판 몸체(110)의 제1 면(112) 상에 섬(island) 형상으로 배치된다. 즉, 더미 접속 패드(130)들은, 예를 들어, 볼 랜드 또는 접속 패드(122)와 전기적으로 연결되지 않는다. 이와 다르게, 더미 접속 패드(130)들은 볼 랜드 또는 접속 패드(122)와 전기적으로 연결될 수도 있다.
접속 패드 그룹(120)의 양쪽에 배치된 각 더미 접속 패드(130)들은 접속 패드 그룹(120)에 포함된 접속 패드(122)들 중 최외곽에 배치된 접속 패드(122a)에 대하여 접속 패드(122)들 사이의 간격으로 정의된 상기 D3의 간격으로 이격 된다. 더미 접속 패드(130)는 각 접속 패드(122)와 동일한 형상을 가질 수 있다. 예를 들어, 각 더미 접속 패드(130)들은 접속 패드(122)와 동일한 폭 W1을 갖는다. 이와 다르게, 더미 접속 패드(130)는 각 접속 패드(122)와 다른 형상을 가질 수 있다.
접속 패드(122)들을 갖는 접속 패드 그룹(120) 및 더미 접속 패드(130)가 형성된 기판 몸체(110)의 제1 면(112) 상에는 접속 패드(122)들 및 더미 접속 패드(130)를 노출하는 개구(142)를 갖는 솔더 레지스트 패턴(140)이 형성된다.
솔더 레지스트 패턴(140)의 개구(142)는 솔더 레지스트 패턴(140)에 개구(142)를 형성하는 장비의 공정 편차에 따라서 개구(142)의 형성 위치가 변경될 수 있고, 이로 인해 접속 패드 그룹(120)의 양쪽에 배치된 각 더미 접속 패드(122)의 바깥쪽에 배치되는 개구(142a, 142b)들의 개구 면적은 서로 다를 수 있다.
예를 들어, 도 1의 접속 패드 그룹(120)의 왼쪽에 배치된 개구(142a)의 개구 면적은 도 1의 접속 패드 그룹(120)의 오른쪽에 배치된 개구(142b)의 개구 면적보다 작게 형성된다.
도 1 및 도 2를 다시 참조하면, 접속 패드(122) 상에는 솔더 패턴(125)이 배치되고, 더미 접속 패드(130) 상에는 더미 솔더 패턴(135)이 각각 배치된다.
각 접속 패드(122) 상에 배치된 솔더 패턴(125)은 모두 실질적으로 동일한 제1 부피를 갖는다.
본 실시예에서, 각 접속 패드(122) 상에 제1 부피를 갖는 솔더 패턴(125)이 형성되는 것은 접속 패드 그룹(120)의 양쪽에 배치된 더미 접속 패드(130) 때문이다.
한편, 접속 패드 그룹(120)의 양쪽에 배치된 각 더미 접속 패드(130)의 바깥쪽의 개구(142a, 142b)들의 개구 면적이 서로 다르기 때문에 더미 접속 패드(130) 들 상에 배치된 더미 솔더 패턴(135)은 제1 부피와 다른 제2 부피를 갖는다. 또한, 접속 패드 그룹(120)의 양쪽에 각각 배치된 더미 솔더 패턴(135)들은 서로 다른 부피를 가질 수 있다. 이와 다르게, 더미 솔더 패턴(135)들은 모두 동일한 제1 부피를 가질 수 있다.
본 실시예에서, 반도체 칩의 범프와 전기적으로 접속되는 부분은 접속 패드(122)이고, 더미 접속 패드(130)는 반도체 칩의 범프와 전기적으로 연결되지 않기 때문에 더미 접속 패드(130) 상에 배치된 더미 솔더 패턴(135)의 부피가 서로 다르더라도 반도체 칩의 범프 접속 불량은 발생 되지 않는다.
도 3은 본 발명의 일실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 3을 참조하면, 반도체 패키지(300)는 기판(100) 및 반도체 칩(200)을 포함한다.
기판(100)은 기판 몸체(110)를 포함한다. 예를 들어, 기판 몸체(110)는 플레이트 형상을 갖는 인쇄회로기판(PCB)일 수 있다. 플레이트 형상을 갖는 기판 몸체(110)는, 제1 면(112) 및 제1 면(112)과 대향 하는 제2 면(114)을 포함한다.
기판 몸체(110)의 제1 면(112) 상에는 접속 패드 그룹(120)이 배치된다. 접속 패드 그룹(120)은 복수개의 접속 패드(122)들을 포함한다. 접속 패드(122)들은 제1 면(112) 상에 복수개가 상호 평행하게 배치될 수 있다.
접속 패드 그룹(120)에 포함된 각 접속 패드(122)들은 기판 몸체(110)의 제1 면(112)과 대향 하는 제2 면(114) 상에 형성된 볼 랜드(미도시)와 전기적으로 연결될 수 있다. 볼 랜드 상에는 솔더볼(미도시)이 전기적으로 접속될 수 있다.
예를 들어, 접속 패드 그룹(120)에 포함된 각 접속 패드(122)들은 동일한 간격 D3으로 이격 되고, 동일한 간격 D3으로 이격 된 각 접속 패드(122)들은 모두 동일한 사이즈를 갖는다. 예를 들어, 동일한 간격 D3으로 이격 된 각 접속 패드(122)들은 동일한 폭 W1을 갖는다.
더미 접속 패드(130)들은 기판 몸체(110)의 제1 면(112) 상에 배치된다. 더미 접속 패드(130)들은, 예를 들어, 접속 패드 그룹(120)의 양쪽에 각각 배치된다. 더미 접속 패드(130)들은 접속 패드 그룹(120)의 양쪽에, 예를 들어, 각각 하나가 배치된다.
더미 접속 패드(130)들은 기판 몸체(110)의 제1 면(112) 상에 섬 형상으로 배치된다. 즉, 더미 접속 패드(130)들은, 예를 들어, 볼 랜드 또는 접속 패드와 전기적으로 연결되지 않는다. 이와 다르게, 더미 접속 패드(130)들은 볼 랜드 또는 접속 패드(122)와 전기적으로 연결될 수도 있다.
접속 패드 그룹(120)의 양쪽에 배치된 각 더미 접속 패드(130)들은 접속 패드 그룹(120)에 포함된 접속 패드(122)들 중 최외곽에 배치된 접속 패드(122a)에 대하여 접속 패드(122)들 사이의 간격인 상기 D3의 간격으로 이격 되고, 더미 접속 패드(130)는 각 접속 패드(122)와 동일한 형상을 갖는다. 예를 들어, 각 더미 접속 패드(130)들은 접속 패드(122)와 동일한 폭 W1을 갖는다.
접속 패드(122)들을 갖는 접속 패드 그룹(120) 및 더미 접속 패드(130)가 형성된 기판 몸체(110)의 제1 면(112) 상에는 접속 패드(122)들 및 더미 접속 패드(130)를 노출하는 개구(142)를 갖는 솔더 레지스트 패턴(140)이 형성된다.
솔더 레지스트 패턴(140)의 개구(142)는 솔더 레지스트 패턴(140)에 개구(142)를 형성하는 장비의 공정 편차에 따라서 개구(142)의 형성 위치가 변경될 수 있고, 이로 인해 접속 패드 그룹(120)의 양쪽에 배치된 각 더미 접속 패드(122)의 바깥쪽의 개구(142a, 142b)들의 개구 면적은 서로 다를 수 있다. 예를 들어, 도 1의 접속 패드 그룹(120)의 왼쪽에 배치된 개구(142a)의 개구 면적은 도 1의 접속 패드 그룹(120)의 오른쪽에 배치된 개구(142b)의 개구 면적보다 작게 형성된다.
접속 패드(122) 상에는 솔더 패턴(125)이 배치되고, 더미 접속 패드(130) 상에는 더미 솔더 패턴(135)이 배치된다.
각 접속 패드(122) 상에 배치된 솔더 패턴(125)은 모두 실질적으로 동일한 제1 부피를 갖는다. 각 접속 패드(122) 상에 배치된 솔더 패턴(125)들이 모두 동일한 제1 부피를 갖는다. 본 실시예에서, 각 접속 패드(122) 상에 제1 부피를 갖는 솔더 패턴(125)이 형성되는 것은 접속 패드 그룹(120)의 양쪽에 배치된 더미 접속 패드(130) 때문이다.
한편, 접속 패드 그룹(120)의 양쪽에 배치된 각 더미 접속 패드(130)의 바깥쪽의 개구(142a, 142b)들의 개구 면적이 서로 다르기 때문에 더미 접속 패드(130)들 상에 배치된 더미 솔더 패턴(135)은 제1 부피와 다른 제2 부피를 갖는다. 또한, 접속 패드 그룹(120)의 양쪽에 각각 배치된 더미 솔더 패턴(135)들은 서로 다른 부피를 갖는다.
반도체 칩(200)은 반도체 칩 몸체(210)를 갖는다. 반도체 칩 몸체(210)는 직육면체 형상을 갖고, 반도체 칩 몸체(210)는 상면(212) 및 상면(212)과 대향 하는 하면(214)을 포함한다.
반도체 칩(200)의 하면(214)에는 본딩 패드(220)들이 배치된다. 본 실시예에서, 본딩 패드(220)의 위치는, 예를 들어, 기판(100)의 접속 패드 그룹(120)의 각 접속 패드(122)와 대응한다.
본딩 패드(220) 상에는 범프(230)가 배치된다. 범프(230)는, 예를 들어, 솔더 또는 금(gold)을 포함할 수 있다. 본 실시에에서, 범프(230)는 선택적으로 기판(100)의 접속 패드 그룹(120)에 포함된 접속 패드(122)와 전기적으로 연결된다. 이때, 접속 패드 그룹(120)에 포함된 각 접속 패드(122) 상에 배치된 솔더 패턴(125)은 모두 균일한 부피 및 형상을 갖기 때문에 범프(230) 및 솔더 패턴(125)이 접속될 때 솔더 패턴(125)의 형상 및 부피차이에 따라 발생 되는 범핑(bumping) 불량을 방지할 수 있다.
이상에서 상세하게 설명한 바에 의하면 범프를 갖는 반도체 칩을 기판에 형성된 접속 패드에 배치된 솔더에 범핑할 때 각 솔더의 부피가 서로 달라 발생하던 범핑 불량을 방지하는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 반도체 패키지용 기판을 도시한 평면도이다.
도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 3은 본 발명의 일실시예에 의한 반도체 패키지를 도시한 단면도이다.

Claims (11)

  1. 기판 몸체;
    상기 기판 몸체의 표면에 복수개가 병렬 배치되며 솔더 패턴이 배치된 바(bar) 형상의 접속 패드들을 포함하는 접속 패드 그룹;
    상기 접속 패드 그룹의 일측에 배치되며 제1 더미 솔더 패턴을 갖고 상기 접속 패드와 동일한 형상을 갖는 제1 더미 접속 패드, 상기 일측과 대향 하는 상기 접속 패드 그룹의 타측에 배치되며 상기 접속 패드와 동일한 형상을 갖는 제2 더미 솔더 패턴이 배치된 제2 더미 접속 패드; 및
    상기 기판 몸체를 덮고, 상기 접속 패드들 및 상기 제1 및 제2 더미 솔더 패턴들을 노출하는 개구를 갖는 솔더 레지스트 패턴을 포함하며,
    상기 제1 및 제2 더미 솔더 패턴들의 부피는 상기 개구 중 상기 제1 더미 접속 패드 바깥쪽에 형성된 제1 개구 면적 및 상기 개구 중 상기 제2 더미 접속 패드 바깥쪽에 형성된 제2 개구 면적에 대응하는 부피를 갖는 것을 특징으로 하는 반도체 패키지용 기판.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 더미 접속 패드 및 상기 제1 더미 접속 패드와 인접한 접속 패드가 이루는 간격 및 상기 제2 더미 접속 패드 및 상기 제2 더미 접속 패드와 인접한 접속 패드가 이루는 간격은 동일한 것을 특징으로 하는 반도체 패키지용 기판.
  5. 제1항에 있어서,
    상기 제1 및 제2 더미 접속 패드들 및 상기 접속 패드는 동일한 사이즈를 갖는 것을 특징으로 하는 반도체 패키지용 기판.
  6. 기판 몸체, 상기 기판 몸체의 표면에 복수개가 병렬 배치되며 솔더 패턴이 배치된 바(bar) 형상의 접속 패드들을 포함하는 접속 패드 그룹, 상기 접속 패드 그룹의 일측에 배치되며 제1 더미 솔더 패턴을 갖고 상기 접속 패드와 동일한 형상을 갖는 제1 더미 접속 패드, 상기 일측과 대향 하는 상기 접속 패드 그룹의 타측에 배치되며 상기 접속 패드와 동일한 형상을 갖는 제2 더미 솔더 패턴이 배치된 제2 더미 접속 패드 및 상기 기판 몸체를 덮고, 상기 접속 패드들 및 상기 제1 및 제2 더미 솔더 패턴들을 노출하는 개구를 갖는 솔더 레지스트 패턴을 포함하며, 상기 제1 및 제2 더미 솔더 패턴들의 부피는 상기 개구 중 상기 제1 더미 접속 패드 바깥쪽에 형성된 제1 개구 면적 및 상기 개구 중 상기 제2 더미 접속 패드 바깥쪽에 형성된 제2 개구 면적에 대응하는 부피를 갖는 기판; 및
    상기 각 솔더 패턴들과 전기적으로 접속되는 범프를 갖는 반도체 칩을 포함하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 제1 더미 접속 패드 및 상기 제1 더미 접속 패드와 인접한 접속 패드가 이루는 간격 및 상기 제2 더미 접속 패드 및 상기 제2 더미 접속 패드와 인접한 접속 패드가 이루는 간격은 동일한 것을 특징으로 하는 반도체 패키지.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제6항에 있어서,
    상기 제1 및 제2 더미 접속 패드들 및 상기 접속 패드는 동일한 사이즈를 갖는 것을 특징으로 하는 반도체 패키지용 기판.
KR1020070123766A 2007-11-30 2007-11-30 반도체 패키지용 기판 및 이를 갖는 반도체 패키지 Expired - Fee Related KR100924552B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070123766A KR100924552B1 (ko) 2007-11-30 2007-11-30 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
TW097111222A TWI353049B (en) 2007-11-30 2008-03-28 Substrate for semiconductor package with improved
US12/059,141 US8581397B2 (en) 2007-11-30 2008-03-31 Substrate for semiconductor package with improved bumping of chip bumps and contact pads and semiconductor package having the same
JP2008113180A JP2009135403A (ja) 2007-11-30 2008-04-23 半導体パッケージ用基板およびこれを有する半導体パッケージ
CN200810212973.6A CN101447471B (zh) 2007-11-30 2008-09-17 用于半导体封装的基板及使用该基板的半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123766A KR100924552B1 (ko) 2007-11-30 2007-11-30 반도체 패키지용 기판 및 이를 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20090056560A KR20090056560A (ko) 2009-06-03
KR100924552B1 true KR100924552B1 (ko) 2009-11-02

Family

ID=40674908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123766A Expired - Fee Related KR100924552B1 (ko) 2007-11-30 2007-11-30 반도체 패키지용 기판 및 이를 갖는 반도체 패키지

Country Status (5)

Country Link
US (1) US8581397B2 (ko)
JP (1) JP2009135403A (ko)
KR (1) KR100924552B1 (ko)
CN (1) CN101447471B (ko)
TW (1) TWI353049B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5264585B2 (ja) * 2009-03-24 2013-08-14 パナソニック株式会社 電子部品接合方法および電子部品
US8546925B2 (en) * 2011-09-28 2013-10-01 Texas Instruments Incorporated Synchronous buck converter having coplanar array of contact bumps of equal volume
JP6157356B2 (ja) * 2011-11-10 2017-07-05 シチズン時計株式会社 光集積デバイス
JP6470320B2 (ja) * 2015-02-04 2019-02-13 オリンパス株式会社 半導体装置
CN105486333B (zh) * 2015-11-19 2018-08-24 业成光电（深圳）有限公司 改善窄线距接合垫压合错位之感测器结构
US9640459B1 (en) * 2016-01-04 2017-05-02 Infineon Technologies Ag Semiconductor device including a solder barrier
US12476223B2 (en) * 2021-03-18 2025-11-18 Taiwan Semiconducotr Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
KR20240001780A (ko) 2022-06-27 2024-01-04 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042033A (ko) * 2000-11-29 2002-06-05 윤종용 솔더 범프를 포함하는 반도체 소자 및 그 형성방법
JP2003218542A (ja) * 2002-01-25 2003-07-31 Dainippon Printing Co Ltd 多層配線基板多面付け体およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795600B2 (ja) 1996-12-24 2006-07-12 イビデン株式会社 プリント配線板
JP3610239B2 (ja) 1998-08-31 2005-01-12 京セラ株式会社 半導体素子搭載用配線基板およびその実装構造
US7004644B1 (en) 1999-06-29 2006-02-28 Finisar Corporation Hermetic chip-scale package for photonic devices
JP4041649B2 (ja) 2000-10-26 2008-01-30 松下電器産業株式会社 電子部品の実装方法及び電子部品実装体
ES1049384Y (es) * 2001-06-12 2002-09-01 Figueras Int Seating Sa Respaldo para butacas perfeccionado.
JP4082220B2 (ja) 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP3804649B2 (ja) * 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置
WO2005052666A1 (ja) 2003-11-27 2005-06-09 Ibiden Co., Ltd. Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JP4477966B2 (ja) 2004-08-03 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006053266A (ja) 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
US20060055032A1 (en) * 2004-09-14 2006-03-16 Kuo-Chin Chang Packaging with metal studs formed on solder pads
JP2006229189A (ja) 2005-01-19 2006-08-31 Seiko Epson Corp 光素子およびその製造方法、並びに、光モジュールおよびその製造方法
US20070069378A1 (en) * 2005-04-15 2007-03-29 Chang-Yong Park Semiconductor module and method of forming a semiconductor module
TWI270327B (en) 2005-11-10 2007-01-01 Phoenix Prec Technology Corp Circuit board with optical component embedded therein
TWI286829B (en) 2006-01-17 2007-09-11 Via Tech Inc Chip package
US7783141B2 (en) * 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042033A (ko) * 2000-11-29 2002-06-05 윤종용 솔더 범프를 포함하는 반도체 소자 및 그 형성방법
JP2003218542A (ja) * 2002-01-25 2003-07-31 Dainippon Printing Co Ltd 多層配線基板多面付け体およびその製造方法

Also Published As

Publication number Publication date
CN101447471B (zh) 2014-06-11
CN101447471A (zh) 2009-06-03
JP2009135403A (ja) 2009-06-18
US8581397B2 (en) 2013-11-12
KR20090056560A (ko) 2009-06-03
TWI353049B (en) 2011-11-21
TW200924142A (en) 2009-06-01
US20090140422A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
KR100924552B1 (ko) 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR100587851B1 (ko) 반도체 장치의 제조방법
US8399355B2 (en) Stacked semiconductor package and method for manufacturing the same
US7071574B1 (en) Semiconductor device and its wiring method
US7884472B2 (en) Semiconductor package having substrate ID code and its fabricating method
US9177899B2 (en) Semiconductor package and method for fabricating base for semiconductor package
JP5795196B2 (ja) 半導体パッケージ
KR20080046021A (ko) 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
KR102573760B1 (ko) 반도체 패키지
KR100601762B1 (ko) 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법
JP2000040676A (ja) 半導体装置の製造方法
KR20220077751A (ko) 인쇄회로기판 및 전자부품 패키지
JP3988679B2 (ja) 半導体基板
KR100652440B1 (ko) 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
US20060006529A1 (en) Semiconductor package and method for manufacturing the same
CN112397476B (zh) 半导体器件
TWI834356B (zh) 承載結構
TWI836657B (zh) 底膠測試裝置
US12417972B2 (en) Semiconductor package
KR100855268B1 (ko) 반도체 패키지 및 그의 제조 방법
KR100196286B1 (ko) 반도체 금속 범프의 제조 방법
KR20050009035A (ko) 일회용 마스크를 이용한 솔더 볼 형성 방법
KR100959603B1 (ko) 웨이퍼 레벨 패키지의 제조 방법
KR20160008051A (ko) 패키지 기판 및 반도체 패키지의 제조방법
KR20010068589A (ko) 칩 스캐일 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20131027

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131027

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301