KR20220077751A - 인쇄회로기판 및 전자부품 패키지 - Google Patents

인쇄회로기판 및 전자부품 패키지 Download PDF

Info

Publication number
KR20220077751A
KR20220077751A KR1020200166989A KR20200166989A KR20220077751A KR 20220077751 A KR20220077751 A KR 20220077751A KR 1020200166989 A KR1020200166989 A KR 1020200166989A KR 20200166989 A KR20200166989 A KR 20200166989A KR 20220077751 A KR20220077751 A KR 20220077751A
Authority
KR
South Korea
Prior art keywords
insulating layer
external connection
connection pad
layer
wiring pattern
Prior art date
Application number
KR1020200166989A
Other languages
English (en)
Inventor
이상민
조영일
나종석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200166989A priority Critical patent/KR20220077751A/ko
Priority to US17/196,641 priority patent/US11688674B2/en
Priority to CN202110618365.0A priority patent/CN114585147A/zh
Publication of KR20220077751A publication Critical patent/KR20220077751A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92227—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시의 일 실시예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 일면에 매립되고, 외부 노출면이 상기 제1 절연층의 일면과 실질적으로 동일한 높이에 위치하는 외부접속패드; 상기 제1 절연층의 타면에 배치되고, 일면이 상기 제1 절연층의 타면과 접하는 제2 절연층; 및 상기 제2 절연층에 매립되고, 상기 제2 절연층의 일면으로 노출되어 상기 외부접속패드의 외부 노출면의 타면과 접하는 제1 배선패턴을 포함할 수 있다.

Description

인쇄회로기판 및 전자부품 패키지{PRINTED CIRCUIT BOARDAND AND ELECTRONIC COMPONENT PACKAGE}
본 개시는 인쇄회로기판 및 이를 포함하는 전자부품 패키지에 관한 것이다.
반도체 칩의 노드의 피치가 축소됨에 따라 반도체 칩과 연결되는 인쇄회로기판에 형성된 접속패드의 피치도 미세화되고 있다. 또한 모바일 등 소형 전자제품에 적용되기 위한 인쇄회로기판은 전자제품 두께의 제한으로 원칩(one chip), 스택칩(stack chip)으로 된 반도체 칩을 실장하여 패키징된다.
미세한 피치 간격을 가지는 접속패드를 가진 인쇄회로기판을 얇은 두께로 제조하기 위한 인쇄회로기판의 제조방법으로 매립패턴형기판(Embeded Trace Substrate; ETS) 공법이 있으며, 이로 제조된 인쇄회로기판이 상용화되고 있다.
ETS 공법으로 제조된 인쇄회로기판의 와이어 본딩 패드와 와이어 본딩 패드가 매립되는 절연층이 플랫하지 못하여 와이어 본딩 패드에 연결되는 칩의 본딩 능력이 좋지 않다.
전자제품 두께의 제약이 있는 상황에서 극히 미세화 된 칩 노드와 연결되는 와이어 본딩 패드의 피치를 미세화하여 동일면적당 와이어 본딩 패드의 개수를 늘릴 수 있는 기술의 제공이 요구된다.
본 개시의 여러 목적 중 하나는, 외부접속패드와 외부접속패드가 매립되는 절연층이 플랫한 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 하나는, 하나의 절연층 내에 다른 배선패턴 없이 외부접속패드만 형성되고, 외부접속패드와 연결되는 배선패턴은 다른 절연층으로 형성되어, 하나의 절연층 내에 초미세 피치로 형성되는 외부접속패드를 포함하는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 하나는, 하나의 절연층 내에 다른 배선패턴 없이 외부접속패드가 미세피치로 형성되는 인쇄회로기판을 포함하는 전자부품 패키지를 제공하는 것이다.
본 개시의 일 실시예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 일면에 매립되고, 외부 노출면이 상기 제1 절연층의 일면과 실질적으로 동일한 높이에 위치하는 외부접속패드; 상기 제1 절연층의 타면에 배치되고, 일면이 상기 제1 절연층의 타면과 접하는 제2 절연층; 및 상기 제2 절연층에 매립되고, 상기 제2 절연층의 일면으로 노출되어 상기 외부접속패드의 외부 노출면의 타면과 접하는 제1 배선패턴을 포함할 수 있다.
또한, 본 개시의 다른 일 실시예에 따른 인쇄회로기판은 제1 외부접속패드와 상기 제1 외부접속패드와 미세피치 거리로 배치되는 제2 외부접속패드가 매립되는 제1 절연층; 및 상기 제1 외부접속패드 및 상기 제2 외부접속패드와 각각 연결되는 제1 배선패턴을 포함하는 제2 절연층;을 포함하며, 상기 제1 외부접속패드 및 상기 제2 외부접속패드의 일면과 상기 제1 절연층의 일면이 플랫하게 노출되며, 제1 절연층과 제2 절연층은 다른 층일 수 있다.
또한, 본 개시의 또 다른 일 실시예에 따른 전자장치는 외부접속패드가 매립되며, 상기 외부접속패드와 실질적으로 동일한 두께를 가지는 제1 절연층; 및 상기 제1 절연층에 접하며 상기 외부접속패드와 연결되는 제1 배선패턴을 포함하는 제2 절연층;을 포함하는 인쇄회로기판; 상기 외부접속패드와 연결되는 반도체 칩; 및 상기 반도체 칩을 봉지하는 봉지층;을 포함할 수 있다.
본 개시의 인쇄회로기판에 의하면, 하나의 절연층에 매립되는 미세피치 간격을 이루는 외부접속패드가 절연층과 플랫하게 형성될 수 있다.
본 개시의 인쇄회로기판에 의하면, 하나의 절연층 내에 다른 배선패턴 없이 외부접속패드만이 매립되어 외부접속패드 사이의 간격이 초미세피치를 이룰 수 있으며 동일면적당 와이어 본딩 패드의 개수를 늘릴 수 있다.
본 개시의 인쇄회로기판을 포함하는 전자부품 패키지에 의하면, 외부접속패드 사이의 간격이 초미세피치를 이루고 절연층과도 플랫하여, 반도체 칩 노드의 설계 자유도와 집적도를 제고하며 와이어 본딩의 신뢰성도 확보할 수 있다.
도 1은 본 개시의 일례에 따른 인쇄회로기판의 단면을 개략적으로 나타낸 단면도이다.
도 2a 내지 도 2i는 도 1의 인쇄회로기판을 제조하기 위한 제조방법을 도시한 단면도이다.
도 3 및 도 4는 본 개시의 일례에 따른 인쇄회로기판과 반도체칩의 결합하여 이루어진 전자부품 패키지를 개략적으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 개시의 바람직한 실시예들을 설명한다.
본 개시의 실시예들은 여러가지 다른 형태로 변경될 수 있으며, 당업계의 평균적인 지식을 가진 자에게 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소를 지칭한다.
본 개시에서, "연결"의 의미는 "직접 연결된 것"뿐만 아니라, 다른 구성을 통하여 "간접적으로 연결된 것"을 포함하는 개념이다. 또한, 경우에 따라 "전기적으로 연결된 것"을 모두 포함하는 개념이다.
본 개시에서, "제1", "제2" 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
인쇄회로기판
도 1은 본 개시의 일례에 따른 인쇄회로기판의 단면을 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 본 개시의 일례에 따른 인쇄회로기판(1)은 제1 절연층(10), 외부접속패드(50), 제2 절연층(20) 및 제1 배선패턴(22)을 포함한다.
제1 절연층(10)에는 외부접속패드(50, 55)가 매립되며, 제1 절연층(10)과 외부접속패드(50)의 높이는 실질적으로 동일하다. 외부접속패드는 제1 외부접속패드(50) 및 제2 외부접속패드(55)를 포함하여 복수개를 가지고, 제1 외부접속패드(50) 및 제2 외부접속패드(55) 사이의 간격은 미세 피치를 이룰 수 있다. 또한, 제1 절연층(10)과 외부접속패드(50)의 높이가 실질적으로 동일하다는 의미는 외부접속패드, 즉 제1 외부접속패드(50) 및 제2 외부접속패드(55)의 일면(10a)과 제1 절연층(10)의 일면(10a)이 플랫하게 형성되어 같은 높이를 이루고 있다는 것이다. 여기서, 실질적 동일은 제조 공정상에 발생하는 공정오차나 위치편차, 측정 시의 오차를 포함하여 동일하다는 의미이다.
외부접속패드(50, 55)의 두께는 제1 절연층(10)의 두께와 실질적으로 동일하며, 외부접속패드(50, 55)는 제1 절연층의 일면(10a)과 타면(10b)으로 모두 노출된다. 반도체 칩 패키지에서, 제1 절연층(10)의 일면(10a)으로 노출된 외부접속패드(50, 55)는 반도체 칩이 와이어 본딩이 되는 와이어 본딩 패드일 수 있으며, 반도체 칩이 플립칩 본딩 실장이 되는 접속패드일 수 있다. 여기서, 두께가 실질적으로 동일하다는 것은 제조 공정상에 발생하는 공정오차나 위치편차, 측정 시의 오차를 포함하여 동일하다는 의미이다.
제2 절연층(20)은 제1 절연층(10)의 타면(10b)에 배치되며, 제2 절연층(20)의 일면(20a)은 제1 절연층(10)의 타면(10b)과 접한다. 제1 절연층(10)과 제2 절연층은 각각 다른 층이며, 서로 구분될 수 있다.
제2 절연층(20)에는 제1 배선패턴(22)이 매립된다. 제1 배선패턴(22)은 제2 절연층(20)의 일면(20a)으로 노출되어 외부접속패드(50)의 외부 노출면의 타면과 접한다. 또한, 제2 절연층(20)에는 제1 배선패턴(22)과 이격된 제2 배선패턴(24)이 매립된다. 여기서 제2 배선패턴(24)은 제1 배선패턴(22)과 달리 외부접속패드(50)와 직접 접촉연결되는 배선이 아니다. 제2 배선패턴(24)은 제3 절연층(20) 상에 형성되는 제3 배선패턴(42)과 비아(60)로 연결될 수 있다.
제2 절연층(20) 및 제3 절연층(40)은 반복하여 빌드업되어 다층 인쇄회로기판(Multi layered circuit board)이 될 수 있으며, 층수는 필요에 따라 선택될 수 있다. 또한, 제3 절연층(40)의 제3 배선패턴(42)은 본 실시예와 같이 최외층 배선패턴일 수 있다.
외부접속패드(50, 55)는 외부로 노출되며, 외부에서 순차적으로 제1 금속층(52)과 제2 금속층(54)이 적층된 구조로 구성된다.
제1 금속층(52)은 금(Au)층, 은(Ag)층, 니켈층(Ni) 층 중 어느 하나로 형성될 수 있다. 제1 금속층(52)은 패키지 형성시 반도체 칩과 전기적으로 연결되는 금속패드로, 와이어 본딩에 유리하도록 금(Au)으로 도금하여 형성된 금속층일 수 있다.
제2 금속층(54)도 금(Au)층, 은(Ag)층, 니켈층(Ni) 층 중 어느 하나로 형성될 수 있다. 제2 금속층(54)은 제2 절연층(20)의 제1 배선패턴(22)과 전기적 연결이 가능한 금속층이면 특별히 제한되지 않으며, 니켈(Ni)로 도금하여 형성된 금속층일 수 있다. 또한 제2 금속층은 은층, 니켈층이 적층된 복층으로 형성될 수도 있다.
제1 금속층(52)은 와이어 본딩이 가능한 정도의 깊이로 형성되기 때문에, 제2 금속층(54)이 제1 금속층(52)보다 두께가 두껍다.
제1 금속층(52)과 제2 금속층(54)으로 구성되는 외부접속패드(50)가 제1 절연층(10)과 실질적으로 동일한 두께를 가지고, 제1 금속층(52)이 제1 절연층(10)과 플랫하게 형성되므로 와이어 본딩의 신뢰성이 향상될 수 있다. 여기서, 두께가 실질적으로 동일하다는 것은 제조 공정상에 발생하는 공정오차나 위치편차, 측정 시의 오차를 포함하여 동일하다는 의미이다.
본 실시예의 인쇄회로기판(1)은 제1 절연층(10) 상에 외부접속패드(50)를 보호하는 솔더 레지스트층(45)을 더 포함할 수 있다. 솔더 레지스트층(45)은 감광성 솔더 레지스트(Photo Solder Resist, PSR) 잉크를 사용하여 스크린 인쇄공법으로 적층될 수 있다. 솔더 레지스트의 도포 영역과 크기는 설계된 외부접속패드(50)의 패턴형태와 크기 등에 관계하여 결정되며, 솔더 레지스트층(45)은 상기 외부접속패드(50)를 노출시키는 개구(452)가 형성될 수 있다. 개구(452)를 레이저로 형성하는 경우는 비감광성 열경화성수지가 사용된다.
한편, 제1 절연층(10)은 열경화성 절연수지 또는 감광성 절연수지를 포함할 수 있다. 제1 절연층(10)은 솔더 레지스트층(45)과 동일한 재질의 감광성 솔더 레지스트 잉크가 사용될 수 있으며 제1 절연층(10)에 매립되는 외부접속패드(50)를 보호한다.
제2 절연층(20)은 글래스 함유 절연재 또는 글래스 비함유 무기절연수지로 형성될 수 있다.
도 2a 내지 도 2i는 도 1의 인쇄회로기판을 제조하기 위한 제조방법을 도시한 단면도이다.
도 2a 내지 도 2i는 본 발명의 일실시예의 인쇄회로기판을 제조하기 위한 제조방법을 설명하기 위한 일실시예로 각 과정들은 문맥상 명백하게 특정 순서를 기재한 것이 아닌 한 각 과정들은 다른 순서로 진행될 수 있다.
도 2a에서, 적어도 일면에 베이스 구리층(102)이 적층된 절연 코어(100)을 제공한다. 본 실시예에서의 절연 코어(100)는 양면에 베이스 구리층(102)이 적층된 캐리어 기판일 수 있다. 그리고 제1 절연층(10)을 베이스 구리층(102) 상에 적층한다. 제1 절연층(10)에는 설계된 회로패턴에 따라 제1 절연층(10)에 컨택홀(15)이 형성되며, 베이스 구리층(102)을 선택적으로 노출한다. 베이스 구리층(102)은 외부접속패드를 형성하기 위한 도금의 시드층이 된다.
제1 절연층(10)은 열경화성 절연수지 또는 감광성 절연수지를 포함할 수 있다. 감광성 절연수지로서 감광성 솔더 레지스트 잉크가 사용될 수 있으며, 제1 절연층(10)에 포토리소그래피를 수행하여 제1 절연층의 컨택홀(15)을 미세피치 간격으로 형성할 수 있다.
도 2b를 참조하면, 미세 패터닝된 컨택홀(15)을 통해 노출된 베이스 구리층(102) 위로 도금을 통하여 컨택홀을 채워 금속층(50)을 형성하는 공정을 진행한다. 도금은 전해도금, 화학도금 또는 스퍼터링의 방법으로 진행되며, 이 금속층(50)은 최종적으로 와이어 본딩 패드나 플립칩 접속패드와 같은 외부접속패드가 된다.
금속층(50)은 베이스 구리층(102)에서 먼저 도금되어 형성되는 제1 금속층(52)과 제1 금속층(52)이 형성된 후 다시 도금되어 형성되는 제2 금속층(54)을 포함한다.
제1 금속층(52)은 금(Au)층, 은(Ag)층, 니켈층(Ni) 층 중 어느 하나로 도금되어 형성될 수 있다. 제1 금속층(52)은 패키지 형성시 반도체 칩과 전기적으로 연결되는 금속패드로, 와이어 본딩에 유리하도록 금(Au)으로 도금하여 형성된 금속층일 수 있다.
제2 금속층(54)도 금(Au)층, 은(Ag)층, 니켈층(Ni) 층 중 어느 하나로 형성될 수 있다. 제2 금속층(54)은 니켈(Ni)로 도금하여 형성된 금속층일 수 있다. 또한 제2 금속층은 은층, 니켈층이 적층된 복층으로 형성될 수도 있다.
제1 금속층(52)은 와이어 본딩이 가능한 정도의 깊이로 얇게 형성되기 때문에, 제2 금속층(54)이 제1 금속층(52)보다 두께가 두껍다.
도 2c 및 도 2d를 참조하면, 제1 절연층(10) 상에 배선패턴을 적층하는 공정이 진행된다.
우선, 도 2c에서, 제1 절연층(10) 상에 금속층(50)을 노출시키는 컨택홀(25)과 배선패턴을 형성하는 배선패턴홀(27)을 포함하는 레지스트 패턴층(200)을 적층한다. 레지스트 패턴층(200)의 저면에는 배선패턴 도금을 위한 베이스 구리층(미도시)이 형성되어 있다. 베이스 구리층을 통해 레지스트 패턴층(200)의 컨택홀(25)과 배선패턴홀(27)이 도금되어 배선패턴(22, 24)이 형성될 수 있다. 컨택홀(25)과 배선패턴홀(27)을 형성하는 방법으로 포토리소그래피나 레이저 드릴링 등이 가능하다. 배선패턴(22, 24) 형성을 위한 도금은 전해도금, 화학도금 또는 스퍼터링의 방법으로 진행되며, 구리(Cu)를 이용할 수 있다.
컨택홀(25)을 통해 제1 배선패턴(22)이 형성되며, 배선패턴홀(27)을 통해 제 배선패턴(22)과 이격된 제2 배선패턴(24)이 형성된다.
도 2d를 참조하면, 제1 배선패턴(22)과 제2 배선패턴(24)이 형성된 후 레지스트 패턴층(200)이 제거된다. 미리 설계된 회로패턴에 따라 베이스 구리층(미도시)도 식각이나 물리적인 폴리싱(polishing)을 통해 제거된다.
도 2e를 참조하면, 제1 절연층(10) 상에 제2 절연층(20)을 형성하는 공정이 개시된다. 제1 절연층(10)과 제2 절연층은 각각 다른 층이며, 서로 구분될 수 있다.
제2 절연층(20)에는 제1 배선패턴(22)과 제1 배선패턴과 이격되는 제2 배선패턴(24)이 매립된다. 제2 절연층(20)은 글래스 함유 절연재 또는 글래스 비함유 무기절연수지로 형성될 수 있다. 글래스 함유 절연재는 프리프레그(PPG)를 사용할 수 있으며, 글래스 비함유 무기절연수지로 ABF 필름을 사용할 수 있다. 절연재는 특별하게 한정되는 것이 아니다.
도 2f를 참조하면, 제 2 절연층(20)에 비아(60)를 가공하고, 비아(60)는 제 2 절연층(20)의 타면에 도금하여 형성한 제3 배선패턴(42)을 내층패턴인 제2 배선패턴(24)과 연결하는 공정이 진행된다.
제3 배선패턴(42)의 형성은 도 2C와 같이 레지스트 패턴층(미도시)을 적층하고, 저면에 형성되는 베이스 구리층(300)을 시드층으로 하여 도금하여 형성된다. 제3 배선패턴(42) 형성후 레지스트 패턴층은 식각 등으로 제거된다. 설계된 회로패턴에 따라 베이스 구리층(300)도 이후 제거된다.
이와 같이 절연층의 적층, 비아의 가공, 내층패턴과 외층패턴의 연결 공정들이 반복하여 인쇄회로기판을 원하는 층수로 적층하는 것이 가능하다. 본 실시예에서는 제3 배선패턴(42)이 최외층 배선패턴이다.
도 2g 및 도 2h를 참조하면, 절 연코어(100)를 제거하여, 절연 코어(100)의 일면과 타면에 형성된 단위 기판 구조물을 분리한다. 단위 기판 구조물을 분리함으로써, 제1 절연층(10)에 미세간격으로 매립된 제1 외부접속패드(50) 및 제2 외부접속패드(55)가 외부로 노출된다.
도 2i를 참조하면, 제1 외부접속패드(50)와 제2 외부접속패드(55)를 포함하는 외부접속패드를 선택적으로 노출하는 솔드 레지스트층(45)을 적층한다. 또한, 제2 절연층(20) 상에도 솔더 레지스트층(40)을 적층하여 제3 배선패턴(42)을 보호할 수 있다.
솔드 레지스트층(40, 45)은 외부접속패드(50)를 보호하기 위하여, 감광성 솔더 레지스트(Photo Solder Resist, PSR) 잉크를 사용하여 스크린 인쇄공법으로 적층될 수 있다. 솔더 레지스트의 도포 영역과 크기는설계된 외부접속패드(50)의 패턴형태와 크기 등에 관계하여 결정된다. 솔더 레 지스트층(45)은 상기 외부접속패드(50)를 노출시키는 개구(452)가 형성될 수 있다. 개구(452)를 레이저로 형성하는 경우는 비감광성 열경화성수지가 사용된다.
다시 도 1 및 도 2a 내지도 2i를 함께 참조하면, 본 개시의 일례에 따른 인쇄회로기판(1)은 제1 절연층(10) 및 제2 절연층(20)을 포함한다.
제1 절연층(10)에는 제1 외부접속패드(50)와 제1 외부접속패드(50)와 미세피치 거리로 배치되는 제2 외부접속패드가 매립된다.
제2 절연층(20)에는 상기 제1 외부접속패드(50) 및 상기 제2 외부접속패드(55)와 각각 연결되는 제1 배선패턴(22)을 포함한다.
또한, 본 실시예의 인쇄회로기판(1)은 제1 외부접속패드(50) 및 상기 제2 외부접속패드(55)의 일면(10a)과 상기 제1 절연층(10)의 일면(10a)이 플랫하게 노출되며, 제1 절연층(10)과 제2 절연층(20)은 다른 층을 이룬다.
제1 외부접속패드(50) 및 제2 외부접속패드(55)의 두께는 제1 절연층(10)의 두께와 실질적으로 동일하며, 외부로부터 금(Au)을 포함하는 제1 금속층(52) 및 니켈(Ni)을 포함하는 제2 금속층(54)이 적층되고, 상기 제2 금속층(54)이 상기 제2 금속층(52)보다 두께가 두껍다. 실질적으로 동일의 의미는 다른 실시예에서 살펴본 바 있어 중복 설명은 생략한다.
제2 절연층(20)은 제1 배선패턴(22)과 동일층에서 이격 배치되는 제2 배선패턴(24)을 포함하며, 제2 배선패턴(24)은 제2 절연층(20) 상에 형성되는 제3 배선패턴(42)과 비아(60)로 연결된다. 여기서, 제3 배선패턴(42)은 최외층 배선패턴일 수 있다.
본 실시예의 인쇄회로기판(1)은 솔더 레지스트층(45)을 더 포함하며, 솔더 레지스트층(45)은 제1 절연층(10) 상에 배치되며 제1 외부접속패드(50) 및 제2 외부접속패드(55)를 보호한다.
또한, 솔더 레지스트층(45)은 제1 외부접속패드(50)와 제2 외부접속패드(55)를 노출시키는 개구(452)가 형성되어 제1 외부접속패드(50) 및 제2 외부접속패드(55) 사이에도 형성될 수 있다.
한편, 제1 절연층(10)은 열경화성 절연수지 또는 감광성 절연수지를 포함할 수 있고, 제2 절연층(20)은 글래스 함유 절연재 또는 글래스 비함유 무기절연수지를 포함할 수 있다.
전자부품 패키지
도 3 및 도 4는 본 개시의 일례에 따른 인쇄회로기판과 반도체칩의 결합하여 이루어진 전자부품 패키지를 개략적으로 나타낸 도면이다.
도 3 및 도 4를 참조하면, 본 개시의 일례에 따른 전자부품 패키지(1000)는 상술한 인쇄회로기판, 반도체 칩(1100) 및 봉지층(1200)을 포함한다.
인쇄회로기판은 외부접속패드(50)가 매립되며 외부접속패드(50)와 실질적으로 동일한 두께를 가지는 제1 절연층(10) 및 제1 절연층(10)에 접하며 외부접속패드(50)와 연결되는 제1 배선패턴(22)을 포함하는 제2 절연층(20)을 포함할 수 있다. 여기서, 두께가 실질적으로 동일하다는 것은 제조 공정상에 발생하는 공정오차나 위치편차, 측정 시의 오차를 포함하여 동일하다는 의미이다.
반도체 칩(1100)은 인쇄회로기판의 외부접속패드(50)와 연결되어 인쇄회로기판과 전기적 신호를 교환할 수 있다. 여기서, 외부접속패드(50)는 반도체 칩(1100)과 와이어 본딩(1500) 및 플립칩 본딩 중 적어도 하나로 연결될 수 있다. 플립칩 본딩의 경우 반도체 칩(1000)의 연결단자(1400)와 인쇄회로기판의 외부접속패드(50)와 솔더 범프(1420)로 연결된다.
도 4에 도시된 봉지층(1200)은 반도체 칩(1100)을 몰딩하여 전자부품을 외부환경으로부터 보호한다. 또한 최외층 배선패턴인 제3 배선패턴(42)에 솔더볼(1600)과 같은 접속 구조물이 제공될 수 있다.
본 개시의 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니며 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의하여 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 인쇄회로기판 10: 제1 절연층
20: 제2 절연층 22: 제1 배선패턴
24: 제2 배선패턴 40, 45: 솔더 레지스트층
50: 제1 외부접속패드(외부접속패드) 55: 제2 외부접속패드
60: 비아

Claims (18)

  1. 제1 절연층;
    상기 제1 절연층의 일면에 매립되고, 외부 노출면이 상기 제1 절연층의 일면과 실질적으로 동일한 높이에 위치하는 외부접속패드;
    상기 제1 절연층의 타면에 배치되고, 일면이 상기 제1 절연층의 타면과 접하는 제2 절연층; 및
    상기 제2 절연층에 매립되고, 상기 제2 절연층의 일면으로 노출되어 상기 외부접속패드의 외부 노출면의 타면과 접하는 제1 배선패턴을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제2 절연층에는 상기 제1 배선패턴과 이격된 제2 배선패턴이 매립되며,
    상기 제2 배선패턴은 상기 제2 절연층 상에 형성되는 제3 배선패턴과 비아로 연결되는 인쇄회로기판.
  3. 제2항에 있어서,
    상기 제3 배선패턴은 최외층 배선패턴인 인쇄회로기판.
  4. 제1항에 있어서,
    상기 외부접속패드는 외부로 노출되며,
    외부로부터 금(Au)을 포함하는 제1 금속층 및 니켈(Ni)을 포함하는 제2 금속층이 적층되고,
    상기 제2 금속층이 상기 제1 금속층보다 두께가 두꺼운 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1 절연층 상에 배치되며 상기 외부접속패드를 보호하는 솔더 레지스트층을 더 포함하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 솔더 레지스트층은 상기 외부접속패드를 노출시키는 개구가 형성되는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 제1 절연층은 열경화성 절연수지 또는 감광성 절연수지를 포함하는 인쇄회로기판.
  8. 제1항에 있어서,
    상기 제2 절연층은 글래스 함유 절연재 또는 글래스 비함유 무기절연수지를 포함하는 인쇄회로기판.
  9. 제1 외부접속패드와 상기 제1 외부접속패드와 미세피치 거리로 배치되는 제2 외부접속패드가 매립되는 제1 절연층; 및
    상기 제1 외부접속패드 및 상기 제2 외부접속패드와 각각 연결되는 제1 배선패턴을 포함하는 제2 절연층;을 포함하며,
    상기 제1 외부접속패드 및 상기 제2 외부접속패드의 일면과 상기 제1 절연층의 일면이 플랫하게 노출되며,
    상기 제1 절연층과 상기 제2 절연층은 다른 층인 인쇄회로기판.
  10. 제9항에 있어서,
    상기 제1 외부접속패드 및 상기 제2 외부접속패드의 두께는 상기 제1 절연층의 두께와 실질적으로 동일하며,
    외부로부터 금(Au)을 포함하는 제1 금속층 및 니켈(Ni)을 포함하는 제2 금속층이 적층되고,
    상기 제2 금속층이 상기 제1 금속층보다 두께가 두꺼운 인쇄회로기판.
  11. 제9항에 있어서,
    상기 제2 절연층은 상기 제1 배선패턴과 동일층에서 이격 배치되는 제2 배선패턴을 포함하며,
    상기 제2 배선패턴은 상기 제2 절연층 상에 형성되는 제3 배선패턴과 비아로 연결되는 인쇄회로기판.
  12. 제11항에 있어서,
    상기 제3 배선패턴은 최외층 배선패턴인 인쇄회로기판.
  13. 제9항에 있어서,
    상기 제1 절연층 상에 배치되며 상기 제1 외부접속패드 및 상기 제2 외부접속패드를 보호하는 솔더 레지스트층을 더 포함하는 인쇄회로기판.
  14. 제13항에 있어서,
    상기 솔더 레지스트층은 상기 제1 외부접속패드 및 상기 제2 외부접속패드 사이에 형성되는 인쇄회로기판.
  15. 제9항에 있어서,
    상기 제1 절연층은 열경화성 절연수지 또는 감광성 절연수지를 포함하는 인쇄회로기판.
  16. 제9항에 있어서,
    상기 제2 절연층은 글래스 함유 절연재 또는 글래스 비함유 무기절연수지를 포함하는 인쇄회로기판.
  17. 외부접속패드가 매립되며, 상기 외부접속패드와 실질적으로 동일한 두께를 가지는 제1 절연층; 및 상기 제1 절연층에 접하며 상기 외부접속패드와 연결되는 제1 배선패턴을 포함하는 제2 절연층;을 포함하는 인쇄회로기판;
    상기 외부접속패드와 연결되는 반도체 칩; 및
    상기 반도체 칩을 봉지하는 봉지층;을 포함하는 전자부품 패키지.
  18. 제17항에 있어서,
    상기 외부접속패드는 상기 반도체 칩과 와이어 본딩 및 플립칩 본딩 중 적어도 하나로 연결되는 전자부품 패키지.
KR1020200166989A 2020-12-02 2020-12-02 인쇄회로기판 및 전자부품 패키지 KR20220077751A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200166989A KR20220077751A (ko) 2020-12-02 2020-12-02 인쇄회로기판 및 전자부품 패키지
US17/196,641 US11688674B2 (en) 2020-12-02 2021-03-09 Printed circuit board and electronic component package
CN202110618365.0A CN114585147A (zh) 2020-12-02 2021-06-03 印刷电路板和电子组件封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200166989A KR20220077751A (ko) 2020-12-02 2020-12-02 인쇄회로기판 및 전자부품 패키지

Publications (1)

Publication Number Publication Date
KR20220077751A true KR20220077751A (ko) 2022-06-09

Family

ID=81751756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200166989A KR20220077751A (ko) 2020-12-02 2020-12-02 인쇄회로기판 및 전자부품 패키지

Country Status (3)

Country Link
US (1) US11688674B2 (ko)
KR (1) KR20220077751A (ko)
CN (1) CN114585147A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230168460A (ko) * 2022-06-07 2023-12-14 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
TWI371998B (en) * 2009-11-03 2012-09-01 Nan Ya Printed Circuit Board Printed circuit board structure and method for manufacturing the same
KR101462770B1 (ko) * 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
KR101574019B1 (ko) 2014-06-19 2015-12-03 주식회사 심텍 인쇄회로기판의 제조 방법
US20180233423A1 (en) * 2017-02-14 2018-08-16 Skyworks Solutions, Inc. Flip-chip mounting of silicon-on-insulator die

Also Published As

Publication number Publication date
US20220173025A1 (en) 2022-06-02
US11688674B2 (en) 2023-06-27
CN114585147A (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
US9269601B2 (en) Method of manufacturing semiconductor element
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
US7626270B2 (en) Coreless package substrate with conductive structures
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
US6889429B2 (en) Method of making a lead-free integrated circuit package
KR20070065789A (ko) 회로판 및 그 제조방법
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US20110314667A1 (en) Method of manufacturing printed circuit board including electronic component embedded therein
JP5795196B2 (ja) 半導体パッケージ
US7419850B2 (en) Method to manufacture a coreless packaging substrate
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US6838314B2 (en) Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
KR20160140184A (ko) 패키지 기판 및 그 제조 방법
JP2010287870A (ja) プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法
JP2011014944A (ja) 電子部品実装構造体の製造方法
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20210296260A1 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
KR20220077751A (ko) 인쇄회로기판 및 전자부품 패키지
TWI801600B (zh) 印刷電路板
US11735510B2 (en) Printed circuit board and electronic component package
KR20230163605A (ko) 회로기판 및 이를 포함하는 반도체 패키지
CN118435711A (zh) 电路板和包括该电路板的半导体封装

Legal Events

Date Code Title Description
A201 Request for examination